專(zhuān)利名稱(chēng)：芯片封裝單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種芯片封裝單元；特別是關(guān)于可應(yīng)用于一堆迭封裝結(jié)構(gòu)的芯片封 裝單元。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的進(jìn)步，各種封裝技術(shù)已被廣泛使用于各種電子產(chǎn)品中。例如將 芯片封裝單元與另一基本相同結(jié)構(gòu)的芯片封裝單元以電性連接方式堆迭的技術(shù)，此先前技 術(shù)在不增加電路板面積條件下，可置入更高密度的芯片。故當(dāng)電子產(chǎn)品需要節(jié)省電路板所 占空間時(shí)，芯片封裝單元便成為不可或缺的組件。先前技術(shù)已提出可實(shí)現(xiàn)芯片封裝單元應(yīng)用的封裝堆迭架構(gòu)，目前已知先前技術(shù)揭 露利用一導(dǎo)線(xiàn)架來(lái)作為電性連接芯片封裝單元的中介層，請(qǐng)參圖1以便說(shuō)明。圖1為已知的一芯片封裝單元1與另一芯片封裝單元Ia堆迭的一實(shí)例的示意圖， 其芯片封裝單元1與另一芯片封裝單元Ia具有基本相同結(jié)構(gòu)。芯片封裝單元1包含一芯 片10及一導(dǎo)線(xiàn)架11。在該導(dǎo)線(xiàn)架11具有一第一表面12與一第二表面13，且該導(dǎo)線(xiàn)架11 包含有多個(gè)針通孔(Pin Through Hole,PTH) 14，各該針通孔14在第二表面13下有對(duì)應(yīng)的 各該焊點(diǎn)凸塊15，如此形成一芯片封裝單元1。一芯片封裝單元1的各該焊點(diǎn)凸塊15與另 一芯片封裝單元Ia的多個(gè)針通孔16電性連接，其電性連接處用一錫膏17來(lái)固接，該錫膏 17可輔助并加強(qiáng)連接結(jié)構(gòu)的穩(wěn)固。并將堆迭之后的芯片封裝單元1電性連接于一印刷電路 板18上。圖2為已知的一芯片封裝單元2與另一芯片封裝單元2a堆迭時(shí)的一實(shí)例的示意 圖，其芯片封裝單元2與另一芯片封裝單元2a具有基本相同結(jié)構(gòu)。本實(shí)施例與前一實(shí)施例 不同之處在于一芯片封裝單元2于導(dǎo)線(xiàn)架21的第一表面22及第二表面23上分別各使用 多個(gè)焊點(diǎn)凸塊24來(lái)作為電性連接方式。其方式是為在芯片封裝單元2的各該多個(gè)針通孔 25的第一表面22與第二表面23上分別形成一焊點(diǎn)凸塊24，借此與另一相同結(jié)構(gòu)的芯片封 裝單元2a進(jìn)行堆迭，各該焊點(diǎn)凸塊24與各該針通孔25電性連接處用一錫膏26來(lái)輔助與 加強(qiáng)結(jié)構(gòu)穩(wěn)固。并將堆迭之后的芯片封裝單元2堆迭的電性連接于一印刷電路板27上。通常來(lái)說(shuō)，芯片封裝單元1的堆迭需在導(dǎo)線(xiàn)架11上通過(guò)針通孔14使用焊點(diǎn)凸塊 15來(lái)做電性連接，但焊點(diǎn)凸塊15的厚度相當(dāng)厚，其占據(jù)了大部分堆迭的空間，使該芯片封 裝單元1與芯片封裝單元Ia所進(jìn)行的堆迭結(jié)構(gòu)具有相當(dāng)?shù)暮穸?。同時(shí)焊點(diǎn)凸塊15在接點(diǎn) 處容易造成裂縫，導(dǎo)致品質(zhì)成本增加。且一般傳統(tǒng)芯片封裝單元為非芯片級(jí)封裝(Non Chip Scale Package)，其芯片在封裝后的引腳尺寸較大，造成其芯片封裝單元面積較大，在堆迭 時(shí)造成封裝結(jié)構(gòu)內(nèi)部散熱不良。有鑒于此，提供一種改良的芯片封裝單元，使堆迭后的整體厚度縮減，并使接點(diǎn)處不易斷裂進(jìn)而減少品質(zhì)成本，為此一業(yè)界亟待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種芯片封裝單元，于芯片封裝單元與芯片封裝單元之間 采用一導(dǎo)線(xiàn)架，以提供一導(dǎo)電路徑。該導(dǎo)線(xiàn)架上使用單面平板焊球來(lái)以固接各芯片封裝單 元間的堆迭，適以與另一基本相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭。借此，可達(dá)到減低堆 迭后芯片封裝單元厚度的目的，使堆迭后的整體厚度縮減，同時(shí)減少工藝成本。本發(fā)明的另一目的在于提供一種芯片封裝單元，于芯片封裝單元與芯片封裝單元 之間采用一導(dǎo)線(xiàn)架或一可撓性基板，以提供一導(dǎo)電路徑。該導(dǎo)線(xiàn)架上使用雙面平板焊球來(lái) 固接各芯片封裝單元間的堆迭，適以與另一基本相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭。 借此，可達(dá)到減低堆迭后芯片封裝單元厚度的目的，使堆迭后的整體厚度縮減，并減少制造 成本。為達(dá)上述目的，本發(fā)明揭露一種芯片封裝單元，適以與另一基本相同結(jié)構(gòu)的芯片 封裝單元進(jìn)行電性堆迭。該芯片封裝單元包含一芯片及二導(dǎo)電結(jié)構(gòu)。該芯片具有二端面及 位于該二端面間的一主動(dòng)面。各該導(dǎo)電結(jié)構(gòu)具有一第一端部區(qū)域與該第一端部區(qū)域相對(duì)的 一第二端部區(qū)域、一第一表面及與該第一表面相對(duì)的一第二表面。各該導(dǎo)電結(jié)構(gòu)通過(guò)該第 一端部區(qū)域，以該第一表面與該主動(dòng)面電性連接，并沿該芯片的其中一端面彎折。借此該芯 片封裝單元的第二端部區(qū)域，適可通過(guò)該第一表面，與該另一芯片封裝單元的相對(duì)應(yīng)導(dǎo)電 結(jié)構(gòu)的一第二表面呈電性連接。本發(fā)明還揭露一種芯片封裝單元，適以與另一基本相同結(jié)構(gòu)的芯片封裝單元進(jìn)行 電性堆迭。該芯片封裝單元包含一芯片及二導(dǎo)電結(jié)構(gòu)。該芯片具有二端面及位于該二端面 間的一主動(dòng)面及一非主動(dòng)面。各該導(dǎo)電結(jié)構(gòu)具有一第一端部區(qū)域、與該第一端部區(qū)域相對(duì) 的一第二端部區(qū)域、一第一表面及與該第一表面相對(duì)的一第二表面。各該導(dǎo)電結(jié)構(gòu)通過(guò)該 第一端部區(qū)域，以該第一表面與該主動(dòng)面電性連接，并沿該芯片的其中一端面，彎折至該非 主動(dòng)面上。借此該芯片的第二端部區(qū)域，適可通過(guò)該第二表面，與該另一芯片封裝單元的相 對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)的一第二表面呈電性連接。


為讓本發(fā)明的上述目的、技術(shù)特征、和優(yōu)點(diǎn)能更明顯易懂，下面將配合附圖對(duì)本發(fā) 明的較佳實(shí)施例進(jìn)行詳細(xì)說(shuō)明，其中圖1是已知的芯片封裝單元與另一芯片封裝單元堆迭的一實(shí)例的示意圖；圖2是已知的芯片封裝單元與另一芯片封裝單元在堆迭時(shí)另一不同電性連接方 式一實(shí)例的示意圖；圖3是本發(fā)明的芯片封裝單元的結(jié)構(gòu)的一實(shí)施例的示意圖；圖4是本發(fā)明芯片封裝單元與另一基本相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭 的一實(shí)施例示意圖；圖5是本發(fā)明另一種芯片封裝單元的另一實(shí)施例示意圖；圖6是本發(fā)明芯片封裝單元與另一基本相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭 另一實(shí)施例示意圖7是本發(fā)明另一芯片封裝單元的結(jié)構(gòu)的另一實(shí)施例示意圖；圖8是本發(fā)明另一芯片封裝單元與另一基本相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭的另一實(shí)施例示意圖；以及圖9是本發(fā)明另一芯片封裝單元的結(jié)構(gòu)的另一實(shí)施例示意圖。主要元件符號(hào)說(shuō)明1芯片封裝單元Ia芯片封裝單元10芯片11導(dǎo)線(xiàn)架12第一表面13第二表面14針通孔15焊點(diǎn)凸塊16針通孔17錫膏18印刷電路板2芯片封裝單元2a芯片封裝單元21導(dǎo)線(xiàn)架22第一表面23第二表面24焊點(diǎn)凸塊25針通孔26錫膏27印刷電路板3芯片封裝單元30芯片31a導(dǎo)電結(jié)構(gòu)31b導(dǎo)電結(jié)構(gòu)32a端面32b端面33主動(dòng)面34第一端部區(qū)域35第二端部區(qū)域36第一表面37第二表面38襯墊39第一連接件4芯片封裝單元40a導(dǎo)電結(jié)構(gòu)40b導(dǎo)電結(jié)構(gòu)41第二表面42第二連接件43散熱裝置44印刷電路板5芯片封裝單元50芯片51a導(dǎo)電結(jié)構(gòu)51b導(dǎo)電結(jié)構(gòu)52a端面52b端面53主動(dòng)面54非主動(dòng)面55第一端部區(qū)域56第二端部區(qū)域57第一表面58第二表面59襯墊6芯片封裝單元60第一連接件61第二連接件62a導(dǎo)電結(jié)構(gòu)62b導(dǎo)電結(jié)構(gòu)63第二表面64第一支撐件65印刷電路板7芯片封裝單元70可撓性基板70a導(dǎo)電結(jié)構(gòu)71第一端部區(qū)域72第二端部區(qū)域73第一表面74第二表面
75芯片76非主動(dòng)面77a端面77b端面78主動(dòng)面79襯墊8芯片封裝單元80第一連接件81導(dǎo)電結(jié)構(gòu)82第二表面83第二連接件84第一支撐件85印刷電路板9芯片封裝單元90晶粒91導(dǎo)電結(jié)構(gòu)92焊墊93第一連接件
具體實(shí)施例方式以下將通過(guò)實(shí)施例來(lái)解釋本發(fā)明內(nèi)容，其是關(guān)于一種芯片封裝單元，適以與另一 基本相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭，以達(dá)到減低堆迭后芯片封裝單元厚度的目 的，并改進(jìn)先前技術(shù)中使用針通孔、焊點(diǎn)凸塊來(lái)做為導(dǎo)電路徑的缺點(diǎn)。然而，本發(fā)明的實(shí)施 例并非用以限制本發(fā)明需在如實(shí)施例所述的任何特定的環(huán)境、應(yīng)用或特殊方式方能實(shí)施。 關(guān)于實(shí)施例的說(shuō)明僅為闡釋本發(fā)明的目的，而非用以限制本發(fā)明。需說(shuō)明者，以下實(shí)施例及 附圖中，與本發(fā)明非直接相關(guān)的組件已省略而未繪示；且為求容易了解起見(jiàn)，各組件間的尺 寸關(guān)系是以稍夸大的比例繪示出。圖3是本發(fā)明的芯片封裝單元3的一實(shí)施例的示意圖。須說(shuō)明的是，該芯片封裝 單元3可適用至一微間距錫球陣列封裝(Fine pitch Ball Grid Array, FBGA)，其為一種 芯片級(jí)封裝的封裝類(lèi)型。一般而言，芯片級(jí)封裝的定義為封裝后芯片的面積與封裝前芯片 的面積比小于百分之二十。芯片封裝單元3包含一芯片30及二導(dǎo)電結(jié)構(gòu)31a及31b。該芯 片30具有二端面32a及32b及一主動(dòng)面33，該主動(dòng)面33位于該二端面32a及32b間。各 該導(dǎo)電結(jié)構(gòu)31a及31b具有一第一端部區(qū)域34、與該第一端部區(qū)域34相對(duì)的一第二端部區(qū) 域35、一第一表面36及與該第一表面36相對(duì)的一第二表面37。具體而言，本實(shí)施例中各 導(dǎo)電結(jié)構(gòu)31a及31b的材料，是由銅所制成，但在其它實(shí)施例中并不以此材料為限，例如其 它金屬亦可作為導(dǎo)電結(jié)構(gòu)31a及31b的材料如鋁、金、銀、鉻、鈀、鎢、鎳及鉬等，以發(fā)揮電性 傳導(dǎo)并可支撐的目的。各該導(dǎo)電結(jié)構(gòu)31a及31b，通過(guò)該第一端部區(qū)域34，以該第一表面36 與該主動(dòng)面33電性連接，并沿該芯片30的其中一端面32a及32b彎折。在本實(shí)施例中，芯 片30的主動(dòng)面33上具有多個(gè)襯墊38，導(dǎo)電結(jié)構(gòu)31a及31b即通過(guò)這些襯墊，電性連結(jié)至芯 片30。因此，導(dǎo)電結(jié)構(gòu)31a及31b可具有細(xì)指狀的外形，以對(duì)應(yīng)這些襯墊38的分布。請(qǐng)繼續(xù)參考圖3，芯片封裝單元3的導(dǎo)電結(jié)構(gòu)31a及31b沿該芯片30的其中一端 面32a及32b彎折成一鈍角后，其第一端部區(qū)域及第二端部區(qū)域適可位于鈍角的兩側(cè)，如此 彎折后便可與另一基本相同結(jié)構(gòu)的芯片封裝單元4進(jìn)行電性堆迭，其內(nèi)容將于圖4詳細(xì)說(shuō) 明。需進(jìn)一步說(shuō)明的是在圖3中多個(gè)第一連接件39形成于各該第一端部區(qū)域34，以使該芯 片的主動(dòng)面33通過(guò)這些第一連接件39與該導(dǎo)電結(jié)構(gòu)31a及31b的該第一表面36電性連 接。具體而言于本實(shí)施例中，該第一連接件39是單面平板式焊球，用來(lái)作為芯片封裝單元 3中芯片30與導(dǎo)電結(jié)構(gòu)31a及31b的電性連接。請(qǐng)繼續(xù)參考圖4，其是本發(fā)明芯片封裝單元3與另一基本相同結(jié)構(gòu)的芯片封裝單元4進(jìn)行電性堆迭的一實(shí)施例示意圖，通過(guò)彎折后的芯片封裝單元3與另一基本相同結(jié)構(gòu) 的芯片封裝單元4進(jìn)行電性堆迭，其堆迭方式為芯片封裝單元3的第二端部區(qū)域35，適可通 過(guò)該第一表面36，與該另一芯片封裝單元4的相對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)40a及40b的一第二表面41 呈電性連接。進(jìn)一步說(shuō)，多個(gè)第二連接件42形成于該芯片封裝單元3的各該第二端部區(qū)域35， 以使芯片封裝單元3通過(guò)這些第二連接件42，與該另一芯片封裝單元4的相對(duì)應(yīng)導(dǎo)電結(jié)構(gòu) 40a及40b的該第二表面41呈電性連接。于本實(shí)施例中，該第二連接件42是一平板式錫球，與先前技術(shù)使用的焊點(diǎn)凸塊相 較下，平板式錫球厚度相對(duì)較薄，但可一次完成所有平板式錫球的制造，同時(shí)較不易發(fā)生錫 球斷裂或連接不良等狀況。需說(shuō)明的是，視需要可裝置一散熱裝置43于芯片封裝單元4的 頂端，以幫助散熱，此散熱裝置43可選擇性依工藝考量來(lái)決定是否附加。

堆迭后的該芯片封裝單元3可設(shè)于一印刷電路板44上。需注意的是各該芯片封 裝單元3的各該導(dǎo)電結(jié)構(gòu)31a及31b是設(shè)計(jì)為具有50歐姆阻抗匹配，可與其它電路作阻抗 匹配，設(shè)計(jì)50歐姆阻抗匹配的方法與結(jié)構(gòu)并非本發(fā)明的重點(diǎn)，在此不再多作說(shuō)明。圖5是本發(fā)明另一種芯片封裝單元5的另一實(shí)施例示意圖，該芯片封裝單元5包 含一芯片50及二導(dǎo)電結(jié)構(gòu)51a及51b。須說(shuō)明的在此實(shí)施例中該芯片封裝單元5為一微間 距錫球陣列封裝，在前一實(shí)施例已經(jīng)說(shuō)明在此不再贅述。該芯片具有二端面52a及52b及 位于該二端面52a及52b間的一主動(dòng)面53及一非主動(dòng)面54。各該導(dǎo)電結(jié)構(gòu)51a及51b具 有一第一端部區(qū)域55與該第一端部區(qū)域55相對(duì)的一第二端部區(qū)域56、一第一表面57及 與該第一表面57相對(duì)的一第二表面58。本實(shí)施例中導(dǎo)電結(jié)構(gòu)51a及51b的材料，是由銅 所制成，但在其它實(shí)施例中并不以此材料為限，例如其它金屬亦可作為導(dǎo)電結(jié)構(gòu)51a及51b 的材料如鋁、金、銀、鉻、鈀、鎢、鎳及鉬等，以發(fā)揮電性傳導(dǎo)并可支撐的目的。各該導(dǎo)電結(jié)構(gòu) 51a及51b通過(guò)該第一端部區(qū)域55，以該第一表面57與該主動(dòng)面53電性連接，并沿該芯片 50的其中一端面52a及52b，彎折至該非主動(dòng)面54上。在本實(shí)施例中，芯片50的主動(dòng)面53 上具有多個(gè)襯墊59，導(dǎo)電結(jié)構(gòu)51a及51b即通過(guò)這些襯墊，電性連結(jié)至芯片50。因此，導(dǎo)電 結(jié)構(gòu)51a及51b可具有細(xì)指狀的外形，以對(duì)應(yīng)這些襯墊的分布。請(qǐng)繼續(xù)參考圖5，本實(shí)施例中的導(dǎo)電結(jié)構(gòu)51a及51b是一導(dǎo)線(xiàn)架(Lead frame)，但 在其它實(shí)施例中可為一可撓性基板，但并不以此材料為限，例如其它電路板材料亦可作為 導(dǎo)電結(jié)構(gòu)51a及51b的材料，以發(fā)揮電性傳導(dǎo)的目的。借此該芯片50的第二端部區(qū)域56， 適可通過(guò)該第二表面58，與該另一芯片封裝單元6的相對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)62a及62b的一第二 表面63呈電性連接，其詳細(xì)內(nèi)容于圖6說(shuō)明。需更進(jìn)一步說(shuō)明的是芯片封裝單元5的多個(gè) 第一連接件60形成于各該第一端部區(qū)域55，以使該芯片50的該主動(dòng)面53通過(guò)這些第一連 接件60與該導(dǎo)電結(jié)構(gòu)51a及51b的該第一表面57電性連接。本實(shí)施例中各該第一連接件 60是一平板式錫球，可利用一次涂布或者轉(zhuǎn)印的方式將平板式錫球形成于各該第一端部區(qū) 域55。第一連接件60的材料并不限定為平板式錫球，例如其它方式形成的錫球，或者其它 可導(dǎo)電材料，以發(fā)揮電性傳導(dǎo)并可連接第一連接件60與主動(dòng)面53的目的。圖6是本發(fā)明芯片封裝單元5與另一基本相同結(jié)構(gòu)的芯片封裝單元6進(jìn)行電性堆 迭的另一實(shí)施例示意圖，通過(guò)彎折后的芯片封裝單元5與另一基本相同結(jié)構(gòu)的芯片封裝單 元6進(jìn)行電性堆迭。詳細(xì)而言，其堆迭方式為芯片封裝單元5的多個(gè)第二連接件61，形成于各該第二端部區(qū)域56，以使芯片封裝單元5通過(guò)這些第二連接件61與該另一芯片封裝單 元6的相對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)62a及62b的該第二表面63呈電性連接。本實(shí)施例中的芯片封裝 單元5，該第二連接件61是一平板式錫球，可用以作為二芯片封裝單元堆迭時(shí)的連接材料， 如同前述，平板式錫球并非作為本發(fā)明的限制。該芯片封裝單元5還包含多個(gè)第一支撐件64，形成于各該導(dǎo)電結(jié)構(gòu)51a及51b的 該第二端部56與該芯片50的該非主動(dòng)面54之間。此第一支撐件64可用來(lái)支持此實(shí)例中 的導(dǎo)電結(jié)構(gòu)51a及51b。需說(shuō)明的是堆迭后的該芯片封裝單元5可設(shè)于一印刷電路板65上 并與其電性連接。且各該芯片封裝單元5的各該導(dǎo)電結(jié)構(gòu)51a及51b是設(shè)計(jì)為具有50歐 姆，可與其它電路作阻抗匹配，設(shè)計(jì)50歐姆阻抗匹配的方法與結(jié)構(gòu)并非本發(fā)明的重點(diǎn)，在 此不再多作說(shuō)明。圖7是本發(fā)明另一芯片封裝單元7的結(jié)構(gòu)的另一實(shí)施例示意圖，該芯片封裝單元7 包含一可撓性基板70，其具有一第一表面73及與該第一表面73相對(duì)的一第二表面74，第 一表面73及第二表面74上，各形成有一圖案化導(dǎo)電層，借此，二導(dǎo)電結(jié)構(gòu)可分別形成于該 可撓性基板70的兩側(cè)。芯片封裝單元7可為一微間距錫球陣列封裝，其優(yōu)點(diǎn)如同前述，在 此不再贅述。以左側(cè)的導(dǎo)電結(jié)構(gòu)70a為例，其具有一第一端部區(qū)域71與相對(duì)的一第二端區(qū)域 72、第一表面73及第二表面74。該導(dǎo)電結(jié)構(gòu)70a通過(guò)該第一端部區(qū)域71，以該第一表面73 與該芯片75的主動(dòng)面78電性連接。該可撓性基板70并沿該芯片75的二端面77a及77b， 分別彎折至該主動(dòng)面78上。在本實(shí)施例中，芯片75的主動(dòng)面78上具有多個(gè)襯墊79，導(dǎo)電 結(jié)構(gòu)70a即通過(guò)這些襯墊79，電性連結(jié)至芯片75。請(qǐng)繼續(xù)參考圖7，芯片封裝單元7還包含多個(gè)第一連接件80，形成于各該第一表面 73上，通過(guò)該多個(gè)第一連接件80與該導(dǎo)電結(jié)構(gòu)70a電性連接，并可在可撓性基板70與芯片 75之間注入芯片粘著材料來(lái)固接該可撓性基板70與該芯片75。在此實(shí)施例中各該第一連 接件80是一平板式錫球，其優(yōu)點(diǎn)如同前述，在此不在贅述。芯片封裝單元7亦包含多個(gè)第 一支撐件84，以導(dǎo)電結(jié)構(gòu)70a為例，第一支稱(chēng)件84形成于導(dǎo)電結(jié)構(gòu)70a的第二端部72與芯 片75的非主動(dòng)面76之間。圖8是本發(fā)明另一芯片封裝單元7與另一基本相同結(jié)構(gòu)的芯片封裝單元8進(jìn)行電 性堆迭的另一實(shí)施例示意圖。其堆迭方式為彎折后的導(dǎo)電結(jié)構(gòu)70a適可通過(guò)該第二表面 74，與該另一芯片封裝單元8的相對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)81的一第二表面82呈電性連接。進(jìn)一步 說(shuō)明此實(shí)施例中芯片封裝單元7及8間的電性連接方式，是通過(guò)多個(gè)第二連接件83，形成于 第二表面74上，以使芯片封裝單元7通過(guò)這些第二連接件83，與該另一芯片封裝單元8的 相對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)81的該第二表面82呈電性連接。芯片封裝單元7中，各該第二連接件83 是一平板式錫球，其優(yōu)點(diǎn)如同前述，在此不在贅述。堆迭后的該芯片封裝單元7可設(shè)于一印刷電路板85上并與其電性連接。在此實(shí) 施例中該導(dǎo)電結(jié)構(gòu)70a是設(shè)計(jì)為具有50歐姆阻抗匹配，可與其它電路作阻抗匹配，設(shè)計(jì)50 歐姆阻抗匹配的方法與結(jié)構(gòu)并非本發(fā)明的重點(diǎn)，在此不再多作說(shuō)明。圖9是本發(fā)明另一芯片封裝單元9的結(jié)構(gòu)的另一實(shí)施例示意圖。與前述實(shí)施例的 主要差異之處在于芯片封裝單元9的芯片是一晶粒90。需注意的是，以導(dǎo)電結(jié)構(gòu)91為例， 適應(yīng)制造過(guò)程需要，在導(dǎo)電結(jié)構(gòu)91彎折包覆晶粒90前，可利用在晶粒90的焊墊92上使用無(wú)電鍍鎳金工藝技術(shù)，形成多個(gè)第一連接件93，再由導(dǎo)電結(jié)構(gòu)91彎折包覆成一芯片封裝單 元9。通過(guò)前述揭露的芯片封裝單元，使用導(dǎo)線(xiàn)架與可撓性基板作為電性連接的中介 層，在工藝上不需做太大改變，可避免制造成本的增加。本發(fā)明于芯片封裝單元使用一微間距錫球陣列封裝，其可適用于芯片級(jí)封裝 (Chip Scale Package)，與先前技術(shù)相較之下，該芯片封裝單元面積較小，且芯片的引腳尺 寸也較小。一般傳統(tǒng)芯片封裝單元，在堆迭時(shí)容易造成封裝結(jié)構(gòu)內(nèi)部散熱不良。針對(duì)散熱 問(wèn)題，本發(fā)明在芯片封裝單元堆迭后可在最上方放置一散熱裝置以幫助散熱。在先前技術(shù)中，該芯片封裝單元的堆迭結(jié)構(gòu)用焊點(diǎn)凸塊來(lái)作為電性連接使該芯片 封裝單元的堆迭結(jié)構(gòu)具有較厚的厚度，而本發(fā)明使用在微間距錫球陣列封裝技術(shù)的芯片封 裝單元厚度相對(duì)變薄。其主要在電性接合處采用平板式錫球，克服先前技術(shù)焊點(diǎn)凸塊的缺 點(diǎn)，相對(duì)減少芯片封裝單元的堆迭厚度。同時(shí)焊點(diǎn)凸塊在接點(diǎn)處容易造成裂縫，導(dǎo)致品質(zhì)成 本增加。本發(fā)明平板式錫球較先前技術(shù)不容易發(fā)生裂縫。上述的實(shí)施例僅用來(lái)例舉本發(fā)明的實(shí)施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并非 用來(lái)限制本發(fā)明的保護(hù)范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的安排均屬于 本發(fā)明所主張的范圍，本發(fā)明的權(quán)利保護(hù)范圍應(yīng)以本申請(qǐng)權(quán)利要求范圍為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝單元，適以與另一相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭，該芯片封 裝單元包含一芯片，具有二端面及位于該二端面間的一主動(dòng)面及一非主動(dòng)面；二導(dǎo)電結(jié)構(gòu)，各該導(dǎo) 電結(jié)構(gòu)具有一第一端部區(qū)域、與該第一端部區(qū)域相對(duì)的一第二端部區(qū)域、一第一表面及與 該第一表面相對(duì)的一第二表面；其中各該導(dǎo)電結(jié)構(gòu)，通過(guò)該第一端部區(qū)域，以該第一表面與 該主動(dòng)面電性連接，并沿該芯片的其中一端面，彎折至該非主動(dòng)面上；以及多個(gè)第二連接件，分別形成于各該第二端部區(qū)域；借此，該芯片的第二端部區(qū)域，適可通過(guò)這些第二連接件，與該另一芯片封裝單元的相 對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)的一第二表面呈電性連接。
2.根據(jù)權(quán)利要求1所述的芯片封裝單元，其特征是還包含多個(gè)第一連接件，形成于各 該第一端部區(qū)域，以使該芯片的該主動(dòng)面通過(guò)這些第一連接件與該導(dǎo)電結(jié)構(gòu)的該第一表面 電性連接。
3.根據(jù)權(quán)利要求1所述的芯片封裝單元，其特征是各該第一連接件是一平板式錫球、 且各該導(dǎo)電結(jié)構(gòu)是一設(shè)計(jì)為具有50歐姆阻抗匹配之可撓性基板，該芯片封裝單元還包含 多個(gè)第一支撐件，形成于各該導(dǎo)電結(jié)構(gòu)的該第二端部與該芯片的該非主動(dòng)面之間。
4.根據(jù)權(quán)利要求1所述的芯片封裝單元，其特征是各該第一連接件是一平板式錫球、 且各該導(dǎo)電結(jié)構(gòu)是一設(shè)計(jì)為具有50歐姆阻抗匹配的導(dǎo)線(xiàn)架。
全文摘要
本發(fā)明是提供一種芯片封裝單元，適以與另一相同結(jié)構(gòu)的芯片封裝單元進(jìn)行電性堆迭。該芯片封裝單元包含一芯片及二導(dǎo)電結(jié)構(gòu)。各該導(dǎo)電結(jié)構(gòu)是通過(guò)一第一端部區(qū)域，以一第一表面與一主動(dòng)面電性連接，并沿該芯片的其中一端面彎折。該芯片封裝單元的一第二端部區(qū)域，適可通過(guò)一第一表面，與該另一芯片封裝單元的相對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)的一第二表面呈電性連接。
文檔編號(hào)H01L23/488GK102074537SQ20101054785
公開(kāi)日2011年5月25日 申請(qǐng)日期2008年5月15日 優(yōu)先權(quán)日2008年5月15日
發(fā)明者何淑靜, 劉安鴻, 李宜璋, 蔡豪殷, 黃祥銘 申請(qǐng)人:南茂科技股份有限公司, 百慕達(dá)南茂科技股份有限公司