專利名稱：一種具有二極管驅(qū)動器的存儲陣列及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于使用相變化存儲材料，像是硫?qū)倩锱c其它可編程電 阻材料的高密度存儲裝置，以及制造此類裝置的制造方法。
背景技術(shù)：
可編程電阻材料，包含以相變化為基礎(chǔ)材料，己經(jīng)運用于非易失隨機 存取存儲單元中。相變化材料，諸如硫?qū)倩锊牧系龋墒┘舆m當(dāng)?shù)碾娏?以在結(jié)晶態(tài)與非晶態(tài)之間轉(zhuǎn)換相態(tài)而應(yīng)用于集成電路之中。大致為非晶態(tài) 者較大致為結(jié)晶態(tài)者具有較高的電阻率，由此即可感知數(shù)據(jù)。
相變化材料可在存儲單元的主動區(qū)域中，于大致為結(jié)晶固態(tài)相的第一 結(jié)構(gòu)與大致為非晶固態(tài)相的第二結(jié)構(gòu)之間進行轉(zhuǎn)換?！悍蔷А皇侵赶噍^于 單晶而言，較無固定晶向的結(jié)構(gòu)，例如較結(jié)晶相具有更高的電阻率等特性。 『結(jié)晶』則指相對于非晶結(jié)構(gòu)而言，較有固定晶向的結(jié)構(gòu)，例如較非晶相 具有更低的電阻率等特性。通常而言，可于完全非晶態(tài)與完全結(jié)晶態(tài)之間， 利用電流變換相變化材料的相態(tài)。非晶態(tài)與結(jié)晶態(tài)轉(zhuǎn)換所影響的其它材料 性質(zhì)，包括原子排列、自由電子密度、與活化能。此種材料可轉(zhuǎn)換為兩種 相異的固態(tài)相，亦可轉(zhuǎn)換為兩種固態(tài)相的組合，故可于完整非晶相與完整 結(jié)晶相之間，形成灰階地帶，材料的電性亦將隨之轉(zhuǎn)換。
非晶態(tài)轉(zhuǎn)換至結(jié)晶態(tài)的過程，通常采用較低的操作電壓，其電流需足 以將相變化材料的溫度提升至相變化溫度與熔點之間。由結(jié)晶態(tài)轉(zhuǎn)換為非
晶態(tài)的過程，則通常需要較高的操作電壓；此后稱此過程為『復(fù)位』(reset)。 因為此一過程需要一短時間且高密度的電流脈沖，以熔化或破壞結(jié)晶結(jié) 構(gòu)，隨后快速冷卻相變化材料，經(jīng)淬火處理，將至少一部分的相變化結(jié)構(gòu) 穩(wěn)定為非晶態(tài)。此一過程，通過復(fù)位電流將相變化材料由結(jié)晶態(tài)轉(zhuǎn)變?yōu)榉?晶態(tài)，而吾人希望盡量降低復(fù)位電流的強度。為降低復(fù)位電流的強度，可 降低存儲單元中主動區(qū)域的大小。降低主動區(qū)域大小的技術(shù)，包含降低電極與相變化材料的接觸區(qū)域面積，因此可在主動區(qū)域中獲得較高的電流密 度，而以較小的電流絕對值通過相變化材料元件。
此領(lǐng)域發(fā)展的一種方法是致力于在一集成電路結(jié)構(gòu)上形成微小孔洞， 并使用微量可編程的電阻材料填充這些微小孔洞。致力于此等微小孔洞的
專利包括于1997年11月11日公告的美國專利第5,687,112號"MuWbit Single Cell Memory Element Having Tapered Contact"、 發(fā)明人為Ovshinky; 于1998年8月4日公告的美國專利第5,789,277號"Method of Making Chalogenide [sic] Memory Device"、發(fā)明人為Zahorik等；于2000年11月 21日公告的美國專利第6,150,253號"Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same"、 發(fā)明 人為Doan等。
另一種發(fā)展中的存儲單元結(jié)構(gòu)，亦稱為傘狀結(jié)構(gòu)，其是因為其典型結(jié) 構(gòu)中底部電極上的主動區(qū)域的形狀而得名。該種結(jié)構(gòu)是形成小電極區(qū)域， 使之與較大區(qū)域的相變化材料接觸，同時通常利用較大的電極與相變化材 料的另一面接觸。電流由小接觸區(qū)域流向大接觸區(qū)域者，可用作存儲單元 的讀取、設(shè)定、與復(fù)位操作。小電極區(qū)域可將電流密度集中于接觸點上， 因此相變化材料中的主動區(qū)域可限制在接近于接觸點的小區(qū)域中。舉例而
言，參見Ann et al.， "Highly reliable 50nm contact cell technology for 256Mb PRAM", VLSI Technology 2005 Digest of Technical Papers,第98-99頁， 2005年6月4日；Denison，國際公開號WO2004/055916 A2 "Phase Change Memory and Method Therefore",
公開日期2004年7月1日；以及Song et al.，美國專利申請公開號US 2005/0263829 Al, "Semiconductor Devices Having Phase Change Memory Cells, Electronic Systems Employing the Same and Methods of Fabricating the Same",
公開日期2005年12月1曰。
在制造非常小尺寸的結(jié)構(gòu)上的另一問題是對準方面。當(dāng)該結(jié)構(gòu)是使用 分離的光刻工藝來制造，該結(jié)構(gòu)的尺寸或至少對他們之一，必須足夠大的 以允許在光刻工藝上對準方面的容忍度。然而這些需求會限制該存儲單元 在設(shè)計上的彈性，以及造成該存儲單元在效能上有差異。
以相變化材料為基礎(chǔ)的一種自動對準非易失存儲裝置，請參見于2003 年06月17日申請的美國專利第6，579，760號"Self-Aligned ProgrammablePhase Change Memory"、發(fā)明人為Hsiang-Lan Lung。該存儲結(jié)構(gòu)可在一集 成電路上一非常小塊的區(qū)域上制造。舉例來說，在該存儲陣列中每一存儲 單元所需的面積約為4F2，其中F等于在該工藝中的最小線寬。因此若工 藝具有0.1微米的最小線寬，則該存儲單元面積約為0.04微米平方。
存儲單元包含二極管存取裝置及一相變化材料層所形成的一材料疊 層，是被定義在位線和字線之間，并在自動對準工藝中具有由該位線及字 線的線寬所定義的尺寸。然而該字線及位線的該尺寸仍相當(dāng)?shù)拇?，例如?dāng) 跟一孔洞型存儲單元中一孔洞的大小比較時。因此，需要提供一種高密度 陣列技術(shù)并使用自動對準技術(shù)，以提供非常小孔洞的形成。
因此，需要提供一種用來制造具有自動對準及自動收斂來控制該孔洞 存儲單元的該臨界尺寸的存儲單元結(jié)構(gòu)的方法，而該存儲單元可與高密度 集成電路存儲裝置相互搭配。

發(fā)明內(nèi)容
本發(fā)明公開一種存儲陣列，包含 一結(jié)構(gòu)包括介電填充材料并具有導(dǎo) 線在其一較低部位上，在一實施例中是安置如字線。在該結(jié)構(gòu)中，多個介 層孔是位在對應(yīng)該導(dǎo)線上。 一孔洞型存儲元件形成于每一介層孔內(nèi)并包含 一二極管耦接于一對應(yīng)的導(dǎo)線在該襯底中，且存儲材料是與該二極管上的 一接點表面所接觸。舉例來說，每一二極管具有一第一導(dǎo)電類型的一第一 半導(dǎo)體層， 一第二導(dǎo)電類型的一第二半導(dǎo)體層，及一導(dǎo)電覆蓋層，其中該 二極管并無完全地填充該介層孔。 一孔洞位于該每一介層孔內(nèi)，而該介層 孔是由一位于該介層孔的內(nèi)側(cè)壁的間隔物所定義，該間隔物在該介層孔的 置中定義出一自我置中開口且露出該二極管的該接點表面。位在該介層孔 中央的該自我置中開口內(nèi)的存儲材料與該導(dǎo)電覆蓋層相接觸?？蛇x擇地， 多條位線覆蓋于該頂電極且連接該存儲單元至該陣列的行上。替代地，該 頂電極包含該位線本身的部位，在該陣列中沿著一行方向，與該介層孔內(nèi) 的存儲材料相接觸。
本發(fā)明公開一種用來制造一存儲陣列的方法，該方法基本上包含以下 步驟
提供一結(jié)構(gòu)包含介電填充材料并在其一較低部位上具有導(dǎo)線；形成多個二極管于該介電填充材料并耦接至該結(jié)構(gòu)中對應(yīng)的導(dǎo)線，而
自動對準介層孔于該二極管之上；.
形成多個間隔物位于該介層孔的內(nèi)側(cè)壁，每一間隔物在該介層孔的置 中定義出一自我置中開口且露出該二極管；
沉積存儲材料以填充該自我置中開口，使其與該二極管相接觸；
形成一頂電極與該存儲材料相接觸。
本發(fā)明公開一結(jié)構(gòu)， 一般包含介電填充材料，并在其較低的部位上具 有導(dǎo)線，以及一犧牲層形成于其上表面之上。硅栓塞形成在該結(jié)構(gòu)中。首 先，由該栓塞移除硅至一深度，舉例來說，移至大約該結(jié)構(gòu)的一半厚度， 因此形成一凹部。然后在該硅栓塞中形成二極管，每一二極管具有與該導(dǎo) 線相同導(dǎo)電類型的一輕摻雜第一材料層； 一相反導(dǎo)電類型的一重摻雜第二 材料層；以及一導(dǎo)電覆蓋層。通過刻蝕介電材料來下切該犧牲層的一刻蝕 步驟來擴大該凹部的體積。沉積一填充層至該下切的凹部，因此在其中新 形成一空孔?？涛g該填充層而穿透該空孔并在該導(dǎo)電覆蓋層旁的該凹部內(nèi) 以定義出自動對準間隔物。繼續(xù)刻蝕以露出在該間隔物置中的該導(dǎo)電覆蓋 層。沉積存儲材料以填充該凹部，使該存儲材料與該導(dǎo)電覆蓋層相接觸。 最后，在該存儲材料的上部位形成一頂電極。
在其它實施例中，使用摻雜的半導(dǎo)體層沉積而不是注入一半導(dǎo)體栓塞 來形成該二極管。
舉凡本發(fā)明的目的及優(yōu)點等將可透過下列說明所附圖式獲得充分了解。


圖1是本發(fā)明的一存儲陣列的一方塊圖。
圖2是本發(fā)明的一存儲陣列的概要圖。
圖3是本發(fā)明的一存儲陣列。
圖4a至圖4h繪示圖3存儲陣列工藝的一實施例。
圖5繪示圖3存儲陣列工藝的另一實施例。
主要元件符號說明
810集成電路 11存儲陣列
12字線(或列)譯碼器
13、 34、 35 字線
14位線(或行)譯碼器及驅(qū)動器
15、 36、 37 位線
16總線
17感測放大器/數(shù)據(jù)輸入結(jié)構(gòu)
18數(shù)據(jù)總線
19數(shù)據(jù)輸入線
20其它電路
21數(shù)據(jù)輸出線
22控制器
23偏壓調(diào)整狀態(tài)機構(gòu) 24、 25、 26、 27 存取二極管 28、 29、 30、 31 相變化元件 100 陣列
102 導(dǎo)電層
103 導(dǎo)線
104介電填充材料 105存儲元件
106輕摻雜N型材料層(N-層)
108重摻雜P型材料層(P+層)
110導(dǎo)電覆蓋層
112 間隔物
114存儲材料層
116頂電極
118犧牲層
120介層孔
121 硅栓塞122淺溝道隔離結(jié)構(gòu)
123 空孔 124填充材料 126位線
128 凹部
226 突出 316位線
具體實施例方式
本發(fā)明的下述實施方式一般將參照特定結(jié)構(gòu)實施例及方法。將為吾人 所了解的本發(fā)明創(chuàng)作并未受限于其詳細描述內(nèi)容特別是對于所接露的實 施例及方法，同時本發(fā)明亦可使用其它特征、元件、方法、和實施例來實 施。本發(fā)明所述的較佳實施例并不局限其范圍，而由權(quán)利要求范圍中定義。 熟習(xí)此項技藝的人士亦可了解本發(fā)明實施方式中的各種等同變化。像是在 各實施例中所使用的元件是共同地參考類似的元件編號。
在此所使用的方位描述，以「上」、「下」、「左」、「右」描述并以各圖 式中個別的結(jié)構(gòu)作為參照。相似地，「厚度」是指垂直尺寸，而「寬度」 是指水平尺寸。而這些方向在電路操作或其它相關(guān)的方位上并無限制，如 同熟習(xí)本項技藝的人士所知曉。
后續(xù)的發(fā)明說明將參照至圖1至圖5。
請參照圖1，其是顯示依據(jù)本發(fā)明一實施例的一集成電路10的簡化方 塊圖。該集成電路IO包括一存儲陣列11，其是使用了自我置中孔洞相變
化存儲單元。該存儲單元被安置于具有柱狀二極管存取裝置以及在該二極 管上具有填充存儲材料自動對準孔洞的一交點陣列上。 一字線(或列)譯
碼器12具有讀取、設(shè)置、復(fù)位模式是耦接至在該存儲陣列中11沿著列安 置的多個字線13。 一位線(或行)譯碼器及驅(qū)動器14是耦接至在該存儲 陣列中11沿著行安置的多個位線15，以讀取、設(shè)置、復(fù)位至存儲陣列l(wèi)l 中的該相變化存儲單元。地址是經(jīng)由一總線16而提供至一字線譯碼器及 驅(qū)動器12與一位線譯碼器M。在方塊17中的感測放大器與數(shù)據(jù)輸入結(jié)構(gòu)， 包含該讀取、設(shè)置、復(fù)位模式的電流源，是經(jīng)由一數(shù)據(jù)總線18而耦接至位線譯碼器14。數(shù)據(jù)是從集成電路10的輸入/輸出端、或集成電路內(nèi)部與
外部的其它數(shù)據(jù)來源，而經(jīng)由數(shù)據(jù)輸入線19以將數(shù)據(jù)傳輸至方塊17中的 數(shù)據(jù)輸入結(jié)構(gòu)。在所述實施例中，其它電路20是包括于此集成電路10中， 例如一泛用目的處理器或特定目的應(yīng)用電路、或可提供單芯片系統(tǒng)功能的 模塊組合其是由系統(tǒng)于單芯片的存儲陣列所支持。數(shù)據(jù)是從方塊17中的 感測放大器、經(jīng)由數(shù)據(jù)輸出線21、而傳輸至集成電路10的輸入/輸出端或 其它位于集成電路10內(nèi)部或外部的數(shù)據(jù)目的地。
在本實施例中所使用的控制器，使用了偏壓調(diào)整狀態(tài)機構(gòu)22，并控制 了偏壓調(diào)整供應(yīng)電壓及電流源23的應(yīng)用，例如讀取、編程、擦除、擦除 確認與編程確認電壓或用以該字線及位線的電流，及使用一存取控制流程 來控制該字線/源極線操作。該控制器22可利用特殊目的邏輯電路而應(yīng)用， 如熟習(xí)該項技藝者所熟知。在替代實施例中，控制器22包括了通用目的 處理器，其可使于同一集成電路，以執(zhí)行一計算機程序而控制裝置的操作。 在又一實施例中，控制器22是由特殊目的邏輯電路與通用目的處理器組 合而成。
如圖2所示，陣列11的每個存儲單元包括了-一個存取二極管。四個 存取二極管是以標號24、 25、 26、 27顯示的，而四個相變化元件是以標 號28、 29、 30、 31顯示的。多條字線13 (包括字線34與35)是沿著第 一方向平行地延伸。字線34、 35是與字線譯碼器12進行電性溝通。該二 極管24、 26的陰極(或可替代地使用陽極)是連接至一共同字線(例如 字線34)，而二極管25、 27的陰極(或可替代地使用陽極)是連接至一共 同字線35。多條位線15 (包括位線36、 37)中，位線36是連接到相變化 元件28、 29的一端。特別地，相變化元件28是連接于二極管24的陽極 與位線36之間，而相變化元件29是連接于二極管24的陽極與位線36之 間。相似地，相變化元件30是連接于二極管26的陽極與位線37之間， 而相變化元件37是連接于二極管27的陽極與位線37之間。需要注意的 是，在圖中為了方便起見，僅繪示四個存儲單元，在實際應(yīng)用中，陣列l(wèi)l 可包括上千個至上百萬個此種存儲單元。同時，亦可使用其它陣列結(jié)構(gòu)， 例如將相變化存儲元件連接到源極。
該存儲單元的實施例，包括相變化存儲材料，包含硫?qū)倩锊牧吓c其它材料。硫?qū)倩锇ㄏ铝兴脑氐娜我粋€氧(0)、硫(S)、硒(Se)、
以及碲(Te)，形成元素周期表上第VIA族的部分。硫?qū)倩锇▽⒁涣?屬元素與一更為正電性的元素或自由基結(jié)合而得。硫?qū)倩衔锖辖鸢▽?硫?qū)倩衔锱c其它物質(zhì)如過渡金屬等結(jié)合。 一硫?qū)倩衔锖辖鹜ǔ０ㄒ?個以上選自元素周期表第IVA族的元素，例如鍺(Ge)以及錫(Sn)。通 常，硫?qū)倩衔锖辖鸢ㄏ铝性刂幸粋€以上的復(fù)合物銻(Sb)、鎵(Ga)、 銦(In)、以及銀(Ag)。許多以相變化為基礎(chǔ)的存儲材料已經(jīng)被描述于技 術(shù)文件中，包括下列合金鎵/銻、銦/銻、銦順、銻/碲、鍺/碲、鍺/銻/碲、 銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/ 銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合 金成分。此成分可以下列特征式表示TeaGebSb1(X)-(a+b)，其中a與b代表了 所組成元素的原子總數(shù)為100%時，各原子的百分比。
一位研究員描述了最有用的合金為，在沉積材料中所包含的平均碲濃 度遠低于70%，典型地低于60%，并在一般型態(tài)合金中的碲含量范圍從最 低23%至最高58%，且最佳是介于48%至58%的碲含量。鍺的濃度高于約 5%，且其在材料中的平均范圍是從最低8%至最高30%, —般是低于50%。 最佳地，鍺的濃度范圍是介于8%至40%。在此成分中所剩下的主要成分 則為銻。(Ovshinky '112專利，欄10 U)由另一研究者所評估的特殊合 金包括Ge2Sb2Te5、 GeSb2Te4、以及GeSb4丁e7。 (Nobom Yamada， "Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording", SPIE v.3109， pp. 28-37(1997))更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、 鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以 形成一相變化合金其包括有可編程的電阻性質(zhì)?？墒褂玫拇鎯Σ牧系奶厥?范例，是如Ovshinsky'112專利中欄11-13所述，其范例在此被列入?yún)⒖肌?br> 相變化合金能在此單元主動通道區(qū)域內(nèi)依其位置順序于材料為一般 非晶狀態(tài)的第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體狀態(tài)的第二結(jié)構(gòu)狀態(tài)之間切 換。這些材料至少為雙穩(wěn)定態(tài)。此詞匯「非晶」是用以指稱一相對較無次 序的結(jié)構(gòu)，其較之一單晶更無次序性，而帶有可檢測的特征如較之結(jié)晶態(tài) 更高的電阻值。此詞匯「結(jié)晶態(tài)」是用以指稱一相對較有次序的結(jié)構(gòu)，其 較之非晶態(tài)更有次序，因此包括有可檢測的特征例如比非晶態(tài)更低的電阻值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶態(tài)之間所有可檢測的不同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特中包括原子次序、自由電子密度、以及活化能。此材料可切換成為不同的固態(tài)、或可切換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的灰階部分。此材料中的電性質(zhì)亦可能隨之改變。
相變化合金可通過施加一電脈沖而從一種相態(tài)切換至另一相態(tài)。先前觀察指出， 一較短、較大幅度的脈沖傾向于將相轉(zhuǎn)換材料的相態(tài)改變成大體為非晶態(tài)。 一較長、較低幅度的脈沖傾向于將相轉(zhuǎn)換材料的相態(tài)改變成大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量，夠大因此足以破壞結(jié)晶結(jié)構(gòu)的鍵能，同時時間夠短，因此可以防止原子再次排列成結(jié)晶態(tài)。合適的曲線是取決于經(jīng)驗或模擬，特別是針對一特定的相變化合金。在本文中所公開的該相變化材料并通常被稱為GST，可理解的是亦可以使用其它類
型的相變化材料。在本發(fā)明中用來所實施的相變化只讀存儲器(PCRAM)是Ge2Sb2Te5 。
代表的硫?qū)倩锊牧峡烧砣缦翯exSbyTez，其中x:y:z = 2:2:5。其它成分為x: 0 5; y: 0~5; z: 0~10。
在摻雜方面，以二氧化硅、氮、硅、鈦或其它元素摻雜的GeSbTe亦可被使用。
硫?qū)倩锛捌渌嘧兓牧蠐诫s雜質(zhì)來修飾導(dǎo)電性、轉(zhuǎn)換溫度、熔點及使用在摻雜硫?qū)倩锎鎯υ钠渌匦浴Ｊ褂迷趽诫s硫?qū)倩锎硇缘碾s質(zhì)包含氮、硅、氧、二氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦、氧化鈦?？蓞⒁娒绹鴮＠?,800,504號專利及美國專利申請?zhí)柕?005/0029502號專利。
可以利用PVD濺射或磁控(Magnetron)濺射方式，其反應(yīng)氣體為氬氣、氮氣、及/或氦氣、壓力為1 mTorr至100 mTorr。此沉積步驟一般是于室溫下進行。 一長寬比為1 5的準直器(collimater)可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時合并使用直流偏壓以及準直器亦是可行的。
有時需要在真空中或氮氣環(huán)境中進行一沉積后退火處理，以改良硫?qū)倩锊牧系慕Y(jié)晶態(tài)。此退火處理的溫度典型地是介于10(TC至40(TC，而
13退火時間則少于30分鐘。
該硫?qū)倩锊牧系暮穸热Q于該存儲單元結(jié)構(gòu)的設(shè)計。 一般來說，一
硫?qū)倩锊牧暇哂懈哂?nm的厚度可具有一相變化特性，使得該材料具有至少兩種穩(wěn)定電阻狀態(tài)?？深A(yù)期的是某些材料亦適于更小的厚度。
依據(jù)本發(fā)明的一實施例的一存儲陣列可參見于圖3。需注意的是該圖繪示一陣列中的兩個鄰接元件，而圖標中并沒有這些元件需要連接至其它電路的該等元件，也沒有顯示其可以嵌入的半導(dǎo)體芯片。熟習(xí)本項技藝的人士將會了解該陣列可放大至數(shù)以億計或更多的元件，就如同實際所繪示，該字線、該位線及相關(guān)裝置全是依據(jù)傳統(tǒng)或在本項現(xiàn)有技藝的技術(shù)內(nèi)。
該陣列100包含一導(dǎo)電層102，而在該圖式的上部位繪示可分為作為本實施例中字線的導(dǎo)線103。在其它實施例中可安置該陣列使得該導(dǎo)線作為位線。在下述中所討論，兩個存儲元件105由上方的該對應(yīng)導(dǎo)線開始延伸并位在介層孔內(nèi)且由介電填充材料104所圍繞。每一存儲元件105連續(xù)地由下至上包含該導(dǎo)電層102、 一輕摻雜N型材料層(N-層)106、 一重摻雜P型材料層(P+層)108、 一導(dǎo)電覆蓋層110、間隔物112、 一存儲材料層114、 一頂電極116及一位線316。在本存儲陣列中，該導(dǎo)電層102在一平行的方向延伸至該字線，下述的該字線方向是指一方向平行延伸于本圖式的平面。然而垂直于該字線方向(圖式平面)的該方向是位線方向。該陣列及個別存儲元件相關(guān)尺寸及材料將于下方的工藝中討論。導(dǎo)電覆蓋層110是由一金屬硅化物所形成，在一實施例中包含硅化鈦其它的亦可包含鴇、鈷、鎳、鉭硅化物，選自這些鄰接材料相容的材料。該導(dǎo)電覆蓋層借著提供比起在該二極管內(nèi)該半導(dǎo)體材料來得更具導(dǎo)電性的一接點表面，來幫助維持影響該存儲材料層的該電場的一致性。
必須注意的是該N-層及P+層定義一二極管，而其作為一存取裝置以驅(qū)動該存儲單元。美國專利申請?zhí)柕?1/736,440號以"4F2 Self align sidewall active phase change memory"為題，以及第11/777,392號以"4F2 Selfalign fm bottom electrode FET drive phase change memory，，為題，均為本案申請人所擁有，其公開并要求保護相變化存儲單元陣列，但此二件申請案及其它裝置使用晶體管做該存取裝置。在此，二極管驅(qū)動器及該自動對準工藝的結(jié)合降低了使用額外的掩模的需求因而簡化制造步驟的。對完全自動對準的工藝亦減低了該陣列在對準上的需求因而增加該陣列的密度。該存儲單元的所得陣列是一無接點電極陣列，是指其排除了額外光刻步驟的需要，以產(chǎn)生對該存取晶體管的漏極終端的額外的接點。對于額外接點需求上的排除可幫助縮小整個存儲單元的大小。而在大小上的降低更包含了該驅(qū)動器元件是采用一垂直二極管而非一晶體管方面。
上述該二極管位于該存儲材料層114，而在繪示實施例中是由上述所
公開的一硫?qū)倩锼纬?。間隔物112是由一絕緣材料所形成，像是氮化硅，留下該存儲材料一相對上比較小的剖面部位并與該導(dǎo)電覆蓋層110接觸。這樣的設(shè)計集中電流在該存儲材料的一相對地較小的部位，通過焦耳熱而產(chǎn)生一快速溫度的上升，更產(chǎn)生一快速相變化。一電極116及位線316接觸該存儲元件。
圖4a至圖4h繪示圖3的工藝實施例。本工藝由形成一結(jié)構(gòu)101所開始，如圖4a繪示。圖4a包含該結(jié)構(gòu)的頂剖面視圖及前剖面視圖，分別沿著A-A平面及B-B平面。必須注意的是該頂視圖(前剖面視圖，即B-B平面)為了清晰的目的并未顯示該介電填充材料104。該字線的方向是左右方向，平行于該圖式紙張方向，而該位線方向是垂直于該前視及上下方向，亦即在頂視時，平行于該圖式紙張。
如圖中所示，該結(jié)構(gòu)的最下層是一導(dǎo)電層102。該層是被一在該字線方向并向上延伸該結(jié)構(gòu)深度的淺溝道隔離結(jié)構(gòu)(STI) 122所一分為二，使得該導(dǎo)電層被分為導(dǎo)電字線103。該淺溝道是由現(xiàn)有技藝的圖案化刻蝕工藝所形成，并以介電填充材料來填充，像是二氧化硅。介層孔120形成于該結(jié)構(gòu)由該導(dǎo)線完全地延伸至于該結(jié)構(gòu)， 一般為圓形，如先前技藝中所實施的方式。而在該介層孔120的較佳寬度或直徑是接近該所使用工藝的最小特征尺寸， 一般是一最小光刻特征尺寸來產(chǎn)生該開口。再使用一般光刻技術(shù)上該介層孔120的寬度或直徑可約為90nm， 一般約有5%-10%的誤差也大概就是4.5nm至9nm。
這些介層孔以硅來填充并以合適的沉積技術(shù)或在位成長技術(shù)來形成硅栓塞121。在該結(jié)構(gòu)頂部位形成一犧牲層118，較佳地以氮化硅或類似材料來形成。該犧牲層材料是特別的選自對該等材料及該介電填充材料選擇性刻蝕能力。圖4b至圖4h著重于單一存儲元件并清楚地繪示該工藝步驟?？衫斫?br> 的是這些步驟對于在該陣列中所有的元件執(zhí)行相同作用。
一開始請參見圖4b，回刻蝕該硅栓塞121，留下一凹部128延伸至，像是在該介層孔約一半位置，或者是一般來說會更深，至足以支持下述工藝的一深度。在此步驟可以使用任何較佳地移除硅而不移除氮化硅或該介電填充材料的刻蝕化學(xué)方法。接著進行硅栓塞工藝以形成一二極管，如圖4c所繪示，通過該離子雜質(zhì)的注入來形成一N-層106及一P+層108。該二極管在厚度上可為200nm位于該導(dǎo)線上方。通過一硅化物工藝來形成該導(dǎo)電覆蓋層IIO，且可為約20nm厚。在本發(fā)明所使用的該厚度尺寸是指圖4b的垂直方向，由該導(dǎo)電層至該存儲單元的上方邊緣，反之亦然。
在本工藝另一實施例，該二極管是借著沉積合適的摻雜多晶硅層在一連續(xù)層形成該N-層及P+層。舉例來說，在一工藝中，使用一化學(xué)氣相沉積工藝來沉積一第一摻雜多晶硅層，接著通過一回刻蝕工藝來刻蝕至該介層孔內(nèi)一選定的深度，接著使用一化學(xué)氣相沉積工藝來沉積一第二摻雜多晶硅層。再通過一回刻蝕工藝來刻蝕至該介層孔內(nèi)一第二深度。
接下來，靠著下切工藝位于該犧牲層下方的該介電填充材料來挖大該凹部12S，如圖4d所示，像是使用稀釋的氫氟酸溶液慢慢地移除該介電填充材料的二氧化硅，而留下氮化硅犧牲層118。在此操作中是使用一等向刻蝕劑較佳地刻蝕該介電填充材料的氧化物，由該氮化硅層的邊緣回切可得該凹部的該側(cè)壁119。請參見本案申請人所申請的美國專利申請案第11/855,979 號專禾'J "Phase Change Memory Cell in Vai Array withSelf-Aligned, Self-Converged Bottom Electrode and method forManufacturing"，申請日2007年9月14日。
該下切(undercutting)工藝是于該起始部位以形成一 『主洞』(keyhole)結(jié)構(gòu)，請參見圖4e。該結(jié)構(gòu)是由一填充材料124 (像是非晶硅或其它材料)的化學(xué)氣相沉積造成，在該上開口及該下開口區(qū)間的側(cè)壁上以實質(zhì)相同的速率使用可成長該硅層的一工藝，而產(chǎn)生一空孔(void) 123，在內(nèi)部被填充之前該開口頂部關(guān)閉時。被選來作為刻蝕化學(xué)以及在高比例介層孔內(nèi)具有成長固定層能力的其它材料亦可用做該填充材料124。依據(jù)所使用的材料和沉積位置，像是原子層沉積、物理氣相沉積、低壓化學(xué)氣相沉積
16(LPCVD)或高密度等離子體化學(xué)氣相沉積(HDPCVD)工藝亦可以用來沉積該填充材料124。
該填充沉積步驟在該填充材料124內(nèi)產(chǎn)生一自動對準空孔123。該空孔123的側(cè)面尺寸或?qū)挾戎饕怯稍摖奚鼘?18的突出尺寸以及在該下開口和上開口區(qū)間內(nèi)沉積率的變異所控制，并不受到形成該開口的光刻工藝影響。
該空孔123加速該多余的硅層后續(xù)的刻蝕以形成氮化硅間隔物112，如圖4f所示。一非等向性刻蝕工藝較佳地刻蝕硅至完全地移除該多余的硅層，而留下該間隔物112。該空孔123允許穿透滲入該硅層中間，以產(chǎn)生該間隔物112而不是一般傳統(tǒng)刻蝕工藝中所形成的階層結(jié)構(gòu)。形成該空孔123的工藝會產(chǎn)生被該間隔物112所定義的開口的自我置中及自動對準。必須注意的是在本發(fā)明工藝中導(dǎo)致在該空孔123的位置上會有較小的變異程度是源自于該工藝自動對準的本質(zhì)。這也可以發(fā)現(xiàn)在存儲單元與存儲單元之間，對于該空孔123寬度在位置上變異小于該介層孔120寬度的變異。
圖4g繪示一實施例是存儲材料114、及該頂電極116的沉積以形成存儲元件115，而該頂電極116是填充該存儲材料114的一凹部。而圖3是繪示該頂電極116的另外一種配置方式。必須注意的是比起該導(dǎo)電覆蓋層110及該頂電極116的大小，該間隔物112在該存儲材料114的底部提供一相對地較小的接觸區(qū)域。在尺寸上的差異使得集中電流在位于間隔物間該存儲材料的該部位，而其交替地增加該材料的相變化或電阻變化。在沉積工藝上可使用傳統(tǒng)的化學(xué)氣相沉積或物理氣相沉積步驟。在沉積工藝之后接下來使用一化學(xué)機械拋光法，來平面化該存儲材料114，如圖3所示。如圖3所示，在平面化該存儲材料之后，沉積一頂電極材料及一位線材料并圖案化以形成位線。替代地，例如當(dāng)使用物理氣相沉積來沉積該存儲材料114，會形成一酒杯型存儲元件，如圖4g所示。接著，形成該頂電極116，填充在該酒杯型存儲材料的凹部。平面化該所得結(jié)構(gòu)的該上表面。在所述的實施例中該頂電極材料是氮化鈦，而其它實施例亦可使用其它類似材料，像是氮化鉭。替代地，該頂電極層可為氮化鈦鋁或氮化鉭鋁，或其可包含一種或更多材料是選自于鈦、鎢、鉬、鋁、鉭、銅、銷、銥、
鑭、鎳、釕及其合金。最后，在圖4h，通過沉積及圖案化步驟來形成位線126以提供該結(jié)構(gòu)
頂部的一系列連結(jié)，并垂直于該字線。形成該位線可以采用各種可用于該
電路的金屬材料，像是銅或鋁。 一類似位線結(jié)構(gòu)如圖3所示。
該工藝最后一步驟的一替代實施例，如圖5所示。本工藝是由上述沉 積該存儲材料114之后的工藝所分出。而不是形成一分離的頂電極，而實 施一化學(xué)機械拋光平坦化至該元件的該頂表面且較佳地實施一刻蝕步驟 以回刻蝕在該介層孔上部位的該存儲材料。接著，在該存儲單元的頂部位 沉積該位線126。在該沉積步驟時，該位線與該存儲材料直接接觸并具有 一突出226延伸至在回刻蝕之后剩下的該頂表面上的任何凹部。
本發(fā)明已參照特定示范實施例來加以描述。所做各種的修飾、替代、 及改變均不脫離本發(fā)明的精神范疇。因此，所有此等替換方式及修改樣式 亦落在本發(fā)明于隨附權(quán)利要求范圍及其均等物所界定的范疇之中。
上述中涵蓋的任何及所有專利、專利申請及紙本文件均引用作為參考 文獻。
權(quán)利要求
1、一種存儲陣列，其特征在于，包含一結(jié)構(gòu)包含介電填充材料并在其一較低部位具有導(dǎo)線；多個二極管，在該多個二極管中每一二極管具有一第一導(dǎo)電類型的一第一半導(dǎo)體層，耦接至在該結(jié)構(gòu)中的一對應(yīng)的導(dǎo)線，一第二導(dǎo)電類型的一第二半導(dǎo)體層，以及該第二半導(dǎo)體層上的一接點表面；介層孔位于該介電填充材料內(nèi)，并對準及覆蓋于該多個二極管中的個別二極管之上；間隔物位于該介層孔的內(nèi)側(cè)壁并與個別的二極管相接觸，每一間隔物在該介層孔的置中定義出一自我置中開口且露出該個別二極管的該接點表面；存儲材料位于該自我置中開口內(nèi)并在該個別二極管的該接點表面上方，該存儲材料與該接點表面接觸；以及一頂電極與該存儲材料相接觸。
2、 根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，該存儲材料與該 接點表面接觸的部位小于該存儲材料與該頂電極接觸的部位的剖面面積。
3、 根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，該二極管厚度為 200腿或更小。
4、 根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，該第一導(dǎo)電類型 是n型。
5、 根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，該第一導(dǎo)電類型 是p型。
6、 根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，該二極管包含一 導(dǎo)電覆蓋材料層于該第二半導(dǎo)體層之上，以及該接點表面位于該導(dǎo)電覆蓋 材料層。
7、 根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，該二極管包含一 金屬硅化物層位于該第二半導(dǎo)體層之上，以及該接點表面位于該金屬硅化 物層。
8、 根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，該自我置中開口在寬度上的變化率小于該多個介層孔在寬度上的變化率。
9、 一種用來制造一存儲陣列的方法，其特征在于，該方法包含 提供一結(jié)構(gòu)包含介電填充材料并在其一較低部位具有導(dǎo)線； 形成多個二極管，在該多個二極管中每一二極管具有一第一導(dǎo)電類型的一第一半導(dǎo)體層，耦接至在該結(jié)構(gòu)中一對應(yīng)的導(dǎo)線， 一第二導(dǎo)電類型的 一第二半導(dǎo)體層，以及該第二半導(dǎo)體層上的一接點表面；形成介層孔位于該介電填充材料內(nèi)，并對準及覆蓋于該多個二極管的個別二極管；形成間隔物位于該介層孔的內(nèi)側(cè)壁并與個別的二極管相接觸，每一間 隔物在該介層孔的置中定義出一自我置中開口且露出該個別二極管的該 接點表面；沉積存儲材料位于該自我置中開口內(nèi)并在該個別二極管的該接點表 面上方，該存儲材料與該接點表面接觸；以及 形成一頂電極與該存儲材料相接觸。
10、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該形成該多個二極管 于該自動對準介層孔內(nèi)包含在該介電填充材料內(nèi)形成開口，并露出在該結(jié)構(gòu)中對應(yīng)的導(dǎo)線； 以半導(dǎo)體材料部分地填充該開口，留下該自動對準介層孔；注入摻雜物于該半導(dǎo)體材料內(nèi)以定義一第一導(dǎo)電類型的一第一層以 及一第二導(dǎo)電類型的一第二層。形成多個導(dǎo)電覆蓋于該半導(dǎo)體材料之上，而該接點表面是位在該導(dǎo)電 覆蓋。
11、 根據(jù)權(quán)利要求10所述的方法，其特征在于，該部分地填充步驟 包含沉積半導(dǎo)體材料于該開口之內(nèi)，并回刻蝕所沉積的硅。
12、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該形成該多個二極管于該自動對準介層孔內(nèi)包含在該介電填充材料內(nèi)形成開口，并露出在該結(jié)構(gòu)中對應(yīng)的導(dǎo)線； 沉積一第一半導(dǎo)體材料層于具有一第一導(dǎo)電類型的該開口，回刻蝕該 第一半導(dǎo)體材料層于該開口內(nèi)，沉積一第二半導(dǎo)體材料層于具有一第二導(dǎo) 電類型的該開口，回刻蝕該第二半導(dǎo)體材料層于該開口內(nèi)；形成多個導(dǎo)電覆蓋于該第二半導(dǎo)體材料層之上，而該接點表面是位在 該導(dǎo)電覆蓋。
13、 根據(jù)權(quán)利要求10或12所述的方法，其特征在于，該導(dǎo)電覆蓋包 含金屬硅化物層。
14、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該形成多個間隔物包 含提供一犧牲層于該介電填充材料之上；以及在形成該二極管之后選擇性 刻蝕該介電填充材料以形成由該犧牲層至該開口的突出；以一填充材料填 充該開口當(dāng)形成該開口內(nèi)形成置中空孔時；非等向刻蝕該填充材料以形成 該間隔物。
15、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該沉積存儲材料包含 填充該自我置中開口，以及形成存儲材料側(cè)壁層在該介層孔的頂部位；沉積頂電極材料于該存儲材料上并填充該介層孔的剩余部位； 由該介層孔外側(cè)區(qū)域移除該存儲材料及該頂電極材料并提供一平面 表面；形成位線并在該平面表面與該頂電極接觸。
16、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該沉積存儲材料包含 填充該自我置中開口且至少部分地填充該介層孔的頂部位； 回刻蝕該存儲材料以在該介層孔內(nèi)留下凹部；沉積頂電極材料在該凹部內(nèi)的該存儲材料之上并填充該介層孔的剩 余部位；由該介層孔外側(cè)區(qū)域移除該頂電極材料并提供一平面表面； 形成位線并在該平面表面與該頂電極接觸。
全文摘要
本發(fā)明公開了一種具有二極管驅(qū)動器的存儲陣列及其制造方法。該制造方法是由一結(jié)構(gòu)開始，一般包含介電填充材料，并具有導(dǎo)線形成在其較低的部位上，以及一犧牲層形成于其上表面之上。在該填充材料中形成二極管，每一二極管具有與該導(dǎo)線相同導(dǎo)電類型的一輕摻雜第一材料層；一相反導(dǎo)電類型的一重摻雜第二材料層；以及一導(dǎo)電覆蓋層。在該二極管上形成自動對準介層孔。在該自動對準介層孔內(nèi)的自動對準及自我置中間隔物定義孔洞且露出該導(dǎo)電覆蓋層。沉積存儲材料至該孔洞，使該存儲材料與該導(dǎo)電覆蓋層相接觸。在該存儲材料的上部位形成一頂電極。
文檔編號H01L45/00GK101685826SQ200910130299
公開日2010年3月31日 申請日期2009年3月31日 優(yōu)先權(quán)日2008年3月31日
發(fā)明者明 楊, 畢平·拉詹德南, 湯瑪斯D·漢普, 龍翔瀾 申請人:旺宏電子股份有限公司;國際商用機器公司;奇夢達股份公司