專利名稱：原位空腔集成電路塊的制作方法
技術領域：
本發(fā)明一般地涉及半導體器件及其制造方法。更具體地說，至少一些實施方案指 向倒裝芯片半導體包和合并裸片下空腔的封裝程序。
背景技術：
射頻集成電路(RFIC)被廣泛地用于無線裝置，例如，蜂巢式電話。RFIC在基體 上把傳輸線、匹配網絡和電感線圈、電阻、電容器和晶體管之類的分立元件結合在一起提供 能夠傳輸和接收高頻信號的子系統，舉例來說，在大約0. 1到100千兆赫(GHz)的范圍內。 RFIC的封裝明顯地不同于數字集成電路的封裝，因為該封裝往往是射頻電路的一部份這一 事實而且因為RFIC的復雜的射頻電場和/或磁場能與任何附近的絕緣體和導體相互作用。 為了符合無線工業(yè)日益增加的需求，RFIC封裝發(fā)展設法提供更小巧、更廉價、性能更高的能 適應多裸片射頻模塊的裝置，同時提供高的可靠性和使用無鉛焊劑和其它“綠色的”材料。 單或多裸片RFIC被個別封裝的單一芯片封裝是解決RFIC的小尺寸和低成本需求的直接解 決辦法，而且現在被用于大多數RFIC。微電子機械系統(MEMS)準許微小尺度機械運動和指定的電信號之間的受控轉 換，舉例來說，與指定的頻率一致。MEMS正在廣泛地用于RFIC?；跈C械運動，射頻MEMS 就射頻頻帶濾波器(包括表面聲波(SAW)濾波器、體積聲波(BAW)濾波器和高頻RF開關) 而言能實現極好的信號品質因數。舉例來說，SAW濾波器把電信號轉換成機械波，后者在它 轉換回電信號之前沿著壓電晶體基體傳播的時候被延遲。BAW濾波器使用體積整體運動實 現預期的特殊共振，而在RF開關中，電信號用來控制微電極的運動，打開或關閉開關?，F在 的MEMS技術已經從半導體制造工藝發(fā)展起來。然而，獨特地與MEMS相關聯的機械運動要 求完全不同于傳統的半導體集成電路的封裝構造和要求。具體地說，在所有的MEMS集成電 路內部，一些材料必須不受干擾地自由移動，因此，MEMS集成電路必須被遮蔽在運動材料周 圍形成小的真空或氣穴以便在允許它們運動同時保護它們。用于Infineon Technologie^AG研發(fā)的射頻MEMS裝置的封裝的一個范例使用復 雜的鈍化結構在SAW/BAW濾波器裸片的下面形成氣穴。光刻聚合物用來產生為每個共振腔 形成空腔的迷宮結構。反面的焊線用來形成濾波器裸片和基體之間的互連。硅制蓋子(例 如，通常平坦的硅晶片)用B-級粘接劑附著在迷宮結構的頂端，“遮蔽”集成電路并且完成 封閉的空腔。這種封裝已經是相對有效的MEMS封裝，因為它使用標準的裸片粘結和引線接 合組裝技術。然而，它限制封裝尺寸減少，而且迷宮仿形和蓋子附著的附加處理步驟增加相 當多的復雜性和封裝成本，這將降低封裝效率和增加成本。

發(fā)明內容
至少一些方面和實施方案指向半導體封裝和提供MEMS裝置所需要的裸片下空腔 的封裝工藝而且沒有傳統的組裝和封裝程序復雜。在一個實施方案中，熱超聲裸片粘結程 序被用于倒裝芯片封裝程序把裸片粘結到載體基體上，下面將進一步討論。裸片和/或基體具有絕緣壁，一旦裸片粘結到基體上，該絕緣壁在指定位置周圍形成屏障，防止模塑料流 進該指定位置。以這種方式，能在裸片的選定部分下面(舉例來說，在MEMS裝置下面)形成 空腔或氣隙。依照至少一個實施方案，空腔形成是就地完成的，發(fā)生在裸片粘結工藝期間， 而且不需要傳統的封裝程序所需要的復雜的仿形或蓋子附著的附加步驟。依照一個實施方案，倒裝芯片半導體元件的封裝方法包括提供有第一表面的裸 片、在裸片的第一表面上形成屏障，該屏屏障至少部份地在裸片的第一表面上圍住某指定 位置，把裸片按倒裝芯片配置粘結到基體上，以及讓模塑料在裸片上和至少在一部分基體 上流動。把裸片粘結到基體上包括引起在屏障和基體之間的接觸，而模塑料的流動被屏障 阻擋在裸片和基體之間提供空腔，該空腔在裸片的第一表面上接近該指定位置。在一個范例中，該方法進一步包括裸片植球的行為。裸片植球可能包括在裸片的 第一表面上形成金凸塊或柱狀銅凸塊。就金凸塊而言，把裸片粘結到基體上可能是使用 金-金互連工藝在裸片上的金凸塊和基體上的鍍金傳導性焊盤之間形成粘結實現的。就柱 狀銅凸塊而言，把裸片粘結到基體上可能包括使用熱超聲粘結程序在裸片上的柱狀銅凸塊 和基體上的傳導性焊盤之間形成粘結。形成屏障可能包括形成絕緣屏障，舉例來說，SU8聚 合物組成的屏障。依照另一個實施方案，封裝倒裝芯片的元件包括有第一表面的基體，該基體包括 安排在該第一表面上的眾多傳導性焊點；有第二表面的裸片，該裸片包括安排在第二表面 上的眾多凸塊，眾多凸塊之中的每個凸塊被分別粘結到相應的傳導性焊點上；接在基體和 裸片之間的并且至少部份地安排在裸片上的指定位置周圍定義裸片和基體之間的空腔的 絕緣屏障；以及覆蓋裸片和至少一部分裸片的模塑料，其中模塑料是沒有空穴的。眾多凸塊可能包括，舉例來說，眾多柱狀銅凸塊或眾多金凸塊。在一個范例中，裸 片包括安排在指定位置里面的電路。這種裸片可能包含安排在指定位置里面的MEMS裝置。 在另一個范例中，空腔是諧振腔。絕緣屏障可能包含SU8聚合物。在一個范例中，在屏障和 基體之間以及在屏障和裸片之間有零縫隙。在另一個范例中，屏障完全包圍裸片第二表面 上的指定位置。另一個實施方案指向倒裝芯片半導體元件的封裝方法，該方法包括提供已在其第 一表面上形成眾多連接凸塊的裸片；提供已在其第二表面上形成對應的眾多傳導性焊盤的 基體；在裸片的第一表面上形成絕緣屏障，該絕緣屏障至少部份地圍住裸片第一表面上的 某個指定位置；用熱超聲法把裸片粘結到基體上；以及在粘結期間壓縮該絕緣屏障消除屏 障和基體之間的任何縫隙并且在裸片和基體之間形成空腔，該空腔是由該屏障定義的。用 熱超聲法把裸片粘結到基體上可能包括使用金-金互連程序把眾多連接凸塊粘結到對應 的眾多傳導性焊盤上。提供裸片可能包括提供包含MEMS裝置的裸片，該MEMS裝置至少被 部份地安排在裸片上的指定位置之內。在一個范例中，形成絕緣屏障包括形成在裸片的第 一表面上完全包圍指定位置的絕緣屏障。在另一個范例中，該方法進一步包括使模塑料在 裸片上以及至少在一部分基體上流動的行為，其中模塑料的流動被阻止模塑料進入空腔的 屏障阻擋。形成絕緣屏障可能包括形成用SU8聚合物制成的屏障。依照另一個實施方案，倒裝芯片半導體元件的封裝方法包括提供在其第一表面上 已形成眾多連接凸塊的裸片，提供在其第二表面上已形成對應的眾多傳導性焊盤的基體， 在基體的第二表面上形成絕緣屏障，把裸片用熱超聲法粘結到基體上，以及在粘結期間壓縮絕緣屏障清除屏障和裸片之間的任何縫隙并且在裸片和基體之間形成空腔，該空腔是用 屏障定義的。在一個范例中，形成絕緣屏障包括形成用SU8聚合物制成的屏障。把裸片用 熱超聲法粘結到基體上可能包括使用金_金互連工藝把眾多連接凸塊粘結到對應的眾多 傳導性焊盤上。在一個范例中，提供裸片包括提供包含MEMS裝置的裸片，該MEMS裝置至少 被部份地安排在裸片上的指定位置之內。在另一個范例中，形成絕緣屏障包括形成完全包 圍裸片第一表面上的指定位置的絕緣屏障。該方法可能進一步包括讓模塑料在裸片上以及 至少在一部分基體上流動，其中模塑料的流動被防止模塑料進入空腔的屏障阻擋。另一些方面、實施方案和這些可仿效的方面和實施方案的好處將在下面詳細地討 論。另外，人們將理解前面的信息和下面的詳細描述都只是各種不同的方面和實施方案的 說明性范例，而且傾向于提供用來了解權力要求的諸方面和各個實施方案的特性和特征的 綜述或架構。為了提供例證和進一步理解各種不同的方面和實施方案，附圖被包括在內并 且被并入和構成這份說明書的一部份。這些附圖連同說明書的其余部分一起用來解釋所描 述的并提出權利要求的各個方面和實施方案的原則和操作。


下面參照附圖討論至少一個實施方案的各種不同的方面。在這些不打算依比例繪 制的附圖中，在各種不同的附圖中列舉的每個同一的或者幾乎同一的元件是用相似的數字 表示的。為了清楚，可能并非把每個元件標注在每幅附圖中。這些附圖是為舉例說明和解 釋準備的，不傾向于作為本發(fā)明的極限的定義。在附圖中圖1是依照本發(fā)明的諸方面舉例說明封裝程序的一個范例的流程圖；圖2是RFIC裸片的一個范例的剖視圖；圖3是依照本發(fā)明的諸方面包含絕緣壁的裸片的剖視圖；圖4是植球之后圖3所示裸片的剖視圖；圖5是傳統鍍金基體的一個范例的剖視圖；圖6是依照本發(fā)明的諸方面圖4所示裸片粘結到圖5所示鍍金基體上的剖視圖；圖7是依照本發(fā)明的諸方面封裝的裝置的剖視圖；圖8是依照本發(fā)明的諸方面其上已形成BAW濾波器的半導體基體部分的圖像；而圖9是圖8所示BAW濾波器部分的放大圖像，舉例說明絕緣壁阻阻止模塑料進入空腔。
具體實施例方式一種廣泛用于射頻集成電路(RFIC)的半導體封裝技術被稱為“倒裝芯片”封裝， 其中裸片(包含射頻電路)和基體(提供結構支持)之間的互連是通過直接放在裸片表面 上的傳導性“凸塊”形成的。植球的裸片然后被“翻轉”并且被正面朝下地放在基體上，凸 塊把裸片直接連接到基體上。依照前面的討論，倒裝芯片的RFIC(具體地說，包含MEMS裝 置的那些)需要(或者大大受益于)安排在MEMS電路和基體之間的空腔。然而，用來提供 這些空腔的傳統技術需要復雜的組裝程序，包括附上平坦“蓋子”晶片完成空腔。相反，至 少一些方面和實施方案指向倒裝芯片的封裝方法，該方法在倒裝芯片裸片粘結程序期間在 選定的裸片部分下面就地形成空腔。
6
空腔(例如，氣隙)在裸片下面的就地形成可能是通過選擇傳導性材料(例如， 銅)和絕緣材料(例如，焊料掩模和聚合物)在裸片和/或基體上的圖案結構和使用受控的 二次模塑(overmolding)程序完成的。依照下面的討論，依照至少一個實施方案，可能在裸 片或基體上提供電介體的圍墻，當裸片粘結到基體上的時候在指定位置周圍形成屏障。實 質上允許在圍墻和裸片/基體之間沒有縫隙，以致圍墻在二次模塑(overmolding)程序期 間阻止模塑料流進指定位置。本發(fā)明的實施方案提供減少或取消傳統的空腔成形術所需要 的附加程序步驟(例如，蓋子附著、無邊帽晶片粘結，等等)的利益。因此，本發(fā)明的實施方 案可能促成簡單的組裝程序流程和諸如BAW或SAW濾波器之類RFIC或其它MEMS裝置的低 成本封裝。除此之外，依照下面的討論，熱超聲裸片粘結程序可能連同低成本金凸塊或銅柱 的植球技術一起進一步促成將污染減到最少的低成本封裝和無焊劑粘結。人們將領會到在此討論的方法和裝置的實施方案在應用方面不局限于在下面的 描述中陳述的或在附圖中列舉的元件的構造和安排的細節(jié)。這些方法和裝置能夠在其它的 實施方案中以各種不同的方式落實、實踐或完成。在此提供特定落實的范例僅僅是為了舉 例說明而不打算作為限制。具體地說，結合任何一個或多個實施方案討論的行為和特征不 傾向于在任何其它的實施方案中排除在相似的角色之外。另外，在此使用的措辭和術語是 為了描述，不應該被視為限制。圖1舉例說明封裝半導體裝置的方法的一個范例的流程圖。該封裝方法的各個方 面和實施方案將下面繼續(xù)參照圖1進行討論。參照圖2，舉例說明裸片200的一個范例的剖視圖。裸片200可能是RFIC，而且在 至少一個范例中，包括電路202所指定的微電子機械系統(MEMS)裝置。然而，本發(fā)明不局 限于MEMS裝置，電路202可能包含不同于射頻電路和不同于MEMS裝置的電路。裸片200 還包含焊盤204，為了允許將裸片200以倒裝芯片的方式裝到基體上，凸塊將粘結到所述的 焊盤上，下面將進一步討論。依照一個實施方案，該封裝方法的步驟100包括在裸片200上的指定位置周圍 (電路202周圍)形成屏障。這個屏障將在裸片200粘結到基體上之后提供接近電路202 的空腔，下面將進一步討論。該屏障是通過在裸片上形成圍住或至少部份地圍住電路202 的圍墻206提供的。在一個范例中，這些圍墻206是由聚合物(例如，SU8)形成的。步驟 100可能包括在裸片上沉積一層聚合物然后有選擇地除去聚合物以便形成圍墻206。作為 替代，聚合物可能是選擇性地沉積的以便直接地形成圍墻206。聚合物沉積(和選擇性的除 去)有成為可以使用已知的制造技術完成的簡單的制造方法的優(yōu)勢。然而，本發(fā)明不局限 于使用聚合物形成圍墻206，而且可能改為使用不同于聚合物的其它材料，例如，電介體。依照前面的討論，在倒裝芯片封裝中，裸片經由安排在裸片上的“凸塊”直接粘結 到基體上。所以，再一次參照圖1，步驟102包括為粘結準備裸片200的裸片植球程序。包 含凸塊208的裸片200是用圖4舉例說明的。有幾種類型的凸塊和用于倒裝芯片裝置的植 球程序。一個范例包括通過用標準的金絲焊線造成立柱狀凸塊在裸片200上形成金凸塊 208。在另一個范例中，金凸塊可能是通過在預期的凸塊位置沉積一層金或通過給用另一種 材料(例如，鎳)形成的焊盤204鍍金形成的。金凸塊在許多應用中是有利的，因為金鍵有 良好的鍵合強度、優(yōu)異的高頻性能和低阻抗。在另一個范例中，植球程序102可能包括在裸 片200上形成柱狀銅凸塊208。柱狀銅凸塊包括附著到焊盤204上的銅柱和安排在銅柱頂
7端的粘結帽(未展示)。柱狀銅凸塊由于銅的傳導性好以改良的熱特性提供一些利益，例如 優(yōu)良的電連接。除此之外，柱狀銅凸塊由于銅呈圓筒形可以比同樣高度的球形焊接劑凸塊 狹窄，并因此可能促成更纖細的連接柵格。為了制造柱狀銅凸塊，植球步驟100可能包含雙 階段電鍍程序，在該程序中先將銅柱電鍍到焊點204上，然后在銅柱的頂端沉積粘結帽(它 通?？赡馨附觿┗蚪?。人們將領會到雖然形成屏障206的步驟100在圖1中被舉例說明為在裸片植球程 序102之前，但是本發(fā)明不受這樣的限制，完成這些步驟的次序可以顛倒。除此之外，步驟 100和102之一或兩者可以在個別裸片水平或在晶片水平完成。舉例來說，晶片可能包含眾 多裸片，通常有成千上萬個裸片。在植球和/或形成屏障之后，晶片可能被單獨挑出成為個 別的裸片200。仍然參照圖1，在一個實施方案中，該封裝程序包括為裸片粘結程序106準備基體 的步驟104。參照圖5，舉例說明基體的范例?；w210包含可以附著到裸片的凸塊上的傳 導性焊點212。普通的基體材料用有機樹脂制成的印刷電路板。然而，作為替代，基體210可 能包含陶瓷、硅或另一種絕緣材料。在一個范例中，基體是用金涂裝的層壓基體，例如，FR4， 以致焊點212是由金形成的(或者至少是鍍金的)。作為替代，在其它的范例中，焊點可能 包含除了金之外的傳導性材料或金屬，例如，銅、銀、鈀或焊接劑。在粘結裸片之前，傳導性 焊點212可能被清理(作為步驟104的一部份)，舉例來說，使用熟悉這項技術的人已知的 等離子體清潔程序。準備步驟104也可能包括沉積絕緣層214 (例如，焊接劑掩模)。人們 將領會到雖然步驟104在圖1中被舉例說明為跟在步驟100和102之后，但是本發(fā)明沒有 這樣的限制，步驟104可以在粘結(即，步驟106)之前的任何時候完成。再一次參照圖1，步驟106包括把一個或多個裸片200粘結到基體210上。依照一 個實施方案，裸片粘結程序106包括熱超聲程序，在該程序中將熱能和機械壓力施加到裸 片200上在基體210上的焊點212和凸塊208之間形成粘結。依照前面的討論，在一個范例 中，凸塊208可能是金凸塊。在這種情況下，可以使用標準的金_金互連(GGI)粘結程序。 GGI是使用叫做GGI粘結器的機器使金凸塊和金焊盤借助熱能和超聲波能量在壓頭作用下 結合在一起的熱超聲程序。熱超聲程序連接是借助兩個金層之間的固態(tài)粘結完成的。在負 荷和超聲波能量的作用下金的散布(微焊接)產生作為無空隙的完整的粘結層的金-金連 接。GGI粘結是成本較低的技術，也是無焊劑的粘結方法，是對環(huán)境友好的而且將裝置的污 染減到最少。超聲波GGI程序有大約士 ΙΟμπι的安裝精度而且能以如同IOOym那樣薄的 厚度可靠地粘結裸片。在另一個范例中，依照前面的討論，凸塊208可能是的柱狀銅凸塊， 而熱超聲程序可能用來把裸片200粘結到基體210上。可能使用的熱超聲粘結程序的范例 是在2007年12月17日以為“Thermal Mechanical Flip ChipBonding”題申請的共同擁 有且共同未審的美國專利申請第11/957，730號中描述的，在此通過引證將該申請并入。參照圖6，舉例說明裸片200粘結到基體210上的剖視圖。在一個實施方案中，圍 墻206的高度h是受控制的，以致當裸片200粘結到基體210上的時候，圍墻206被略微壓 縮，以便在圍墻206和基體210之間留下本質上為零的縫隙。因此，圍墻206形成圍住電路 202的屏障并且在裸片下面形成空腔216。這個空腔(或氣隙)216是在裸片粘結程序106 期間就地形成的，不需要如同采用傳統的形成空腔的方法的情況將獨立的“蓋帽”附著上去 完成空腔。雖然在圖7中只畫出左邊和右邊的圍墻，但是人們應該領會到為了部份地或完全地圍住電路202可能提供附加的圍墻(例如，在圖7的前面和背面)。人們應該進一步領 會到圍墻可以有只由電路的傾向性應用的需求規(guī)定的任何預期的形狀。當模塑料218(見 圖7)在受控的二次注塑程序(步驟108)中被加到裸片200和基體210上的時候，圍墻206 阻止模塑料218進入空腔216，并因此維持空腔216在電路202之下。人們將領會到雖然空 腔可能最普遍地充滿空氣，但是它也可能充滿另一種物質或真空。依照一個范例，圍墻206的高度是至少部份地基于組成圍墻206的材料(S卩，圍墻 的可壓縮性)、焊盤212的已知高度222、凸塊208的離岸距離220和在裸片200的熱超聲 粘結期間對基體210施加的壓力選定的。在一個范例中，傳導性焊盤212的高度是大約27 微米(μ m)，凸塊離岸距離220在大約10-20 μ m的范圍內。凸塊離岸距離可能在裸片200 與基體210粘結期間減少。所以，在一個范例，圍墻206的高度h是大約40 μ m,以致在粘結 之后，在圍墻206和基體210之間本質上沒有縫隙。人們將領會到在此提供的尺寸只是范 例，不傾向于作為限制。圍墻206、傳導性焊點212和凸塊離岸距離220的尺寸可能改變，取 決于應用、所用的材料和所用的裸片粘結程序。依照前面的討論，至少在一些實施方案中，圍墻206是在裸片200粘結到基體上 210之前在裸片200上形成的。然而，作為替代，圍墻206可能是在裸片200粘結到基體上 210之前在基體210上形成的。依照前面的討論，圍墻206可能是通過基體受控的形成圖案 和使用傳統的電介質沉積程序和非必選的選擇性清除程序在基體210上形成的。在這個范 例中，為了在裸片200粘結到基體210上的時候在圍墻頂端和裸片200之間提供本質上為 零的縫隙，圍墻206和凸塊208的離岸距離(即，高度)是受控的。封裝的BAW濾波器的一些范例是使用在此討論的封裝方法的實施方案生產的。圖 8舉例說明包含范例BAW濾波器300的基體部分的頂面圖像。那些BAW濾波器300在基體 上被使用傳統方法形成的“街道”302彼此分開。BAW濾波器包含若干傳導性連接點304，這 些連接點允許信號進出BAW濾波器300。絕緣圍墻206形成的屏障308 (見圖6)在BAW濾 波器裸片周圍清晰可見。在這個范例中，屏障308由SU8聚合物組成。模塑料是使用受控 的二次注塑(overmolding)程序加到BAW濾波器上的。屏障308阻止模塑料在指定位置流 動以便在BAW濾波器裸片的下面形成未填充的氣隙。模塑料310被屏障308阻斷在圖9中 能看到，該圖是。一部分BAW濾波器300的放大圖像。在二次注塑(overmolding)程序之 后，基體可能沿著街道302被單獨挑出，以形成個別的封裝元件(圖1的步驟110)。為了測試使用作為本發(fā)明的實施方案的倒裝芯片封裝方法形成的元件的強健性， 一些范例BAW濾波器元件被生產出來并且經受“剪切”測試。在這些測試中，剪切力被施加 在元件上，該力連續(xù)地(或遞增地)增加，直到將裸片與基體剪開。這個測試提供關于凸塊 208和裸片200之間以及凸塊208和基體焊點212之間粘結的強度和機械完整性的數據。 下面的表1包含依照在此討論的封裝程序的實施方案制造的十一個BAW濾波器范例的測試 結果數據。在每一個范例中，裸片包含金凸塊208并且是使用GGI粘結程序粘結到基體上 的。GGI粘結機是為在GGI粘結程序期間施加5牛頓的粘結力和施加1. 5瓦特的超聲波功 率持續(xù)0. 3秒而編程的。表1 :BAW濾波器封裝范例的裸片剪切數據
權利要求
一種倒裝芯片封裝元件，其中包括有第一表面的基體，該基體包括安排在第一表面上的眾多傳導性焊點；有第二表面的裸片，該裸片包括安排在第二表面上的眾多凸塊，眾多凸塊之中的每個凸塊被分別粘結到相應的傳導性焊點上；接在基體和裸片之間并且至少部份地安排在裸片上圍住定義裸片和基體之間的空腔的指定位置的絕緣屏障；以及覆蓋裸片和至少一部分裸片的模塑料；其中模塑料沒有空穴。
2.根據權利要求1的倒裝芯片封裝元件，其中絕緣屏障包含SU8聚合物。
3.根據權利要求1的倒裝芯片封裝元件，其中在屏障和基體之間和在屏障和裸片之間 的縫隙為零。
4.根據權利要求1的倒裝芯片封裝元件，其中眾多凸塊包括眾多柱狀銅凸塊。
5.根據權利要求1的倒裝芯片封裝元件，其中眾多凸塊包括眾多金凸塊。
6.根據權利要求1的倒裝芯片封裝元件，其中裸片包含安排在指定位置內的電路。
7.根據權利要求1的倒裝芯片封裝元件，其中裸片包含安排在指定位置內的MEMS裝置。
8.根據權利要求1的倒裝芯片封裝元件，其中空腔是諧振腔。
9.根據權利要求1的倒裝芯片封裝元件，其中屏障在裸片的第二表面上完全包圍指定位置。
10.一種倒裝芯片半導體元件的封裝方法，該方法包括 提供裸片，該裸片在其第一表面上已形成眾多連接凸塊；提供基體，該基體在其第二表面上已形成眾對應的傳導性焊盤； 在裸片的第一表面和基體的第二表面之一上形成絕緣屏障； 用熱超聲法把裸片粘結到基體上；以及在粘結期間壓縮絕緣屏障消除屏障和基體之間的任何縫隙并且在裸片和基體之間形 成空腔，該空腔是靠屏障定義的。
11.根據權利要求10的方法，其中用熱超聲法把裸片粘結到基體上包括使用金-金互 連工藝把眾多連接凸塊粘結到對應的眾多傳導性焊盤上。
12.根據權利要求10的方法，其中形成絕緣屏障包括形成用SU8聚合物制成的屏障。
13.根據權利要求10的方法，其中形成絕緣屏障包括形成當裸片粘結到基體上的時候 至少部份地在裸片的第一表面上包圍某指定位置的絕緣屏障。
14.根據權利要求13的方法，其中提供裸片包括提供包含MEMS裝置的裸片，該MEMS裝 置至少被部份地安排在裸片上的指定位置之內。
15.根據權利要求13的方法，其中形成絕緣屏障包括形成在裸片的第一表面上完全包 圍某指定位置的絕緣屏障。
16.根據權利要求15的方法，進一步包括讓模塑料在裸片和至少一部分基體上流動， 其中模塑料的流動被防止模塑料進入空腔的屏障阻擋。
17.一種倒裝芯片半導體元件的封裝方法，該方法包括 提供有第一表面的裸片；在裸片的第一表面上形成一屏障，該屏障至少部份地圍住裸片第一表面上的某指定位置；把裸片按倒裝芯片配置粘結到基體上；以及 讓模塑料在裸片上和至少在一部分基體上流動； 其中把裸片粘結到基體上包括引起屏障和基體之間的接觸；其中模塑料的流動被在裸片和基體之間提供空腔的屏障阻擋，該空腔接近裸片第一表 面上的指定位置。
18.根據權利要求17的方法，進一步包括給裸片植球。
19.根據權利要求18的方法，其中給裸片植球包括在裸片的第一表面上形成金凸塊。
20.根據權利要求19的方法，其中基體包含鍍金焊盤，而把裸片粘結到基體上包括使 用金_金互連工藝在裸片上的金凸塊和基體上的鍍金傳導性焊點之間形成粘結。
21.根據權利要求18的方法，其中給裸片植球包括形成裸片第一表面的柱狀銅凸塊。
22.根據權利要求21的方法，其中基體包括傳導性焊盤，而把裸片粘結到基體上包括 使用熱超聲粘結程序在裸片上的柱狀銅凸塊和基體上的傳導性焊盤之間形成粘結。
23.根據權利要求17的方法，其中形成屏障包括形成絕緣屏障。
24.根據權利要求23的方法，其中形成絕緣屏障包括形成由SU8聚合物組成的屏障。
全文摘要
在倒裝芯片裸片粘結工藝期間在選定的裸片部分下面就地形成空腔的倒裝芯片半導體封裝裝置和方法。倒裝芯片半導體元件的封裝方法包括提供有第一表面的裸片；在裸片的第一表面上形成屏障，該屏障至少部份地在裸片的第一表面上圍住某個指定位置；把裸片按倒裝芯片配置粘結到基體上，以及讓模塑料在裸片上以及至少在一部分基體上流動。把裸片粘結到基體上包括使屏障和基體之間這樣接觸，以致模塑料的流動被該屏障阻擋在裸片和基體之間提供空腔，該空腔接近裸片第一表面上的指定位置。
文檔編號H01L23/48GK101978483SQ200880125542
公開日2011年2月16日 申請日期2008年11月10日 優(yōu)先權日2007年12月26日
發(fā)明者S·X·梁 申請人:斯蓋沃克斯解決方案公司