專利名稱：包括具有用于產(chǎn)生拉伸及壓縮應(yīng)變的嵌入si/ge材料的nmos及pmos晶體管的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上是關(guān)于集成電路的制造，且尤其關(guān)于通過使用嵌入 硅/鍺(Si/Ge)形成具有應(yīng)變溝道區(qū)(strained channel region)之晶體
管，以便增強晶體管的溝道區(qū)中的電荷載子移動率。
背景技術(shù)：
制造復(fù)雜的集成電路需要提供大量的晶體管組件，這些晶體管組 件用于邏輯電路作為有效的開關(guān)，并且代表了用于設(shè)計邏輯電路的主 要電路組件。 一般而言，目前施行有多種工藝技術(shù)，其中，對于譬如 微處現(xiàn)器、儲存芯片等的復(fù)雜的電路而言，CMOS技術(shù)由于鑒于其操作 速度和/或電力消耗和/或成木效益的優(yōu)越特性，是田前最冇甜景的方 法。丁-CM0S電路中，互補品體管(complementary transistor)(亦即， P溝道晶體管和N溝道品體管)是ffl來形成電路組件，譬如反向器 (inverter)和其它邏輯閘，以設(shè)計高度復(fù)雜的電路組件，替如CPU、儲 存芯片等。在使用CMOS技術(shù)制造復(fù)雜的集成電路期間，數(shù)百萬個晶體 宵(亦即，P溝道品休管和N溝道晶體管)形成在包含結(jié)晶半導(dǎo)體層的襯 底上。
場效應(yīng)晶體管或M0S晶體管(不論是考慮到N溝道晶體管或P溝道 晶體管)包括了所謂的PN結(jié)(PN junction),該PN結(jié)山設(shè)置于漏極和 源極之間具有反向摻雜(inversely doped)溝道區(qū)之高度摻雜漏極和源 極的接口所形成。溝道區(qū)的導(dǎo)電率(conductivity),亦即，導(dǎo)電溝道 的驅(qū)動電流能力，由形成于溝道區(qū)附近并以薄絕緣層而與該溝道區(qū)分 隔的柵極電極所控制。由于施加適當?shù)目刂齐妷褐翓艠O電極而形成導(dǎo) 電溝道之后，溝道區(qū)的導(dǎo)電率系取決于摻雜物(dopant)濃度、主要電 荷載子的移動率、以及(對溝道區(qū)朝晶體管的寬度方向作給定的延仲而 言)源極和漏極之問的距離(其亦稱之為溝道長度)而定。因此，在施加控制電壓至該柵極電極之后，結(jié)合了于絕緣層下方快速產(chǎn)生導(dǎo)電溝道
之能力，溝道區(qū)之總導(dǎo)電率實質(zhì)決定了 M0S晶體管效能。因此，溝道 長度的減小，以及與溝道長度減小相關(guān)聯(lián)的溝道電阻率(resistivity) 的減小，使得溝道長度成為用來達成增加集成電路的操作速度的首要 設(shè)計準則。
然而，晶體管尺寸的持續(xù)縮小涉及了與其關(guān)聯(lián)的許多必須克服的 問題，以便不會過度地抵銷了由于穩(wěn)定地減少M0S晶體管的溝道長度 所獲得的優(yōu)點。例如，于漏極和源極區(qū)中需要于垂直方向和橫向方向 的高度復(fù)雜的摻雜物分布(profile)，以提供結(jié)合所希望的溝道可控制 性(channel controllability)的低的片電阻率(sheet resistivity) 和接觸電阻率(contact resistivity)。再者，為了維持所需要的溝道 可控制性，亦可將柵極介電材料用于減小后的溝道長度。然而，用于 獲得高溝道可控制性的某些機制也可能對在晶體管的溝道區(qū)中的電荷 載子移動率具有負面影響，因而部分地抵銷了由于減少溝道長度所獲 得的優(yōu)點。
因為關(guān)鍵尺寸(亦即，晶體管的柵極長度)的持續(xù)尺寸縮小需要釆 片J及可能新開發(fā)高度復(fù)雜的工藝技術(shù)，以及也可能山于移動率的劣化 而貢獻較不明確的效能增益，已建議通過增加于溝道區(qū)屮對于給定的 溝道長度的電荷載子移動率而提升品體宵組件的溝道導(dǎo)電率，因而提 供達成可媲美于未來技術(shù)節(jié)點發(fā)展的效能改進的可能性，同時避免或 至少延遲與器件縮放尺寸(device scaling)相關(guān)聯(lián)的許多的工藝調(diào)適。 一個用來增加電荷載子移動率的有效機制是修改于溝道區(qū)屮的晶格結(jié) 構(gòu)，例如通過于溝道區(qū)附近產(chǎn)生拉伸(tensile)或壓縮(compressive) 應(yīng)力以于溝道區(qū)屮產(chǎn)生對應(yīng)的應(yīng)變，其分別造成電子及電洞的修改移 動率。例如，對于主動硅材料的標準結(jié)晶組構(gòu)在溝道區(qū)中產(chǎn)生拉伸應(yīng) 變(亦即，具有溝道長度對準<110〉方向之(100)表面定向)增加了電 子移動率，其依次可直接轉(zhuǎn)變成對應(yīng)的導(dǎo)電率增加。另一方面，于溝 道區(qū)中的壓縮應(yīng)變可增加電洞移動率，因而提供提升P型晶體管效能 的可能性。將應(yīng)力或應(yīng)變工程導(dǎo)入集成電路制造中為對于下一器件世 代極有前景的方法，因為應(yīng)變硅(strained silicon)可視為"新"類 型的半導(dǎo)體材料，其使得能夠制造快速強有力的半導(dǎo)體器件而不需要
6昂貴的半導(dǎo)體材料，同時仍然可使用許多廣為接受的制造技術(shù)。
因此，已建議引入例如硅/鍺層緊鄰溝道區(qū)以引發(fā)壓縮應(yīng)力，該壓 縮應(yīng)力可造成對應(yīng)之應(yīng)變?？赏ㄟ^引入應(yīng)力產(chǎn)生層緊鄰溝道區(qū)而相當
地提升P溝道晶體管之晶體管效能。為了此目的，應(yīng)變硅/鍺(Si/Ge) 層可形成在晶體管之漏極和源極區(qū)中，其中壓縮應(yīng)變之漏極和源極區(qū) 于鄰近硅溝道區(qū)中產(chǎn)生單軸應(yīng)變(uniaxial strain)。當形成Si/Ge層 時，使PM0S晶體管之漏極和源極區(qū)選擇性地凹陷，同時NM0S晶體管 被掩模，并且后續(xù)地硅/鍺層通過外延生長而選擇性地形成于PM0S晶 體管中。雖然此技術(shù)鑒于PM0S晶體管的效能增益以及因此整個CMOS 的效能增益而提供明顯的優(yōu)點，但是也許必須使用平衡由PM0S晶體管 的效能增益所引起之差異之適當?shù)脑O(shè)計，同時NM0S晶體管可能不能夠 有效地貢獻于整體器件性能。
本發(fā)明是針對可以避免或至少減少以上明示的一個或多個問題之 影響的各種方法和器件。

發(fā)明內(nèi)容
為了提供木發(fā)明某些態(tài)樣的基本了解，下文提出本發(fā)明之簡化概 述。此概述并非本發(fā)明廣泛之詳盡綜論。其無意用來識別本發(fā)明之關(guān)
鍵或:虔要組件，或用來描繪本發(fā)明之范疇。其唯一目是以簡化形式呈 現(xiàn)一些概念作為稍后更詳細說明之引言。
一般而言，此處所揭示之本發(fā)明標的是針對包含不同類型的主動 區(qū)的半導(dǎo)體器件，其中至少于位于接近個別柵極絕緣層的溝道區(qū)域處 可通過在該主動區(qū)中提供半導(dǎo)體合金而引發(fā)不同類型的應(yīng)變，于例示 實施例中，可根據(jù)于不同的主動區(qū)中相同的原子物種而形成該半導(dǎo)體
合金。因此，對于不同晶體管類型(譬如N溝道晶體管和P溝道晶體管) 之有效應(yīng)變引發(fā)機制n」'根據(jù)嵌入的半導(dǎo)體合金結(jié)合硅基材料而完成， 其中單- -類型的半導(dǎo)體合金可足以獲得兩種類型的品體管個別的效能 增益。結(jié)果，增加的整體效能增益，相較于習(xí)知方法，可達成在N溝 道和P溝道器件之間效能增益的優(yōu)越的平衡，其中硅/鍺合金用來專門 提升P溝道晶休管的效能。
依照此處所揭示的--個例示實施例， 一種半導(dǎo)體器件包括第一導(dǎo)電率類型的第一晶體管，該第一晶體管包括已在其上方形成有第一柵極電極的第一主動區(qū)。該第一主動區(qū)包括橫向延伸于區(qū)界(border)該 第一主動區(qū)的隔離結(jié)構(gòu)(isolation structure)之間的實質(zhì)連續(xù)的半導(dǎo) 體合金。第一主動區(qū)還包括形成在該第一半導(dǎo)體合金上的半導(dǎo)體材料 的層，其中第一半導(dǎo)體合金在該半導(dǎo)體材料的層中產(chǎn)生第一類型的應(yīng) 變。該半導(dǎo)體器件還包括第二導(dǎo)電率類型的第二晶體管，該第二晶體 管包括已在其上方形成有第二柵極電極的第二主動區(qū)。該第二主動區(qū) 包括設(shè)于第一部分和第二部分中的第二半導(dǎo)體合金，而該第一部分和 第二部分由該半導(dǎo)體材料所形成的區(qū)所分隔，其中該第一和第二部分 在形成于其間的區(qū)中產(chǎn)生第二類型的應(yīng)變。依照此處所揭示的另一個例示實施例， 一種方法包括在半導(dǎo)體器 件的第一主動區(qū)和第二主動區(qū)中形成半導(dǎo)體合金。再者，在該第二主 動區(qū)中選擇性地去除半導(dǎo)體合金的一部分以定義形成該半導(dǎo)體合金的 第一部分和第二部分之間的中心區(qū)。該方法還包括在該第一主動區(qū)的 至少一部分上形成半導(dǎo)體材料的層以及用該半導(dǎo)體材料填充該中心 區(qū)。依照此處所揭示的又另一個例示實施例， 一種方法包括形成山在 半導(dǎo)體器件的第一主動區(qū)中二個原子物種所定義的第一半導(dǎo)休合金的 層。再者，半導(dǎo)體材料的層是形成在包括該第…半導(dǎo)體合金的層的第 一主動區(qū).卜.。該方法還包括于半導(dǎo)體器件的第二主動區(qū)中形成第一和 第二凹部(recess)以便定義于該第二主動區(qū)屮半導(dǎo)休材料的中心區(qū)。最后，該第一和第二凹部是由該二個原子物種所定義的第二半導(dǎo)體合 金填充。


通過參照以上敘述并結(jié)合隨附圖式可了解木發(fā)明，其中相似之組 件符號識別相似之組件，且其中圖la至lj示意地顯示依照此處所揭示之例示實施例，于根據(jù)半 導(dǎo)體合金形成不同應(yīng)變之主動區(qū)之各種制造階段期間之半導(dǎo)體器件之 剖面圖；圖2a至2f示意地顯示依照例示實施例，于形成不同應(yīng)變之主動8區(qū)之各種制造階段期間之半導(dǎo)體器件之剖面圖，其中上半導(dǎo)體層形成 在一個主動區(qū)，而之后半導(dǎo)體材料之中心部分形成在另 一類型之主動區(qū)；圖3a至3g示意地顯示依照又其它例示實施例，在用于形成不同 應(yīng)變之主動區(qū)和個別柵極電極之各種制造階段期間之半導(dǎo)體器件之剖 面圖，其中該柵極電極根據(jù)掩模層而形成；以及圖4a至4e示意地顯示依照另外例示實施例，于形成不同應(yīng)變之 主動區(qū)之各種制造階段期間之半導(dǎo)體器件之剖面圖，其中個別的半導(dǎo) 體合金可于不同的制造階段形成。雖然此處所揭示之本發(fā)明標的可容許作各種之修改和替代形式， 在此系由圖式中之范例顯示及詳細說明本發(fā)明之特定實施例。然而， 應(yīng)暸解到此處特定實施例之說明并不欲用來限制本發(fā)明為所揭示之特 定形式，反之，本發(fā)明將涵蓋所有落于如所附權(quán)利要求書內(nèi)所界定之 本發(fā)明之精神和范圍內(nèi)之修改、等效和替代內(nèi)容。
具體實施方式
以下將說明本發(fā)明之各種例示實施例。為求清楚，本說明書并未 說明實際實作之所冇特征。當然，應(yīng)了解的是，在開發(fā)任何此種實際 的實施例吋，必須作出許多與實作相關(guān)之決定，以便達到發(fā)明者的特 定冃標，譬如符合隨著實作的不同而有所變化的與系統(tǒng)相關(guān)及與商業(yè) 相關(guān)之限制條件。此外，應(yīng)當了解，此種開發(fā)工作可能是復(fù)雜且耗吋 的，然而，對已從本發(fā)明的揭示事項獲益的該技術(shù)領(lǐng)域屮具有通常知 識者而言，仍將是一種例行工作?，F(xiàn)將參考附圖來說明本發(fā)明內(nèi)容。各種結(jié)構(gòu)、系統(tǒng)和器件系僅為 了解釋之13的而以示意方式繪示于各圖式中，以便不會山熟習(xí)此項技 術(shù)者已熟知之細節(jié)模糊了本發(fā)明內(nèi)容。不過，還是包含附圖來說明與 解釋木發(fā)明的例示范例。應(yīng)以熟悉該項技藝者所認定之意義來了解本 文中的字匯與詞。本文前后一致使用的術(shù)語以及詞匯并無暗示特別的 定義，特別定義系指與熟悉該項技藝者認知之普通慣用的定義所不同 之定義。如果一個術(shù)語或詞匯具有特別定義，亦即非為熟悉該項技藝 者所了解之意義吋，本說明書將會直接且明確的提供其定義。9一般而言，此處所揭示之發(fā)明內(nèi)容系關(guān)于用來根據(jù)嵌入之半導(dǎo)體 合金于不同之主動區(qū)中產(chǎn)生不同類型之應(yīng)變之技術(shù)，用以個別地提升 不同晶體管類型之晶體管效能。如前面所說明之，硅/鍺材料(代表用來于P溝道晶體管中提供應(yīng)變(strain)之常用的半導(dǎo)體合金)亦可以有 效地用于獲得N溝道晶體管之各自應(yīng)變，使得對P溝道晶體管所發(fā)展 之廣為接受之工藝技術(shù)可有效地用于提升N溝道晶體管中之電荷載子 移動率。因此，于一些例示實施例中，以硅/鍺形式之嵌入半導(dǎo)體合金 可用于適當?shù)慕M構(gòu)以便引發(fā)拉伸應(yīng)變(tensile strain)(至少于N溝道 晶體管之各自溝道區(qū)之上部)，而另一方面，各自的壓縮應(yīng)變 (compressive strain)可產(chǎn)生于P溝道晶體管之溝道區(qū)中。于硅/鍺之 情況中，可使用廣為接受之選擇性外延生長工藝技術(shù)結(jié)合先進的掩模 方式(masking regime)以便提供半導(dǎo)體合金于適當?shù)慕M構(gòu)用于引發(fā)所 希望類型之應(yīng)變，同時亦提供與習(xí)知工藝技術(shù)高度之工藝兼容性。于 此方而，于一些例示實施例屮，半導(dǎo)體合金可形成于共同工藝順序中 之主動區(qū)，而其后，于其中一個主動區(qū)中，可執(zhí)行對應(yīng)之圖案化順序 以便形成卞導(dǎo)休合金和基礎(chǔ)半導(dǎo)休材料之所希望的兒何組構(gòu)用于獲將-于不問之J^動區(qū)中各A之引發(fā)應(yīng)變所希望之^異。舉例而言，通過于N溝道晶體管之主動區(qū)中提供實質(zhì)連續(xù)的硅/鍺 合金并于其上形成硅基材料，則可至少于上方半導(dǎo)體材料中引發(fā)高度 拉伸應(yīng)變，由此顯著地提升電子移動率。另一方面，于P溝道晶體管 之主動區(qū)中之硅/鍺合金可約略地圖案化并再^5充半導(dǎo)體材料，然后該 半導(dǎo)體材料可經(jīng)歷高皮的j l;縮應(yīng)變以便提升其屮之電洞移動率。于其 它的工藝方式(process regime)屮，于不同的主動區(qū)屮個別的半導(dǎo)體 合金可形成在分開之工藝順序中，由此提供增加的工藝彈性。于另外 例示實施例中，可將對應(yīng)之掩模方式用于選擇性地使半導(dǎo)體合金四陷 于其中 --個主動區(qū)中，其屮對應(yīng)之掩模方式亦可用來形成個別的柵極電極，由此獲得對應(yīng)之柵極電極與至少-K屮--個.卞動區(qū)之半導(dǎo)體材料之下方應(yīng)變部分高度的對準。根據(jù)上述和稍后將更詳細說明之工藝方 式，可提供有效的應(yīng)變引發(fā)機制，該工藝方式甚至可結(jié)合額外的技術(shù)， 譬如受應(yīng)力覆蓋層、受應(yīng)力側(cè)壁間隔件等，以便甚至更提升整體的器 件效能。應(yīng)該了解，此處所揭示之本發(fā)明內(nèi)容系在于極有利于結(jié)合硅/鍺半 導(dǎo)體合金，因為對此材料而言，可使用多種廣為接受的選擇性外延生 長技術(shù)。如稍后將更詳細說明之，本文中所揭示之原理亦可應(yīng)用于任 何類型之半導(dǎo)體合金，譬如硅/碳等，其中于應(yīng)變中之對應(yīng)的差異亦可 用相較于可使用硅/鍺材料之實施例之任一反向幾何組構(gòu)達成。亦應(yīng)了 解，除了或替代選擇的外延生長技術(shù)之外，可使用其它用于形成半導(dǎo) 體合金之工藝(譬如植入)結(jié)合此處所揭示之本發(fā)明內(nèi)容，其中也可以 使用實質(zhì)相同的掩模方式。于此情況，可通過對應(yīng)之離子植入工藝取 代一個或多個各自的外延生長工藝。例如，可根據(jù)離子植入工藝結(jié)合復(fù)雜的預(yù)先非結(jié)晶配方(pre-amorphization recipe)和退火技術(shù)來有 效地產(chǎn)生硅/碳合金，由此使得硅/碳成為非常具前瞻性之半導(dǎo)體合金 來結(jié)合本揭示內(nèi)容，即使用于此合金之個別外延生長技術(shù)于現(xiàn)階段可 能很難執(zhí)行于現(xiàn)用的CMOS工藝。參照圖la至lj，現(xiàn)將說明個別的實施例，其中譬如硅/鍺之特定 類型之半導(dǎo)休合金可用共同的工藝順序形成于第一和第二主動區(qū)中， 其中，于后面的制造階段屮，臂如硅之卞導(dǎo)休材料可以形成于其中一個主動區(qū)上作為實質(zhì)連續(xù)的層，同吋于第二主動K屮，對應(yīng)于柵極屯 極之而積可以接受半導(dǎo)體材料。圖la示意地顯示包括襯底101之半導(dǎo)體器件100，該襯底101可 表示任何在其上已形成有半導(dǎo)體層102之適當?shù)妮d子材料。于一些例 示實施例屮，襯底101可表示絕緣體.卜.覆硅(silicon-on-insulator, S0I)襯底，該S0I襯底可包括任何適當載體材料(譬如硅)且包含埋入 絕緣層(buried insulating layer)(譬如埋入之二氧化硅層(未圖標)， 在該二氧化硅層上可以形成該個.導(dǎo)體層102，而于某些實施例中該半導(dǎo) 體層102可山硅材料表示。于其它例示實施例屮，襯底101可表示半 導(dǎo)體基體(bulk)襯底，在該半導(dǎo)體基體襯底上部可形成半導(dǎo)體層102。 就此方面而言，應(yīng)了解到任何的位置敘述，譬如"在…上方(above)"、 "在…下方(below)"、"橫向(lateral)"、"垂直(vertical)"等等， 將理解為可考慮作為參考之相對于襯底101之相關(guān)位置信息。就此意 義而言，半導(dǎo)體層102可位于襯底101之"上方(above)",以及可"橫 向(lateral)"延伸表示半導(dǎo)體層102延仲平行于襯底101之表面101S。同樣地，半導(dǎo)體層102之厚度可表示半導(dǎo)體層102朝實質(zhì)垂直于表面 101S之方向之延伸。于此制造階段，半導(dǎo)體器件100可復(fù)包括多個隔離結(jié)構(gòu)103,譬如 淺溝槽隔離(shallow trench isolation)等，其可形成于半導(dǎo)體層102 中以便區(qū)界并因此界定第一主動區(qū)105A和第二主動區(qū)105B。就此而 言，主動區(qū)將理解為已形成于其中之半導(dǎo)體區(qū)，或接受對應(yīng)地調(diào)整導(dǎo) 電率之特定的摻雜物分布。于本發(fā)明揭示之內(nèi)文中，主動區(qū)可甚至進 一步理解為已形成于其中或接受摻雜物分布之半導(dǎo)體區(qū)，以便于主動 區(qū)內(nèi)之特定面積形成PN接面。例如，圖la所例示之實施例中，主動 區(qū)105A、 105B可將各自的摻雜物濃度加入其中以便分別提供P型導(dǎo)電 率和N型導(dǎo)電率。舉例而言，第一主動區(qū)105A可表示用于N溝道晶體 管之主動區(qū)，并且因此可已于其中加入P型摻雜物。同樣地，于此情 況，第二主動區(qū)105B可己于其中加入N型摻雜物以便提供適合用來在 其屮形成P溝道晶體管之N型導(dǎo)電率。而且，于其它例示實施例屮， 可構(gòu)想其它的組構(gòu)方式。可根據(jù)廣為接受之丁藝技術(shù)，譬如圖案化個別的溝槽而其后再用 適當?shù)慕殡姴牧?譬如二諷化硅、氮化硅等)填充該等溝槽，而形成如 閣la中所示之半導(dǎo)體器件100。圖lb示意地顯示于更進一步的制造階段之半導(dǎo)體器件100。此處， 器件100暴露于選擇性蝕刻環(huán)境106用來選擇性地從該第--和第二主 動區(qū)105A 、 105B去除材料以便提供個別的開口 106A、 106B。可根據(jù) 廣為接受的配方實施蝕刻工藝106以便選擇性地去除關(guān)于隔離結(jié)構(gòu) 103之區(qū)域105A、 105B之材料。例如，高度選擇性蝕刻配方可川于關(guān) 于二氧化硅、氮化硅等之硅。可控制蝕刻工藝106而使得可維持卞:導(dǎo) 體層102之至少某些的基木材料。因此，可保持以105表示之對應(yīng)結(jié) 晶模板層(crystalline template layer)以便提供對應(yīng)的半導(dǎo)體母體 (matrix)用來于后續(xù)的工藝步驟中外延生長對應(yīng)的半導(dǎo)體合金。應(yīng)了 解到于SOI組構(gòu)中，可通過埋入絕緣層(未圖標)而區(qū)界半導(dǎo)休層102 于水平方向，并且隔離結(jié)構(gòu)103可向下延伸至埋入絕緣層中。于此情 況，于暴露埋入絕緣層之前可巾止蝕刻工藝106，同吋，于基體組構(gòu)中， 因為襯底101之材料亦可作用為對應(yīng)的模板材料，因此蝕刻工藝106的對應(yīng)控制可以較不嚴格要求。于形成個別的開口 106A、 106B后，可執(zhí)行適當?shù)墓に嚥襟E以便準備模板層105之表面用于后續(xù)的外延生長工藝(印itaxial growth process)。例如，廣為接受的工藝配方可使用于硅/鍺，其中可將沉積之硅/鍺材料的外延生長實質(zhì)限制于模板層105之暴露表面，同時顯著地抑制在其它暴露表面部分(譬如隔離結(jié)構(gòu)103)上之顯著的材料沉積。
圖lc示意地顯示于上述選擇性外延生長工藝后之半導(dǎo)體器件100。因此，器件100包括于第一和第二主動區(qū)105A 、 105B中之半導(dǎo)體合金107，該第一和第二主動區(qū)105A、 105B于一個例示實施例中可以包括硅/鍺。于一個例示實施例中，半導(dǎo)體合金107可以大致本質(zhì)半導(dǎo)體材料之形式提供，其中，如同可用于習(xí)知的器件者，當各自之主動區(qū)被定義時，于主動區(qū)105A 、 105B中所需要的摻雜物分布可根據(jù)基于對應(yīng)掩模方式之離子植入工藝而提供。于其它的例示實施例中，半導(dǎo)體合金107可以在原位(in situ)摻雜材料之形式沉積，以便提供適合主動區(qū)105A 、 105B之至少其中一者之基本摻雜濃設(shè)。其后，可施行對應(yīng)之校入工藝以便引入足夠量之反向摻雜物(counter dopant)至主動區(qū)105A 、 105B之另一者，以利于提供所希梨類型之導(dǎo)電率。于一些例示實施例中，半導(dǎo)休合金107可具有改變濃度之原子物種，
性。侈n如，^濃皮可以從底部.至^部;增r由:亦i加s^^相^;^
板層105不匹配之量，而使得于外延生長工藝期問的晶格缺陷之數(shù)目可以維持于低水準。然而，于其它的情況屮，依于器件之需求于選擇性外延生長工藝期間可以產(chǎn)生任何的乖直濃皮分布。
圖ld示意地顯示于平坦化(planarization)工藝(例如根據(jù)化學(xué)機械研磨(chemical mechanical polishing, CMP)工藝所實施)后之半導(dǎo)休器件100，由此有效地去除半導(dǎo)體合僉107之任何過多的材料。再者，可提供實質(zhì)平坦的農(nóng)而構(gòu)形(topography) 107S用于器件100之進一步工藝。
圖le示意地顯示于更進一歩的制造階段之半導(dǎo)體器件100。于此階段，可形成掩模層108以覆蓋第二卞動區(qū)105B同吋暴露第一主動區(qū)105A于蝕刻環(huán)境109。于蝕刻工藝109期間，可將第一主動區(qū)105A中暴露之半導(dǎo)體合金材料107之一部分去除至特定的深度，可以選擇該深度使得其后在后來的制造階段可以獲得譬如硅之半導(dǎo)體材料層之足夠厚度，該深度可以形成在半導(dǎo)體合金材料107之凹部107R上?？梢愿鶕?jù)廣為接受的工藝技術(shù)而實施蝕刻工藝109，其中可以對掩模層108選擇性地去除半導(dǎo)體合金材料107，該掩模層108可包括任何適當?shù)慕殡姴牧掀┤绲?、二氧化硅等?？筛鶕?jù)廣為接受的技術(shù)形成并圖案化掩模層108，該等技術(shù)例如包含通過化學(xué)氣相沉積(CVD)沉積適當?shù)难谀２牧弦约案鶕?jù)阻劑(resist)掩模用于對應(yīng)地圖案化該掩模層108的光微影(photolithography)工藝。
圖If示意地顯示具有額外掩模層110之半導(dǎo)體器件100，該掩模層110可包括任何適當?shù)牟牧?，譬如氮化硅、二氧化硅等。于一個例示實施例中，掩模層110可包括對掩模層108之材料具有高度蝕刻選擇性之材料。例如，當層108可由氮化硅組成吋，掩模層110可提供為二氧化硅材料。其后，可圖案化掩敉層108和110以便在第二主動區(qū)105B之上定義個別的開口，該開口可根據(jù)對應(yīng)設(shè)計之光微影工藝而完成。
圖lg示意地顯示對應(yīng)之圖案化工藝之后之半導(dǎo)體器件100，而使得對應(yīng)之開口 110A可暴露第二主動區(qū)105B中之半導(dǎo)體合金107之一部分。于一個例示實施例中，開口 110A可實質(zhì)對應(yīng)于在稍后制造階段中第二主動區(qū)105B上方將被形成之柵極電極之尺寸和位置。于其它例示實施例屮，開口 110A之尺寸(也就是在圖lg中開口 110A之水平方向)可選擇為大于對應(yīng)的柵極長皮以便提供足夠的處理裕度(margin)，以便于稍后用來形成個別柵極電極之工藝期間調(diào)適對準之不確定性(uncertainty)。于其它情況，開口 110A增加之橫向尺寸可于形成個別之柵極絕緣層時提供較高程度之兼容性，然后該柵極絕緣層可延仲超過仍待形成之柵極電極之個別之側(cè)壁，其屮柵極絕緣層之各自的特征(甚至于對應(yīng)柵極屯極之側(cè)壁處)可被提供而實質(zhì)無關(guān)于平.導(dǎo)體合金107之特征。例如，若根據(jù)氧化作用工藝而將形成個別的柵極絕緣層，則甚至在柵極電極之側(cè)麼而積，可以可靠地形成具有高品質(zhì)之個別的氧化物，如將于稍后作更詳細之說明者。
再者，半導(dǎo)休器件100系暴露于蝕刻環(huán)境111用來根據(jù)開口 110A而去除半導(dǎo)體合金107之一部分，由此于后續(xù)工藝步驟中于可接受半 導(dǎo)體材料之第二主動區(qū)105B中定義中心區(qū)107B。于一些例示實施例 中，控制蝕刻工藝111使得對應(yīng)之開口可向下形成至模板層105，同時， 于其它的實施例中，所得開口之深度較不嚴格要求，因為半導(dǎo)體合金 107之任何剩余的材料相較于模板材料105可具有實質(zhì)相同的晶格間 隔(lattice spacing)，由此提供關(guān)于相較于模板層105之結(jié)晶間隔具 有實質(zhì)相同結(jié)晶特性之結(jié)晶模板。
圖lh示意地顯示于更進一步的制造階段之半導(dǎo)體器件100。此處， 開口 107B形成在半導(dǎo)體合金107中以界定各自的中心區(qū)。再者，可去 除掩模層110以暴露第一主動區(qū)105A。為此目的，可執(zhí)行對應(yīng)之選擇 性蝕刻工藝，其中掩模層110之材料相關(guān)于層108和相關(guān)于模板層105 之材料可被選擇性地去除。例如，對于二氧化硅、氮化硅和硅之個別 選擇性之蝕刻配方，于此技術(shù)中已廣為接受。再者，器件100可經(jīng)受 選擇性外延生長工藝112，以便用譬如硅之半導(dǎo)體材料再填充開口 107B,同時于第一主動區(qū)105A中具有減少厚度(如107R所表示)之半 導(dǎo)體合金之上亦生長各自之半導(dǎo)休材料。于選擇性外延生長工藝112 期間，結(jié)晶半導(dǎo)休合金107R可用作為模板，其中，取決于下方模板層 105之間之晶格不匹配的程度，可沉積敁新沉積之半導(dǎo)體材料(替如 硅)，以便實質(zhì)地呈現(xiàn)由材料107R所給予的結(jié)晶組構(gòu)，由此賦予某種 程度之應(yīng)變于最新生長的半導(dǎo)體材料。例如，當半導(dǎo)體合金107R實質(zhì) 由硅/鍺組成吋(該硅/鍺生長在模板層105上，亦即，于實質(zhì)未扭曲 (undistorted)的硅材料上)，半導(dǎo)體合金相較于其自然的晶格間距可 具冇稍微減少的晶格問距。閔此，半導(dǎo)體合金107R可能有擴張之傾向， 并可能因此將對應(yīng)之應(yīng)力轉(zhuǎn)移至最新生長之半導(dǎo)體材料，該新近生長 之材料可能因此接受某種程度之拉伸應(yīng)變，如此惜況也許冇利于增加 電子移動率于對應(yīng)的生長半導(dǎo)體層。另一方面，在開口107B內(nèi)漸增生 長之半導(dǎo)體材料可能由于模板材料105和適度應(yīng)變之半導(dǎo)體合金107 而呈現(xiàn)壓縮應(yīng)變之結(jié)晶組構(gòu)。因此，于開口 107B內(nèi)新近生長之半導(dǎo)體 材料中，對于上述特定情況可獲得增加的電洞移動率。于其它情況， 當半導(dǎo)體合金107R、 107可代表相較于硅之自然晶格間距具有較小之 自然晶格間距之材料組成時，引發(fā)之應(yīng)變可能有反向的組構(gòu)，也就是說，于第一主動區(qū)105A中之半導(dǎo)體材料可以接受壓縮應(yīng)變，同時區(qū) 107B可用拉伸應(yīng)變再生長。例如，硅/碳可用于此種情況。
圖li示意地顯示于更進一步的制造階段之半導(dǎo)體器件100。如圖 中所示，半導(dǎo)體材料113A之層形成在半導(dǎo)體合金107R上而對應(yīng)的半 導(dǎo)體材料113B形成在中心區(qū)107B內(nèi)，該中心區(qū)107B現(xiàn)在亦稱為區(qū) 113B。再者，可去除掩模層108并且所得之表面構(gòu)形可能已經(jīng)過平坦 化(例如，根據(jù)CMP工藝)。于對應(yīng)之平坦化和去除掩模層108期間， 亦可有效地去除于先前執(zhí)行外延生長工藝112期間產(chǎn)生之任何多余的 材料。其后，可執(zhí)行任何所需之工藝步驟，例如，關(guān)于在主動區(qū)105A、 105B內(nèi)建立所希望之垂直摻雜物分布，其中可利用個別的掩模方式， 如也典型地使用于習(xí)知之工藝方式者。如此一來，可提供以層113A之 形式呈現(xiàn)之硅基半導(dǎo)體材料和以材料ll犯之形式(至少于中心區(qū))呈現(xiàn) 之第二主動區(qū)105B用于進一步之工藝，由此提供與習(xí)知CMOS方式高 度的兼容性。結(jié)果，可應(yīng)用包含根據(jù)氧化作用和/或沉積而制造所希望 之柵極絕緣層之廣為接受之柵極圖案化工藝。
圖lj示意地顯示于更進一步的制造階段之半導(dǎo)體器件100。如閣 中所示，第一品體管120A形成于第一主動區(qū)105A中和之上，同時第 二晶體管120B形成于笫二主動區(qū)105B屮和之上。品休管120A、 120B 為不同類型的導(dǎo)電率，并可分別農(nóng)示N溝道晶體管和P溝道晶體管， 同時半導(dǎo)體合金107R和107于個別的主動面積中提供應(yīng)變以便分別提 升電子移動率和電洞移動率。第一和第二晶體管120A、 120B可包括形 成在個別溝道區(qū)125之上的柵極電極]21，具有i乜性絕緣該柵極電極 121與該溝道區(qū)125之對應(yīng)的柵極電極層122。再者，取決于工藝需求 可提供適當?shù)膫?cè)壁問隔件123，以及可在主動區(qū)105A、 105B內(nèi)定義個 別的漏極和源極區(qū)124。如前而之說明，形成晶體管120A、 120B之制 造順序可根據(jù)習(xí)知的CMOS工藝，岡為，尤其是形成柵極絕緣層122和 柵極電極121可根據(jù)廣為接受之配方實施。其后，可根據(jù)適當?shù)闹踩?順序而形成漏極和源極區(qū)124，可能結(jié)合側(cè)壁間隔件123之各自的中間 制造階段以便獲得所需要之橫向和垂直摻雜物分布。應(yīng)了解到可考慮 主動區(qū)105A、 105B之修改組構(gòu)，當設(shè)計個別的植入工藝時用來獲得所 希望的摻雜物分布。其后，可執(zhí)行任何進一步之工藝，例如，若需要的話可提供金屬
硅化物區(qū)(未顯示)于漏極和源極區(qū)124和柵極電極121中。由于半導(dǎo) 體層113A，如于習(xí)知器件之對應(yīng)的工藝順序可使用于晶體管120A，同 時對于晶體管120B可應(yīng)用廣為接受之工藝技術(shù)，這些技術(shù)在半導(dǎo)體合 金107R和107可由硅和鍺組成時，根據(jù)嵌入之硅/鍺材而料用于CMOS 提升。甚至對于其它的半導(dǎo)體合金，例如相較于鍺具有較大之共價半 徑(covalent radius)或相較于硅有減少之共價半徑之原子物種，因為， 即使對于第二晶體管120B而言，可仍根據(jù)廣為接受之工藝條件形成個 別的柵極絕緣層，故仍可維持高度的工藝兼容性。因此，根據(jù)單一類 型之半導(dǎo)體合金同時不會不適當?shù)卦斐晒に噺?fù)雜性，則可達成對于第 一和第二晶體管120A、 120B之個別的晶體管效能增益。
參照圖2a至2f，現(xiàn)將說明另一例示實施列，其中由于相較于沉積 半導(dǎo)體材料于第二晶體管之中心區(qū)域是分開地沉積半導(dǎo)體材料于第一
晶體管，故可達成增加的彈性程皮。
圖2a示意地顯示包括襯底201之半導(dǎo)體器件200，該襯底201具 有形成于其上之半導(dǎo)體層202，半導(dǎo)體層202中設(shè)有個別的隔離結(jié)構(gòu) 203用來界定第一主動區(qū)205A和第二主動區(qū)205B。第一和第二.t:動區(qū) 205A、 205B可包括半導(dǎo)休合金207，該半導(dǎo)體合金207在某些實施例 屮可形成于代農(nóng)半導(dǎo)休層202之結(jié)晶材料之各自的模板層205上。關(guān) 于目前所述之半導(dǎo)體器件200之組件，實質(zhì)上可應(yīng)用前面參照半導(dǎo)體 器件100說叨之相同的準則。閔此，此處可省略這些組件之更詳細說 明。再者，掩模層208可形成于第一和第二主動區(qū)205A、 205B之上， 其中掩模層208可暴露在該第一主動區(qū)205A中之該半導(dǎo)體合金207， 同時覆蓋該第二主動區(qū)205B屮之合金207。
如圖2a中所示之形成半導(dǎo)體器件200之典型工藝流程可包括如參 照圖la至ld中所示器件100之相似的工藝。關(guān)于提供半導(dǎo)體合金207， 亦應(yīng)注意可選擇任何適合的材料組成物以便于該第-一和第二主動區(qū) 205A、 205B內(nèi)獲得所希望的應(yīng)變特性。因此，可使用任何適合的選擇 性外延生長方式用來形成適當?shù)陌雽?dǎo)體合金，替如硅/鍺、硅/碳等。 于其它的例示實施例中，可根據(jù)離子植入形成半導(dǎo)體合金207，其中半 導(dǎo)體層202可暴露于非晶化校入(amorphization implantation)(例如根據(jù)硅)，以便實質(zhì)地非晶化該對應(yīng)的半導(dǎo)體材料(譬如硅)至大致對應(yīng)
于模板層205的高度位置的深度。其后，譬如碳之適當原子物種可通 過具適當劑量和能量之離子植入而引入，以便提供適度的高濃度于該 第一和第二主動區(qū)205A、 205B中。因為可根據(jù)用來提供所希望植入物 種之橫向摻雜分布之阻劑(resist)掩模而實施離子植入，因此可容易 產(chǎn)生不同之濃度和濃度梯度于第一和第二主動區(qū)205A、 205B中。于個 別引入原子物種用來修改晶格結(jié)構(gòu)后，其中對應(yīng)的植入順序亦可包括 個別加入的適當摻雜物物種，該半導(dǎo)體器件200可以經(jīng)歷退火工藝用 來再結(jié)晶包含原子物種之實質(zhì)非晶化部分以便獲得半導(dǎo)體合金207如 圖2a中所示。其后，可根據(jù)廣為接受之技術(shù)形成掩模層208。
圖2b示意地顯示于蝕刻工藝206期間之半導(dǎo)體器件200，用來選 擇性地去除于第一主動區(qū)205A中半導(dǎo)體合金207之一部分，稱之為 207R。
圖2c示意地顯示于選擇性外延生長工藝212A期間之半導(dǎo)體器件 200，其中所希望數(shù)量之半導(dǎo)體材料可生長于半導(dǎo)體合金207」:。如前 而的說明，取決于半導(dǎo)體合金207 R之特性，可引發(fā)對應(yīng)的應(yīng)變于新 近生長的半導(dǎo)體材料213A屮。當用于層213A之額外的材料可被視為 適合用于器件200之進一歩的工藝吋，可控制生長工藝212A以便得到 對應(yīng)的過量厚設(shè)，如由虛線所示。例如，可根據(jù)選擇性蝕刻工藝和/或 CMP工藝而去除掩模層208，其中層213A之過量材料可提供于這些工 藝順序期問提升的層完善性(integrity)。
圖2d示意地顯示于進一歩制造階段之半導(dǎo)體器件200，其中提供 另一掩模層210，例如以氮化硅等的形式，該掩模層210可界定于第二 主動區(qū)205B中之中心區(qū)或開口 207B，同時第一主動區(qū)205A由掩模層 210所覆蓋。再者，器件系暴露于蝕刻環(huán)境211，以便去除于中心區(qū)207B 中之半導(dǎo)體合金207之一部分，該部分可實質(zhì)對應(yīng)于對應(yīng)之柵極電極 于稍后制造階段中將必須形成之位置。
圖2e示意地顯示于選擇性外延生長工藝期間之半導(dǎo)體器件200， JW來使用譬如硅之適當?shù)陌雽?dǎo)體材料213B再填充中心區(qū)207B，該半導(dǎo) 體材料213B可作用為溝道材料并且可取決于周圍的半導(dǎo)體合金207之 特性而接受對應(yīng)類型之應(yīng)變。其后，可報據(jù)任何適當?shù)墓に嚰夹g(shù)，譬如選擇性蝕刻、CMP等去除掩模層210，同時可獲得實質(zhì)平坦的表面構(gòu) 形。結(jié)果，于工藝順序后，可暴露并獲得半導(dǎo)體層213A，連同平坦化 和暴露的半導(dǎo)體材料213B,用于進一步之工藝，由此提供與習(xí)知工藝 技術(shù)在形成柵極絕緣材料和各自之柵極電極上之高度的工藝兼容性。
圖2f示意地顯示于更進一步制造階段之半導(dǎo)體器件200，其中個 別第一和第二晶體管之柵極電極221形成在各自的柵極絕緣層222上， 該等柵極絕緣層222分隔對應(yīng)的柵極電極221與個別的溝道區(qū)225。如 前面所解釋的，取決于在第一和第二主動區(qū)205A、 205B中之半導(dǎo)體合 金207之類型，個別的溝道區(qū)225可具有用于第一和第二主動區(qū)205A、 205B之不同類型的應(yīng)變。
結(jié)果，通過形成半導(dǎo)體材料213A和于分開的外延生長工藝中之中 心區(qū)213B中，可提供增強的彈性程度，因為可特定選擇個別之生長參 數(shù)以便獲得所希望之工藝結(jié)果。例如，可生長半導(dǎo)體材料213B以便包 含特定的摻雜物物種用于調(diào)適特定的品體管特性。因為個別的沉積工 藝212A、 212B彼此互不影響，故可個別地調(diào)整所希望對應(yīng)量之過量材 料，由此亦減少用來去除任何過量材料和平坦化農(nóng)面構(gòu)形之后續(xù)工藝 步驟的復(fù)雜性。
參照閣3a至3g，現(xiàn)將詳細說明另外例示實施列，其中可根據(jù)單--類型之半導(dǎo)體合金而產(chǎn)生不同類型之應(yīng)變，其中可達成柵極電極對個 別先前生長的半導(dǎo)體材料之額外增加的對準準確度。
圖3a示意地顯示包括襯底301之半導(dǎo)休器件300，該襯底301具 有形成于其上之半導(dǎo)體層302，該半導(dǎo)體層302中設(shè)有個別的隔離結(jié)構(gòu) 303用來界定第一主動區(qū)305A和第二主動區(qū)305B。再者，個別之半導(dǎo) 體合金307可形成于可表示半導(dǎo)體層302之剩余材料之各自的模板層 305上。關(guān)于目前所述之組件，實質(zhì)上可應(yīng)用前面參照半導(dǎo)體器件100 和200說明之相同的準則。因此，半導(dǎo)體合僉307可包括用來形成半 導(dǎo)體合金之任何適當?shù)奈锓N，該物種結(jié)合半導(dǎo)體層302之硅基材料可 呈現(xiàn)所希望可用來產(chǎn)生不同類型之應(yīng)變之晶格不匹配，如前所述者。 于某些例示實施例中，可根據(jù)前面說明之選擇性蝕刻技術(shù)和外延生長 工藝而形成半導(dǎo)體合金307。于其它的惜況，可根據(jù)如參照圖2a說明 之植入和退火順序而形成合金307。圖3b示意地顯示已在其上形成掩模層308之半導(dǎo)體器件300，該 掩模層308可包括任何適當?shù)牟牧?譬如氮化硅、二氧化硅、或他們的 任何組合)。掩模層308可具有適當?shù)暮穸?08T，該厚度308T可大于 或至少等于仍待形成在該第一和第二主動區(qū)305A 、 305B之上之柵極 電極所希望之設(shè)計高度。于此制造階段，掩模層308可包括個別的開 口 308B用來暴露在第二主動區(qū)305B中之半導(dǎo)體合金307之中心區(qū)。 關(guān)于如所示之用來形成掩模層308之制造順序，可使用任何適合的廣 為接受之技術(shù)，包含例如，沉積譬如氮化硅之適當?shù)牟牧?，接著由?應(yīng)之光微影工藝根據(jù)適合的掩模來圖案化層308。
圖3c示意地顯示于用來去除半導(dǎo)體合金307之一部分之蝕刻工藝 311期間之半導(dǎo)體器件300，由此界定于主動區(qū)305B中之中心區(qū)。蝕 刻工藝311可設(shè)計為高度選擇性蝕刻工藝，其中可以相對于燭刻掩模 308之材料和選擇性地對隔離結(jié)構(gòu)303之材料而選擇性地去除半導(dǎo)體 合金307之材料，以便避免于隔離區(qū)屮過度的材料去除，于該隔離區(qū) 屮將形成柵極電極，然而在隔離材料中之各自的溝槽可能是不希望的。 例如，可使用相對于鋱化硅、二氧化硅和許多其它介電材料對于硅基 材料之高度選擇性蝕刻配方。
圖3d示意地顯示于選擇性外延生長工藝312B期間用對應(yīng)之半導(dǎo) 體材料313B來再填充中心區(qū)307B之半導(dǎo)體器件300。亦于此估況屮， 高度選擇性之沉積工藝312B可有利地于開口 307內(nèi)提供高沉積速率， 同時實質(zhì)地抑制于隔離結(jié)構(gòu)303之區(qū)域中任何沉積之半導(dǎo)體材料，該 隔離結(jié)構(gòu)303可由開口 308B暴露。然而，通過后續(xù)不會過度影響半導(dǎo) 體材料313B之短蝕刻工藝可補償在這些區(qū)域之任何少量的半導(dǎo)體沉 積，可提供該半導(dǎo)體材料313B任何所希望程度之過量材料，同時，另 一方面，可從介電質(zhì)表面去除任何不希望之半導(dǎo)體材料。如前面所說 明之，可對于第二主動區(qū)305B屮之晶體哲'特性而特別設(shè)計生長工藝 312B，并且因此若需要的話可包含于材料313B中之特定垂直摻雜物分 布之沉積。再者，可控制工藝312以便限制材料313B之高皮。
圖3e示意地顯示于更進一步制造階段之半導(dǎo)體器件300。此處， 可在掩模層308上提供另一掩模層311，以便填充開口 308B并暴露第 一主動區(qū)305A之中心部分。例如，掩模層311可以任何適當材料之形式提供，譬如聚合物材料(polymer material)、光阻材料(photo resist material)等，該等材料可根據(jù)廣為接受之光微影技術(shù)來圖案化。其后， 可根據(jù)掩模層311圖案化掩模層308，以便形成個別的開口 308A以暴 露于第一主動區(qū)305A中之半導(dǎo)體合金307。其后，可去除掩模層311 并可制備第一和第二主動區(qū)305A 、 305B之對應(yīng)暴露部分用于后續(xù)選 擇的外延生長工藝，其中可沉積所希望數(shù)量之半導(dǎo)體材料，該半導(dǎo)體 材料可生長在第一主動區(qū)305A中之半導(dǎo)體器件半導(dǎo)體合金307上，同 時于第二主動區(qū)305B中，材料31犯可作用為結(jié)晶模板。通過形成各 自之半導(dǎo)體材料，器件300之進一步工藝可基于廣為接受之技術(shù)，例 如可利用所希望之硅基表面用于制造特定的柵極電極材料。
圖3f示意地顯示于上述工藝順序后之半導(dǎo)體器件300。因此，半 導(dǎo)體層313A形成在半導(dǎo)體合金307之上，同時于第二主動區(qū)305B中 材料313B之高度相應(yīng)地增加。再者，個別的柵極絕緣層322可形成在 個別的半導(dǎo)體材料313A、 313B上。例如，可根據(jù)依照廣為接受之工藝 技術(shù)之氧化作用工藝來形成柵極絕緣層322。再者，如前面之說明，由 于存在之半導(dǎo)休合金307，半導(dǎo)體層313A可在其中呈現(xiàn)所希望之應(yīng)變 類型，同吋由于亊實上材料313B被半導(dǎo)休合金307包覆因此材料313B 可呈現(xiàn)不同類型之應(yīng)變。
圖3g示意地顯示T更進一歩制造階段之半導(dǎo)體器件300。如圖中 所示，器件300經(jīng)歷沉積工藝314用來填充適當?shù)臇艠O電極材料于開 口 308A、 308B中，由此形成個別的柵極電極321。結(jié)果，形成在第二 主動區(qū)305B之.l:之柵極電極321被"向行對準(self-aligned)"于包 含半導(dǎo)體材料313B之對應(yīng)的巾心區(qū)。于一些實施例屮，沉積工藝314 可設(shè)計為適度選擇性之沉積工藝，其屮于個別柵極絕緣層322之介電 材料以及隔離結(jié)構(gòu)303之暴露部分之材料之沉積速率，相較于在掩模 層308上之沉積速率可能更為顯著。于其它例示實施例屮，可執(zhí)行任 何表現(xiàn)高問隙填充能力之適當?shù)某练e工藝，其屮可根據(jù)CMP等去除任 何過量的材料。例如，低壓力CVD工藝可用來沉積多晶硅于開口 308A、 308B內(nèi)，其中可通過CMP去除過量材料，其巾掩模層308亦可用作為 有效的CMP終止層。其后，可通過選擇性蝕刻工藝而去除掩投層308， 例如基于熱磷酸等，以便暴露柵極電極321。接著，可通過形成個別的間隔件組件和加入所希望之摻雜物物種于個別的主動區(qū)305A、 305B中 而繼續(xù)進一步之工藝。
圖3h示意地顯示依照進一步例示實施例之半導(dǎo)體器件300，其中 在沉積柵極電極材料之前可先形成個別的側(cè)壁間隔件315于開口 308A、 308B內(nèi)?？蓮南鄬τ谘谀?08之材料具有高度蝕刻選擇性之 材料形成側(cè)壁間隔件315，由此于去除掩模層308期間提供柵極電極材 料之提升的完善性。對于此目的，譬如二氧化硅之適當材料可以保形 地(conformally)沉積并且可以后續(xù)地以非等向性蝕刻 (anisotropically etched),由此從水平部分去除材料同時維持側(cè)壁 間隔件315。其后，可執(zhí)行任何清洗工藝，并且后續(xù)地該器件300可經(jīng) 歷形成柵極絕緣層322之制造順序，其可包括如前面說明之氧化作用 工藝和/或沉積工藝。其后，可執(zhí)行沉積工藝314以便獲得柵極電極 321?？捎萌魏芜m當?shù)暮穸刃纬砷g隔件315以便定義柵極電極321之最 后所希望之柵極長度。于此方式，可根據(jù)沉積工藝而最終地調(diào)整柵極 長度，而非根據(jù)前面用來圖案化開口 308A、 308B的光微影工藝。
又于其它例示實施例中，圖案化個別的開口 308A、 308B(圖3b、 3e)亦可包括一個或多個間隔件形成工藝以便放松施加于相關(guān)光微影 工藝之任何限制，由此使得能夠顯著地改進所涉及之圖案化工藝之整 體解晰度。例如，可于第一階段根據(jù)光微影形成開口 308B(圖3b)，接 希通過實施一個或多個沉積和非等向性蝕刻工藝以便獲得最終所希望 之對應(yīng)開口 308B之寬度。結(jié)果，可根據(jù)沉積工藝實質(zhì)決定鼓終獲得的 柵極長度，由此擴展柵極閣案化工藝之能力。相似情況，也許5j'根據(jù) 一個或多個沉積和非等向性蝕刻工藝形成開口 308A。結(jié)果，除了用于 對準該柵極電極321相關(guān)于該半導(dǎo)體材料313B之高度自行對準工藝技 術(shù)之外，尚可通過使用保形沉積技術(shù)結(jié)合非等向性蝕刻工藝而提升用 于該柵極電極之對應(yīng)之圖案化工藝。
于形成問隔件315并用柵極電極材料填充開口 308A、 308B之后， 以及于任何去除過景材料和、1,坦化表而構(gòu)形之工藝之后，可以可靠地 去除掩模層308，其中通過間隔件315而可靠地保護柵極電極321之側(cè) 壁以便減少其任何的材料蝕刻。如果希望的話，可以減少半導(dǎo)體合金 307與個別半導(dǎo)體材料313A和313B之問之高度差或通過施行額外的選擇性外延生長工藝而補償或過度補償，由此提供大致連續(xù)的半導(dǎo)體材
料于第一和第二主動區(qū)305A、 305B中。其后，可繼續(xù)如上述之進一步 的工藝。
結(jié)果，參考圖la至3h所說明之例示實施例可以根據(jù)單一類型之 半導(dǎo)體合金提供有效的應(yīng)變引發(fā)機制用于P溝道晶體管和N溝道晶體 管，同吋仍維持用來形成柵極電極之高度的工藝兼容性，其中，于某 些情況，甚至可達成關(guān)于所希望之柵極長度之提升的圖案化能力。
參照圖4a至4c，現(xiàn)將詳細說明另外例示實施列，其中可于一個主 動區(qū)形成實質(zhì)連續(xù)的半導(dǎo)體合金，同時，于另一個主動區(qū)，可使用廣 為接受之工藝順序用來形成嵌入之半導(dǎo)體合金，譬如硅/鍺。
圖4a示意地顯示半導(dǎo)體器件400，該半導(dǎo)體器件400可包括具有 半導(dǎo)體層402形成于其上之襯底401，個別之隔離結(jié)構(gòu)403可界定第一 主動區(qū)405A和第二主動區(qū)405B于該半導(dǎo)體層402中。關(guān)于目前所述 之組件，實質(zhì)上可應(yīng)用前面參照半導(dǎo)休器件100、 200和300說明之相 同的準則。再者，器件400可包括根據(jù)模板層405形成于第一主動區(qū) 405A屮之半導(dǎo)體合金407。于一個例示實施例中，半導(dǎo)休合金407可 l:lj硅/鍺組成，同時，于另一個實施例屮，可使用如前而所述之其它的 適當材料?？筛鶕?jù)對應(yīng)之掩楨層犯8而形成半導(dǎo)體合金407，該掩投層 408可用來選擇性地凹入第一主動區(qū)405A并接續(xù)著根據(jù)選擇性外延生 長工藝通過半導(dǎo)體合金填充該區(qū)405A。因為半導(dǎo)體合金407可個別地 提供于第一主動區(qū)405A中，因此相關(guān)于濃度分布之對應(yīng)之組成物、摻 雜物內(nèi)容等可特別設(shè)計以便于第主動區(qū)405A中獲得所希望之晶體管 特性。舉例而言，可于半導(dǎo)體合金407中提供某數(shù)量之摻雜物濃度， 其中當需要時通過器件需求該摻雜物濃度可隨著高度而改變。同樣惜 況，譬如鍺含量之原子物種垂直濃度可依據(jù)器件需求而調(diào)適以便獲得 所希望之應(yīng)變分布。于選擇性外延生長工藝或用來形成半導(dǎo)體合金407 之任何其它工藝(例如如前而說明之離子楨入工藝)之后，可去除掩模 層408，并且若需要的話可平坦化所得到的表面構(gòu)形。
圖仆示意地顯示于選擇性外延生長工藝412期間用來于第一和第 二主動區(qū)405A、 405B上形成半導(dǎo)體層413A和41、3B之半導(dǎo)體器件400。 于一些例示實施例中，在沉積工藝412之前，于主動區(qū)405A、 405B中之材料可選擇性地凹入以便在沉積工藝412之后提供實質(zhì)平坦的表面 構(gòu)形。于其它的例示實施例中，若希望的話可通過沉積任何適當?shù)慕?電材料(譬如氮化硅、二氧化硅等)，并去除任何過量的材料而平坦化 如圖4b中所示之器件400之表面構(gòu)形，由此可靠地暴露層413A、 41犯 同時亦獲得平坦的表面構(gòu)形。
圖4c示意地顯示更進一步制造階段之半導(dǎo)體器件400。如圖中所 示，個別的柵極電極421形成在個別主動區(qū)405A、 405B之上之對應(yīng)之 柵極絕緣層422，其中可通過個別的間隔件415和適當?shù)纳w層416而包 覆于第二主動區(qū)405B中之柵極電極421。另一方面，可由掩模層411 完全覆蓋第一主動區(qū)405A。
可根據(jù)下列工藝而形成如圖4c中所示之半導(dǎo)體器件400。根據(jù)半 導(dǎo)體層413A和413B,柵極電極421和柵極絕緣層422可根據(jù)廣為接受 之CMOS技術(shù)而形成，其中層413A和41犯提供高度的工藝兼容性。再 者，于圖案化柵極電極421期間，亦可形成個別的蓋層416，并且其后 可根據(jù)廣為接受之技術(shù)而形成側(cè)壁間隔件415。其次，可形成掩模層 411并可根據(jù)廣為接受之光微影技術(shù)來圖案化。
圖4d示意地顯示于蝕刻工藝417期間之半導(dǎo)體器件400，用來建 立用由側(cè)壁間隔件415所界定的對應(yīng)偏移鄰接?xùn)艠O電極421之個別的 凹部417A、 417B。其后，可制備器件400川來選擇性地外延沉積半導(dǎo) 體合金以便于第二主動區(qū)40513之剩余部份引發(fā)所希望類型之應(yīng)變。于 一些例示實施例屮，實質(zhì)相同的半導(dǎo)體合金可沉積于卩n部417A、 417B， 提供作為于第一主動區(qū)405A屮之材料407。例如，用于硅/鍺之個別選 擇性外延生長技術(shù)于此技術(shù)方而已廣為接受，并且可用來在填充凹部 417A、 417B。于對應(yīng)材料沉積期間，任何適當?shù)逆N含量和摻雜物濃度 當由器件特性需求吋可予并合。因此，即使相同類型之半導(dǎo)體合金可 用于第一和第二主動區(qū)405A、 405B,而仍能個別地調(diào)適對應(yīng)之特性。 因此，可達成于第一和第二主動區(qū)405A、 405B中適當?shù)卦O(shè)計應(yīng)變特性 之高度彈性。于其它的例示實施例中，依于全部器件需求甚至可使用 不同類型之半導(dǎo)體合金。
圖4e示意地顯示更進一歩制造階段之半導(dǎo)體器件400。于此，個 別的半導(dǎo)體合金407C形成于個別的凹部407A、 407B中，其屮，取決于器件需求，可對半導(dǎo)體材料413B之中心部分提供某程度的凹部高度。 再者，可去除掩模層411以及側(cè)壁間隔件415和蓋層416。對于此目的， 可以使用高度選擇性蝕刻配方，該配方于此技術(shù)方面己廣為接受。根 據(jù)圖4e中所示之器件配置，可根據(jù)廣為接受之策略，亦即，個別的漏 極和源極區(qū)可定義于第一和第二主動區(qū)405A、 405B中而繼續(xù)進一步之 工藝，以便于其中完成晶體管結(jié)構(gòu)。
結(jié)果，此處所揭示之本發(fā)明標的提供一種根據(jù)嵌入之半導(dǎo)體合金 材料用來個別地提升N溝道晶體管和P溝道晶體管之晶體管效能之技 術(shù)，該嵌入之半導(dǎo)體合金材料至少于個別溝道區(qū)之部分提供所希望類 型之應(yīng)變。于一些例示實施例中，可使用單一類型之半導(dǎo)體合金結(jié)合 硅基架構(gòu)，其中，考慮無關(guān)是否SOI基體組構(gòu)，實質(zhì)連續(xù)的半導(dǎo)體合 金可形成于其中一個主動區(qū)中，例如通過于對應(yīng)之隔離結(jié)構(gòu)之間提供 個別的半導(dǎo)體合金，并且形成初始半導(dǎo)體材料之個別的蓋層(capping layer),山此提供與習(xí)知方法之高度的工藝效容性。于其它主動區(qū)中， 可適當?shù)貓D案化半導(dǎo)體合金以便于主動區(qū)之中心部份填充硅基材料， 由此于其中產(chǎn)生不同類型的應(yīng)變同吋至少在該主動區(qū)之中心部份仍提 供與習(xí)知柵極圖案化和柵極介電形成工藝為'皮的工藝兼容性。結(jié)果， 可獲得提升之整體器件效能而不會過度地添增工藝復(fù)雜性。于一個例 示實施例中，半導(dǎo)體合金由硅/鍺組成，其中提供實質(zhì)連續(xù)的硅/鍺合 金，結(jié)合基于硅之覆蓋之半導(dǎo)體層，可提供對于N溝道晶體管之效能 增益，同時于P溝道晶體管之主動區(qū)中之圖案化硅/鍺合金可提供其中 提升之電洞移動率。于其它例示實施例中，可使用較硅具有較小自然 晶格常數(shù)之半導(dǎo)體合金，由此引發(fā)相較于硅/鍺合金相反的應(yīng)變特性。 于一些例示實施例屮，于第一和第二主動區(qū)中形成的半導(dǎo)體合金可施 行于共同的工藝順序，由此提供減少之工藝復(fù)雜性，同時，于其它的 例示實施例中，可通過分離地提供于不同晶體貸類型之個別的半導(dǎo)體 合金而達成于設(shè)計關(guān)于其屮摻雜物濃度、合金類型、濃度梯度 (concentration gradient)之個別特性之提升之復(fù)雜性。對于此目的， 于--些例示實施例中，可使用冇效的外延生長技術(shù)結(jié)合選擇性蝕刻歩 驟用來接受一個或多個主動區(qū)于共同工藝，并接續(xù)宥用適當?shù)陌雽?dǎo)體 合金再填充凹部。又于其它例示實施例中，可根據(jù)離子植入工藝而形成半導(dǎo)體合金，其中可使用適當?shù)念A(yù)先非晶化作用結(jié)合先進的退火技 術(shù)于結(jié)合入所希望的原子物種之后用于再結(jié)晶主動區(qū)來形成半導(dǎo)體合
金。對于此目的，可使用大致相同之掩模方式如前面關(guān)于圖la至4e 之說明，然而，其中取代選擇性地使主動區(qū)凹陷并再填充該凹部，可 使用對應(yīng)之掩模于植入工藝而不要求選擇性地去除主動區(qū)之材料。再 者，于此情況，可以光阻掩模之形式提供對應(yīng)之掩模層，由此幫助減 少工藝復(fù)雜性。
以上所揭示之特定實施例僅作例示用，因為對于熟悉該技術(shù)領(lǐng)域 者而言，藉助此處之教示而能以不同但等效之方式修改及實施本發(fā)明 是顯而易見的。例如，以上所提出之工藝步驟可以不同順序執(zhí)行。再 者，在此所示之架構(gòu)或設(shè)計細節(jié)并非意欲限制，除了以下附加的權(quán)利 要求書所敘述者之外。因此，很明顯的是，可在本發(fā)明之精神和范疇 內(nèi)改變或修改以上所揭示之特定實施例及所思及之所有此等變化。由 此，本發(fā)明所要求保護者系如附加的權(quán)利要求書所提出者。
權(quán)利要求
1、一種半導(dǎo)體器件(100，200，300，400)，包括第一導(dǎo)電率類型的第一晶體管(120A)，該第一晶體管(120A)包括已在其上方形成有第一柵極電極(121，221，321，421)的第一主動區(qū)(105A，205A，305A，405A)，該第一主動區(qū)(105A，205A，305A，405A)包括橫向延伸于區(qū)界該第一主動區(qū)(105A，205A，305A，405A)的隔離結(jié)構(gòu)(103，203，303，403)之間的實質(zhì)連續(xù)的第一半導(dǎo)體合金(107，207，307，407)，該第一主動區(qū)(105A，205A，305A，405A)還包括形成于該第一半導(dǎo)體合金(107，207，307，407)上的半導(dǎo)體材料(113A，213A，313A，413A)的層，該第一半導(dǎo)體合金(107，207，307，407)在該半導(dǎo)體材料(113A，213A，313A，413A)的層中產(chǎn)生第一類型的應(yīng)變；以及第二導(dǎo)電率類型的第二晶體管(120B)，該第二晶體管(120B)包括已在其上方形成有第二柵極電極(121，221，321，421)的第二主動區(qū)(105B，205B，305B，405B)，該第二主動區(qū)(105B，205B，305B，405B)包括設(shè)于第一部分和第二部分中的第二半導(dǎo)體合金(107，207，307，407C)，該第一和第二部分由該半導(dǎo)體材料(113B，213B，313B，413B)所形成的區(qū)所分隔并且在該區(qū)(105B，205B，305B，405B)中產(chǎn)生第二類型的應(yīng)變，該第二類型的應(yīng)變相反于該第一類型的應(yīng)變。
2、 如權(quán)利耍求1所述的半導(dǎo)體器件(100， 200， 300， 400)，其中，該第一半導(dǎo)體合金(107， 207， 307， 407)和第二半導(dǎo)休合金(107，207， 307， 407C)是由實質(zhì)相同的半導(dǎo)體合金材料組成。
3、 如權(quán)利耍求2所述的半導(dǎo)體器件(100， 200， 300， 400)，其中，該半導(dǎo)體合金材料是山硅/鍺或硅/碳組成。
4、 一種方法，包括在半導(dǎo)體器件(100， 200， 300)的第一主動區(qū)(105A， 205A, 305A)和第—.:主動區(qū)(105B, 205B， 305B)屮形成半導(dǎo)體合金(107， 207，307);在該第二主動區(qū)(105B, 205B, 305B)中選擇性地去除該半導(dǎo)體 合金(107， 207， 307)的一部分以定義形成于該半導(dǎo)體合金(107， 207， 307)的第一部分和第二部分之間的中心區(qū)C107B， 207B, 307B);在該第一主動區(qū)U05A， 205A, 305A)的至少一部分上形成半導(dǎo) 體材料(113A， 213A， 313A)的層；以及用該半導(dǎo)體材料(113B， 213B, 313B)填充該中心區(qū)(107B， 207B， 307B)。
5、 如權(quán)利要求4所述的方法，還包括在該第一主動區(qū)(105A， 205A, 305A)上方形成第一柵極電極(121,221，321)和在該第二主動區(qū)(105B， 205B， 305B)上方形成第二柵極電極(121， 221， 321)，該第二柵極 電極(121， 221， 321)位于該中心區(qū)(107B, 207B, 307B)上方。
6、 如權(quán)利要求4所述的方法，其中，在該第一主動區(qū)(105A， 205A， 305A)上形成該半導(dǎo)體材料(113A， 213A, 313A)的層包括使其中已 加入該半導(dǎo)體合金(107， 207， 307)的該第一主動區(qū)(105A， 205A, 305A)凹陷。
7、 如權(quán)利要求4所述的方法，其中，形成該半導(dǎo)體材料(113A， 213A, 313A)的層是根據(jù)第-掩模層(208， 308)而執(zhí)行，以及填充 該中心區(qū)(■， 207B， 307B)是報據(jù)第二掩投層(210， 311)而執(zhí) 行。
8、 如權(quán)利耍求7所述的方法，其中，通過提供具冇在該第一主動 區(qū)(305A)上方的第一開口 (308A)和在該中心區(qū)(307B)上方的第 二開口 (308B)的掩模層(308)，并用柵極電極材料(321)填充該第 一和第二開口 (308A， 308B)，來形成該第一和第二柵極Hi極(121， 221， 321)。
9、 如權(quán)利要求8所述的方法，還包括通過該第二開口 (308B)來定義該中心區(qū)(307B)。
10、 如權(quán)利要求9所述的方法，還包括根據(jù)覆蓋該第二開口 (308B)的第二掩模材料(311)在該掩模層(308)中形成該第一開口 (308A)。
11、 如權(quán)利要求10所述的方法，還包括通過該第二開口 (308B)利用該半導(dǎo)體材料(313B)填充該中心區(qū)(307B);以及在該第一主動區(qū)(305A)上方形成該半導(dǎo)體材料(313A)的層；以及在該第二主動區(qū)(305B)上方形成該半導(dǎo)體材料(313B)的另一層。
12、 一種方法，包括形成山在半導(dǎo)體器件(400)的第一主動區(qū)(405A)中的二個原子物種所定義的第-卞導(dǎo)體合金(407)的層；在包括該第一半導(dǎo)體合金(407)的層的該第一.t動區(qū)(405A).卜.形成半導(dǎo)體材料(413A)的JS;在該個.3體器件(400)的第二主動區(qū)(405B)屮形成第.-和第二四部(417A， 417B),以便定義該第二主動區(qū)(405B)中的半導(dǎo)體材料(401)的屮心區(qū)；以及用山該二個原子物種所定義的第二半導(dǎo)體合金(407C)填充該第一和第二凹部(417A， 417B)。
13、 如權(quán)利要求18所述的方法，其中，該半導(dǎo)體材料(413B)的層是形成在該第二主動區(qū)(405B)上。
14、 如權(quán)利要求18所述的方法，還包括在該第一主動區(qū)(405A)上方形成第--柵極電極(421)和在該第二主動區(qū)(405B)上方形成第二柵極電極(421)，其中，在形成該第一和第二凹部(417A, 417B)之前先形成該第一和第二柵極電極(421)。
全文摘要
通過于一個主動區(qū)(active region)(105A，205A，305A，405A)中形成實質(zhì)連續(xù)的和均勻的半導(dǎo)體合金(107，207，307，407)，同時于第二個主動區(qū)(105B，205B，305B，405B)中圖案化該半導(dǎo)體合金(107，207，307，407)以便于其中心部分(central portion)提供基底半導(dǎo)體材料(113B，213B，313B，401)，可以引發(fā)不同類型的應(yīng)變，同時，于提供該基底半導(dǎo)體材料(113A，213A，313A，413A)之對應(yīng)的覆蓋層后，可使用廣為接受的工藝技術(shù)來形成柵極介電質(zhì)(122，322，422)。于一些例示實施例中，提供實質(zhì)自行對準(self-aligned)工藝，在該工藝中可根據(jù)已用來界定其中一個主動區(qū)(205B，305B)的基底半導(dǎo)體材料的中心部分(213B，313B)的層(208，308)而形成柵極電極(gate electrode)(121，221，321，421)。因此，通過使用單一半導(dǎo)體合金(107，207，307，407)，可以個別地增強不同導(dǎo)電率類型的晶體管(120A，120B)的效能。
文檔編號H01L21/8238GK101632167SQ200780041137
公開日2010年1月20日 申請日期2007年10月26日 優(yōu)先權(quán)日2006年10月31日
發(fā)明者M·霍斯特曼, P·普雷斯, S·貝耶爾, W·布赫霍爾茨 申請人:先進微裝置公司