專利名稱：制造fet柵極的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造FET柵極的方法，尤其涉及一種制造具有 多個不同的金屬層的FET柵極的方法。
背景技術(shù)：
幾十年來，在電流驅(qū)動、開關(guān)功率、跨導(dǎo)、和頻率方面，MOSFET 的固有性能有了很大提高。多方面的研發(fā)導(dǎo)致了這些提高，包括例如 新材料、先進的工藝步驟、和新的器件架構(gòu)。眾多重要的用于改善性 能的研發(fā)之一已經(jīng)導(dǎo)致MOSFET柵極長度縮短。
然而，當(dāng)MOSFET柵極長度縮短到深亞微米長度尺度，即遠小 于l^im時，固有的器件性能由于多種原因而下降，這些原因被統(tǒng)稱 為短溝道效應(yīng)。 一個效應(yīng)是漏致勢壘降低效應(yīng)(DIBL)，其在溝道 長度變得可與溝道深度相比時出現(xiàn)。在此情況下，柵極逐漸失去對溝 道的控制，而由漏極控制，從而當(dāng)漏極電壓改變時，將導(dǎo)致閾值電壓 的改變。第二個效應(yīng)是由高電場所加速的熱載流子導(dǎo)致碰撞電離。第 三個效應(yīng)是在高漏偏壓下夾斷位置朝著源極移動。這意味著溝道長度 隨著漏偏壓而改變，從而導(dǎo)致了有限的輸出跨導(dǎo)。
另一短溝道效應(yīng)是柵極傳輸效率。電荷載體克服了靠近源極的 勢壘并且以低速率被注入溝道。其后，它們加速流向漏極。然而，電 流主要是通過靠近源極的勢壘處的低速所確定的。
在國際半導(dǎo)體技術(shù)藍圖(ITRS)所公布的65nm藍圖節(jié)點之后，
提出了使用一些使用薄硅襯底的新架構(gòu)。這些架構(gòu)包括全耗盡絕緣體 上硅(FDSOI)或雙柵FinFETS。然而，這些手段沒有涉及柵極傳輸 效率。
M Shur在APP1. Phys. Lett的第54巻(1989)第162頁的"Split gate field effect transistor "中提出了解決該問題的 一 種理論上的途徑，其在理論上描述了具有在縱向上(沿著柵極長度)變化的閾值電壓的
MOSFET具有改善了的柵極傳輸特性。在NMOS情況下，所提出的 實際實現(xiàn)方式是具有分裂柵極的FET，溝道的漏極端上的柵極具有正 向偏置偏移。因此，有效的柵極過驅(qū)動(或擺動)，即，施加的電壓 減去閾值電壓，在源極端很小。這繼而導(dǎo)致在源極端出現(xiàn)較高阻抗， 該較高阻抗又導(dǎo)致源極端出現(xiàn)較高的縱向電場。這些較高的電場提高 了源極端處的電荷加速度，這提高了平均速度并因此提高了電流。 然而，分裂柵極結(jié)構(gòu)在制造時并不可行。
另一結(jié)構(gòu)由Long等人在IEEE transactions on electronic devices 第46巻(1999)第865頁的"Dual material gate (DMG) field effect transistor"中提出。這種結(jié)構(gòu)使用了由兩個不同金屬層制成的柵極， 所述兩個不同的金屬層具有沿著溝道長度的不同的功函數(shù)。尤其，對 于NMOS來說，溝道的源極端上的金屬層?xùn)艠O具有比溝道的漏極端 上的金屬層?xùn)艠O高的功函數(shù)，這導(dǎo)致了較高的閾值電壓，因此，導(dǎo)致 了較低的柵極過驅(qū)動。對于PMOS來說，源極端上的金屬層?xùn)艠O將 具有較低的功函數(shù)。
Long等人甚至使用傾斜蒸發(fā)方法制造了具有l(wèi)pm長度的器件。
然而，就本申請人所知道的，還沒有人提出過可達到的制造方 法能夠產(chǎn)生這樣的縱向變化柵極電壓，即使在短于lOOnm的非常短 的柵極長度上也不能產(chǎn)生該電壓。
因此，還是需要適當(dāng)?shù)闹圃旃に嚭透鶕?jù)該工藝制造的按比例縮 放的器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供一種制造FET的方法。
通過在虛設(shè)結(jié)構(gòu)(dummy structure)的側(cè)面上限定金屬層，可 用具有不同功函數(shù)的多個柵極金屬層制造具有非常短的柵極長度的
晶體管。
注意，在本申請中使用的術(shù)語"金屬層"包括由金屬、諸如摻 雜多晶硅之類的導(dǎo)電半導(dǎo)體、以及諸如硅化物和氮化物之類的材料組成的層，這些材料都導(dǎo)電。


現(xiàn)在將參照附圖通過示例來描述本發(fā)明的實施例，其中
圖1至圖5是根據(jù)本發(fā)明的制造FET的方法的第一實施例的側(cè)
視圖6和圖7是圖1至圖5的方法的步驟的俯視圖8是根據(jù)本發(fā)明的制造FET的方法的第二實施例的側(cè)視以及
圖9是圖8的方法的一個步驟的俯視圖。
該圖是示意性的且不是按比例的。實際上，為了清楚起見，側(cè) 視圖的垂直尺寸被放大了。
具體實施例方式
下面參照圖1至圖7來描述根據(jù)本發(fā)明的第一實施例的方法。 尤其參照FET的形成來描述該方法；本領(lǐng)域技術(shù)人員應(yīng)該理解還可 形成諸如互連部件之類的其它部件。
參照圖1，例如由硅制成的半導(dǎo)體襯底2具有一些形成在其中的 絕緣結(jié)構(gòu)4，例如，淺溝道絕緣結(jié)構(gòu)。其后，柵極電介質(zhì)6形成在襯 底2的上表面上。
隨后，通過沉積材料層來在柵極電介質(zhì)上形成虛設(shè)結(jié)構(gòu)8，進行 平板印刷以限定虛設(shè)結(jié)構(gòu)區(qū)域9并蝕刻。在該示例中，由100nm厚 的多晶硅層來形成虛設(shè)結(jié)構(gòu)。這導(dǎo)致了圖1的結(jié)構(gòu)，其中，虛設(shè)結(jié)構(gòu) 8具有側(cè)面10和頂面12。
如圖2所示，具有第一功函數(shù)的第一金屬層16被以保形的方式 沉積，g卩，在虛設(shè)結(jié)構(gòu)8的側(cè)面IO和虛設(shè)結(jié)構(gòu)8的頂面12之上沉積。 適當(dāng)?shù)谋Ｐ纬练e技術(shù)是原子層沉積(ALD)。
接下來的步驟是各向異性地回蝕第一金屬層16以將其從虛設(shè)結(jié) 構(gòu)8的頂面12和柵極電介質(zhì)6的頂面之上去除，同時留下虛設(shè)結(jié)構(gòu) 8的側(cè)面IO上的第一金屬層16，如圖3所示。接下來，重復(fù)圖2和圖3的沉積和回蝕工藝以按需要沉積多個
附加金屬層。首先，沉積一個金屬層，其后該層被各向異性地回蝕以
僅留下該虛設(shè)結(jié)構(gòu)的側(cè)面IO上的該金屬層。
圖4示出了具有第一功函數(shù)的金屬層的第一金屬層16、具有第 二功函數(shù)的第二金屬層18、和具有第三功函數(shù)的第三金屬層20被沉 積在虛設(shè)結(jié)構(gòu)8的側(cè)面IO上的情況。這些第一、第二、和第三金屬 層將一起構(gòu)成被形成的FET的柵極。因此，虛設(shè)結(jié)構(gòu)8的高度確定 了柵極厚度，并且金屬層的總沉積厚度確定了柵極長度。
其后，通過有選擇的蝕刻去除虛設(shè)結(jié)構(gòu)8，并且通過注入來形成 低摻雜源極區(qū)域22和漏極區(qū)域24來使工藝?yán)^續(xù)，如圖5所示。其 后，工藝可繼續(xù)，例如，通過以通常的方式來形成間隔層和較高的摻 雜的源極和漏極區(qū)域。
圖6以俯視圖示出了圖5的步驟?？梢钥吹?，金屬層16、 18、 和20環(huán)繞一個已經(jīng)去除了虛設(shè)結(jié)構(gòu)8的矩形，即虛設(shè)結(jié)構(gòu)區(qū)域9。 應(yīng)該注意，金屬層16、 18、和20使在工藝的該階段所形成的兩個晶 體管短接。
因此，如圖7所示，使用掩模和蝕刻步驟來從區(qū)域28去除金屬 層16、 18、和20以使得兩個晶體管斷開連接。隨后，為各個晶體管 形成了分開的觸點26，并且工藝?yán)^續(xù)以完成晶體管對。
圖7中由箭頭30示出晶體管的縱向(長度)方向。應(yīng)該看到， 所得的晶體管具有三個不同的柵極金屬層，可為它們選擇不同的功函 數(shù)。
因此，該方法提供了制作具有不同的功函數(shù)的晶體管的方法以 減小短柵極長度效應(yīng)，即使晶體管具有在低于100nm的范圍內(nèi)的非 常短的柵極長度，也可以制造，這是由于柵極的長度由金屬層的厚度 確定，而金屬層例如由可精確控制的原子層沉積方式來沉積。
通過適當(dāng)?shù)剡x擇柵極金屬層，短溝道效應(yīng)將被抑制，并且傳輸 效率特性被提高。
注意，在該實施例中，示出了溝道絕緣結(jié)構(gòu)4延伸通過虛設(shè)結(jié) 構(gòu)區(qū)域9的中心，因此使得兩個晶體管彼此絕緣。在可選的實施例(未示出)中，省略了這樣的絕緣，這意味著
由于在虛設(shè)結(jié)構(gòu)區(qū)域9中存在單注入，所以兩個漏極區(qū)域24彼此連 接。因此，在此情況下，晶體管具有公共漏極。通過在虛設(shè)結(jié)構(gòu)區(qū)域 中共同形成源極區(qū)域22來以類似方式提供公共源極。具有公共源極 或漏極的晶體管對常常出現(xiàn)在標(biāo)準(zhǔn)元件設(shè)計中，并且實施例提供了方 便的手段以實現(xiàn)它們。
圖8和圖9示出了處理金屬層16、 18、和20環(huán)繞虛設(shè)結(jié)構(gòu)的情 況的可選方式。在該第二實施例中，虛設(shè)結(jié)構(gòu)8的一個邊沿IO形成 在淺溝道絕緣結(jié)構(gòu)4之上，如圖8所示。
其后，如圖9所示，當(dāng)去除了虛設(shè)結(jié)構(gòu)時，三個金屬層16、 18、 和20僅用于單個晶體管。觸點26被形成用來連接到這些層。
因此，第二實施例具有這樣的優(yōu)點，不需要像在第一實施例中 那樣蝕刻掉區(qū)域28中的金屬層16、 18、和20，而是保留對一個掩模 和一個蝕刻步驟的需要。
本發(fā)明給出沿著柵極長度變化的閾值電壓。在可選的結(jié)構(gòu)中， 與源極和漏極相鄰的金屬層可以是一樣的金屬層，并且可以是具有不 同的功函數(shù)的不同的金屬層，所述不同的金屬層被提供在溝道的中心 部分之上的柵極的中心部分之中。這提供了不同的特性。
本領(lǐng)域技術(shù)人員將會明白，可以對所述晶體管做出多種改變， 并且晶體管當(dāng)然可被包括在眾多不同的工藝中。
權(quán)利要求
1. 一種制造FET的方法，包括在半導(dǎo)體區(qū)域(2)上沉積柵極電介質(zhì)(6)；在虛設(shè)結(jié)構(gòu)區(qū)域(9)中的柵極電介質(zhì)上沉積虛設(shè)結(jié)構(gòu)(8)，并且形成虛設(shè)結(jié)構(gòu)的圖案以具有限定的邊沿(10)；在柵極電介質(zhì)和虛設(shè)結(jié)構(gòu)上保形地沉積具有第一功函數(shù)的第一金屬層(16)；從虛設(shè)結(jié)構(gòu)(8)的頂部(12)和柵極電介質(zhì)(6)的頂部有選擇地回蝕第一金屬層(16)，留下柵極電介質(zhì)(6)上的虛設(shè)結(jié)構(gòu)(8)的側(cè)面(10)上的第一金屬層(16)；在柵極電介質(zhì)和虛設(shè)結(jié)構(gòu)上以及在虛設(shè)結(jié)構(gòu)的側(cè)面上的第一金屬層(16)上保形地沉積具有不同于第一功函數(shù)的第二功函數(shù)的第二金屬層(18)；從虛設(shè)結(jié)構(gòu)的頂部(12)和柵極電介質(zhì)(6)的頂部有選擇地回蝕第二金屬層(18)，留下柵極電介質(zhì)(6)上的虛設(shè)結(jié)構(gòu)(8)的側(cè)面(10)上的第一金屬層(16)上的第二金屬層(18)；去除虛設(shè)結(jié)構(gòu)(8)，留下柵極電介質(zhì)(6)上的第一金屬層(16)和第二金屬層(18)作為具有縱向變化的功函數(shù)的柵極金屬層；以及鄰近第一金屬層(16)和第二金屬層(18)在縱向上注入源極(22)區(qū)域和漏極(24)區(qū)域，以形成一種場效應(yīng)晶體管，其柵極的材料沿著其長度方向在縱向上變化。
2. 如權(quán)利要求1所述的方法，還包括在柵極電介質(zhì)(6)和虛設(shè) 結(jié)構(gòu)(8)上以及在虛設(shè)結(jié)構(gòu)(8)的側(cè)面(10)上的第一金屬層(16) 和第二金屬層(18)上保形地沉積至少一個另外的金屬層(20);以 及在去除虛設(shè)結(jié)構(gòu)(8)之前，從虛設(shè)結(jié)構(gòu)(8)的頂部(12)和 柵極電介質(zhì)(6)的頂部有選擇地回蝕所述至少一個另外的金屬層 (20)，留下柵極電介質(zhì)(6)上的虛設(shè)結(jié)構(gòu)(8)的側(cè)面(10)上的第一金屬層(16)上的第二金屬層(18)上的所述至少一個另外的金屬層(20)。
3. 如權(quán)利要求1或2所述的方法，還包括形成與金屬層(16， 18， 20)接觸的觸點(26)。
4. 如前述任一權(quán)利要求所述的方法，其中，金屬層(16， 18， 20)環(huán)繞虛設(shè)結(jié)構(gòu)區(qū)域(9)，該方法包括在虛設(shè)結(jié)構(gòu)區(qū)域(9)的相 對側(cè)面(10)上形成一對FET，該方法還包括一個步驟斷開對虛設(shè) 結(jié)構(gòu)區(qū)域(9)的相對側(cè)面(10)上的FET進行連接的金屬層(16， 18， 20)。
5. 如權(quán)利要求4所述的方法，還包括在淺溝道絕緣結(jié)構(gòu)(4)上 形成虛設(shè)結(jié)構(gòu)(8)，并且在所述淺溝道絕緣結(jié)構(gòu)的相對側(cè)面上的虛 設(shè)結(jié)構(gòu)的相對側(cè)面(10)上形成一對FET。
6. 如權(quán)利要求4所述的方法，其中，所述一對FET共用形成在 虛設(shè)結(jié)構(gòu)區(qū)域(9)中的一個公共源極(22)或公共漏極(24)。
7. 如權(quán)利要求1至3任一項所述的方法，其中，金屬層(16， 18， 20)環(huán)繞該虛設(shè)結(jié)構(gòu)，該方法包括在淺溝道絕緣結(jié)構(gòu)上形成虛設(shè) 結(jié)構(gòu)(8)的一個邊沿(10)，并且在虛設(shè)結(jié)構(gòu)的相對邊沿(10)上 形成FET。
8. 如前述任一權(quán)利要求所述的方法，其中，F(xiàn)ET是n溝道FET， 并且金屬層(16， 18，20)被以具有最高功函數(shù)的金屬層鄰近源極(22) 且具有最低功函數(shù)的金屬層鄰近漏極(24)的功函數(shù)次序布置。
9. 如權(quán)利要求1至7任一項所述的方法，其中，F(xiàn)ET是p溝道 FET，并且金屬層(16， 18， 20)被以具有最低功函數(shù)的金屬層鄰近源極(22)且具有最高功函數(shù)的金屬層鄰近漏極(24)的功函數(shù)次序 布置。
10.如權(quán)利要求1至7任一項所述的方法，其中，存在至少三 個金屬層(16， 18， 20)，第三金屬層與第一金屬層的材料相同并且 與第二金屬層的材料不同。
全文摘要
一種制造具有多個材料的FET柵極的方法，包括沉積虛設(shè)區(qū)域(8)，其后通過保形沉積每個金屬層構(gòu)成的一個層且其后進行各向異性的回蝕以留下虛設(shè)區(qū)域的側(cè)面(10)上的金屬層從而在柵極電介質(zhì)(6)上形成多個金屬層(16，18，20)。其后，去除虛設(shè)區(qū)域以留下金屬層(16，18，20)作為柵極電介質(zhì)(6)上的柵極。
文檔編號H01L21/28GK101536153SQ200780041125
公開日2009年9月16日 申請日期2007年10月25日 優(yōu)先權(quán)日2006年11月6日
發(fā)明者拉杜·蘇爾代亞努, 赫爾本·多恩博斯 申請人:Nxp股份有限公司