專利名稱：用于金屬互連的介電間隔件和形成該介電間隔件的方法
技術領域：
本發(fā)明涉及集成電路領域。
2)
背景技術：
在集成電路制造中利用金屬互連作為將各種電子和半導體器件連 接成全局電路的部件。在制造此類互連時考慮的兩個關鍵因素是每個 金屬互連的電阻(R)和耦合電容(C)，即，在金屬互連之間生成的串擾。 這兩個因素均妨礙金屬互連的效率。因此， 一直希望在金屬互連中降 低電阻和電容以便減輕所謂的"RC延遲"。
在過去的十年內，諸如在微處理器上發(fā)現(xiàn)的那些性能等集成電路 性能已通過將銅互連結合到線處理順序的"后端"而得到極大的增強。 存在此類銅互連而不是鋁互連大大降低了此類互連的電阻，有助于實 現(xiàn)其改進的傳導和效率。降低金屬互連之間生成的耦合電容的嘗試包 括了使用容納金屬互連的低K(2.5-4)介電層，其中，K是介電層的介 電常數(shù)。但是，結合此類薄膜已證明是復雜的。降低金屬互連之間耦 合電容的其它嘗試集中于"氣隙"技術，在此類技術中，金屬線之間 不存在介電層。雖然此技術對于降低耦合電容有效，使得空氣具有僅 為1的K值，但缺乏支持的介電層會損害多個金屬互連的結構集成度。
因此，本文描述了一種減輕多個金屬互連中RC延遲的方法。


圖1示出根據(jù)本發(fā)明實施例，具有不接觸間隔件(spacer)的多 個互連橫截面圖，這些間隔件顯示了有著點通孔和無著點通孔。
圖2示出根據(jù)本發(fā)明實施例，具有不接觸間隔件的一對互連橫截面圖，其中，互連凹陷到基礎介電層。
圖3示出根據(jù)本發(fā)明實施例，具有不接觸間隔件的多個互連^f黃截 面圖，這些間隔寸牛顯示了 4為互連(dummy interconnect)。
圖4示出根據(jù)本發(fā)明實施例，具有不接觸間隔件的多個互連橫截 面圖，這些間隔件顯示了在金屬互連旁填充有介電層的大間隔。
圖5A-J示出根據(jù)本發(fā)明實施例，表示多個互連形成的橫截面圖， 包括形成不接觸的介電間隔件的步驟。
圖6A-C示出根據(jù)本發(fā)明實施例，表示具有不接觸間隔件的多個 互連形成的橫截面圖。
圖7示出根據(jù)本發(fā)明實施例，具有弱接觸介電間隔件的多個互連 橫截面圖。
具體實施例方式
本文描述了具有介電間隔件、在集成電路中使用的多個金屬互連 和制造具有介電間隔件的此類多個金屬互連的工藝。在下面的說明 中，為提供本發(fā)明的詳盡理解而陳述了多個特定的細節(jié)，如特定的尺 寸和化學狀況。本領域的技術人員將明白，本發(fā)明可在這些特定細節(jié) 不存在的情況下實踐。在其它實例中，諸如圖案化步驟等熟知的處理 步驟未詳細描述以便不必要地混淆本發(fā)明。此外，要理解，圖中所示 各種實施例是圖示表示，并且不一定按比例畫出。
本文公開的是用于金屬互連的介電間隔件和形成此類介電間隔件 的方法。結合與金屬互連側壁相鄰的介電間隔件會導致在各種金屬互 連之間的耦合電容較低，可為多個互連及其連接通孔提供物理支持， 并且可提供無著點通孔可駐留其上的區(qū)域。因此，可形成為結合到集 成電路提供充分集成度，并提供無著點通孔可"著底(land)"其上 的區(qū)域的"氣隙"金屬互連體系結構。
在金屬互連之間使用介電間隔件可降低此類金屬互連之間的耦合 電容或"串擾"，因此，介電間隔件可用于減輕一系列金屬互連內的"RC延遲"。此外，金屬互連之間結合介電間隔件可允許在此類金 屬互連之間的空間中使用介電常數(shù)降低的材料(例如，介電常數(shù)小于 二氧化硅的材料)，從而進一步降低耦合電容。例如，可連同介電間 隔件利用在金屬互連之間的低K (2.5-4的介電常數(shù)，其中二氧化硅 大約為4)介電層。此外，介電間隔件可與一系列金屬互連之間的氣 隙(介電常數(shù)為1) 一起使用，以大大降低金屬互連之間的電容耦合。 在金屬互連之間包括介電間隔件可允許只在通孔駐留的層上使用介 電層。此類方案可執(zhí)行而不損壞基于多個金屬互連的電子結構集成 度。
在與金屬互連相鄰的介電間隔件與鄰近金屬互連相鄰的介電間隔 件不接觸時，即，在它們不連接時，這些金屬互連之間的電容耦合可 大大減少。因此，通過斷開覆蓋一系列金屬互連的共形膜接觸性，即， 在金屬互連的側壁上形成不接觸的介電間隔件，金屬互連之間的電容 耦合路徑可斷開，減少RC延遲。
與金屬互連側壁相鄰的介電間隔件可用于制造包括多個金屬互連 的集成電路。根據(jù)本發(fā)明實施例，形成了如圖1所示的多個金屬互連 100。金屬互連102和104可相互間隔分開，并可位于介電層106上 方。金屬互連102和104可包括可從金屬互連一端導電到金屬互連另 一端的任何適合的材料。在一個實施例中，金屬互連102和104由銅、 銀、鋁或其合金組成。在另一實施例中，金屬互連102和104包括散 布的碳納米管陣列。介電層106可包括適合向多個互連IOO提供結構 集成度的任何材料。在一個實施例中，介電層106的介電常數(shù)范圍為 2-5.5。在另一實施例中，介電層106的介電常數(shù)范圍為2.5-4。在一個 實施例中，介電層106由二氧化硅、硅酸或孔隙率0-10%的摻碳氧化 物組成。
介電間隔件108可位于與金屬互連102和104的側壁相鄰的位置。 根據(jù)本發(fā)明實施例，介電間隔件108如圖1所示相互之間是不接觸的， 即，互不連接。介電間隔件108可由適合向多個互連100提供結構集成度的任何材料組成。在實施例中，介電間隔件108由可通過高選擇 性蝕刻的材料組成。在一個實施例中，介電間隔件108的介電常數(shù)范 圍為3 -7。在另一實施例中，介電間隔件的介電常數(shù)在4-6之間，并 且大于介電層106的介電常數(shù)。在一個實施例中，介電間隔件108由 氮化硅、碳化硅、摻氮碳化硅、摻氧碳化硅、摻硼碳氮化物或摻硼碳 化硅組成。在另一實施例中，間隔件108是金屬基型，并且由CoW 或CoWBP組成。
參照圖1,互連的第二層可位于第二介電層106上方，而第二介 電層又位于金屬互連102和104上方。第三金屬互連110可通過由介 電層106容納的通孔112連接到金屬互連102。在通孔112是如圖1 所示無著點通孔的情況下，介電間隔件108可具有足以為通孔112"著 底"提供表面的寬度。在一個實施例中，介電間隔件108的寬度范圍 為5-20納米。在另一實施例中，通孔112是在金屬互連102頂部表面 一部分上和介電間隔件108頂部表面一部分上。為與無著點通孔112 進行比較，根據(jù)本發(fā)明實施例，圖1中示出了有著點通孔114。
結構100中的金屬互連可包括阻擋層116。阻擋層116可包括適 合禁止金屬互連內電遷移以防止金屬互連氧化或者為鑲嵌 (damascene )工藝中的成核提供表面的任何材料。在一個實施例中， 阻擋層116由鉭、鈦、氮化鉭、氧化鈦或其組合組成。在另一實施例 中，阻擋層116的厚度范圍為50 -150埃。
結構100中的金屬互連也可包括覆蓋層(capping layer) 118。覆 蓋層118可包括禁止金屬互連內電遷移以防止金屬互連氧化或者在介 電間隔件108形成期間保護金屬互連的任何材料。覆蓋層118也可允 許使用含氧介電間隔件108。在一個實施例中，覆蓋層118包括銥、 釕、鈷、鈷/鵠合金、鈷/鴒磷化物、鈷硼磷化物或其組合。
參照圖1，由于介電間隔件108是不接觸的，并且相互不接觸， 因此，在與鄰近金屬互連102和104相關聯(lián)的介電間隔件108之間可 存在間隙120。間隙120可由能夠使在金屬互連102與104之間有很小電容耦合的任何合適材料或氣體組成。在一個實施例中，間隙120 由空氣組成。在另一實施例中，間隙120的介電常數(shù)在1與2.5之間。 在另一實施例中，間隙120由孔隙率25-40%的#^友氧化物組成。在一 個實施例中，間隙120的介電常數(shù)小于介電層106的介電常數(shù)。
間隙120可具有足以減輕鄰近金屬互連之間串擾的寬度，但足夠 窄，可阻止上部介電層106沉積期間上部介電層106的填充。在實施 例中，間隙120的寬度足以減輕鄰近介電間隔件108之間的串擾。在 一個實施例中，間隙120的寬度大致等于介電間隔件108的寬度。在 另一實施例中，間隙120的寬度范圍為5-20納米。在一個實施例中， 間隙120的寬度大約為鄰近金屬互連之間距離的三分之一。
結合不接觸介電間隔件的多個金屬互連可要求結構加固。根據(jù)本 發(fā)明實施例，此類金屬互連凹陷到基礎介電層，從而"固定 (anchoring)"金屬互連。參照圖2,可包括阻擋層216的金屬互連 202和204凹陷到介電層206中。介電間隔件208可不凹陷，但如圖 2所示仍可不接觸，并通過間隙220隔開。在一個實施例中，包括多 個金屬互連的結構200具有由于金屬互連202和204的固定而得到的 改進的結構集成度。在另一實施例中，凹進的金屬互連202和204通 過鑲嵌工藝形成，其中，在介電層206中的凹口在鑲嵌圖案化步驟期 間形成。
結合不接觸介電間隔件的多個金屬互連可包括具有可變間隔的有 源金屬互連體系結構。有源金屬互連之間各種間隔的此類體系結構可 禁止形成總氣隙體系結構，因為疊加的(overlying)介電層可填充更 寬的間隙，并且可因此增大進一步隔開的金屬互連之間的耦合電容。 根據(jù)本發(fā)明實施例，偽金屬互連，即未連接到集成電路有源部分的金 屬互連用于保持金屬互連之間的等同間隔。參照圖3,多個金屬互連 300包括偽金屬互連330。在一個實施例中，偽金屬互連330阻止介 電層306填充鄰近有源金屬互連上不接觸介電間隔件之間的間隙。
作為與圖3相關聯(lián)結構的備選，結合不接觸介電間隔件、包括具有可變間隔的有源金屬互連體系結構的多個金屬互連可不結合偽金 屬互連。根據(jù)本發(fā)明實施例，與相互進一步隔開的鄰近金屬互連相關
聯(lián)的不接觸介電間隔件之間的間隔可填充有疊加的介電層。參照圖4, 鄰近金屬互連412和414比鄰近金屬互連402和404進一步隔開。金 屬互連402和404上方的介電層406未填充在金屬互連402與404之 間的間隙，而金屬互連412和414上方的介電層440填充了金屬互連 412與414之間的間隙。在一個實施例中，寬度比介電間隔件寬度更 大的間隙填充有疊加的介電層440。根據(jù)本發(fā)明實施例，介電層440 沉積厚度足以填充金屬互連412與414之間的間隙，其中，如圖4所 示，間隙寬度大于介電間隔件的寬度，并且厚度足以隨后拋光為在金 屬互連412與414上方和之間的平整表面。根據(jù)本發(fā)明另一實施例， 介電層440旋涂厚度足以填充金屬互連412與414之間的間隙，其中， 如圖4所示，間隙寬度大于介電間隔件的寬度，并且厚度足以在金屬 互連412與414上方和之間提供平整表面。
用于金屬互連的介電間隔件可通過任何適合的方法制造，使得在 介電間隔件形成期間保持金屬互連和基礎介電層的集成度。根據(jù)本發(fā) 明實施例，圖5A-J示出用于在集成電路中多個金屬互連的不接觸介電 間隔件的形成。參照圖5A,結構500可包括多個互連的一部分、半 導體襯底或半導體或電子器件陣列。在一個實施例中，結構500是裝 在介電層中的互補型金屬氧化物半導體(CMOS)晶體管。如圖5A所 示，介電層502沉積在結構500上方。通過在結構500上方提供介電 層502大致均勻覆蓋的任何適合技術，可沉積介電層502。在一個實 施例中，通過旋涂工藝、化學汽相沉積工藝或基于聚合物的化學汽相 沉積工藝而沉積介電層502。介電層502可包括充當用于具有介電間 隔件的多個金屬互連的耐用基底的任何適合金屬。在一個實施例中， 介電層502由二氧化硅、硅酸或孔隙率0-10%的摻碳氧化物組成。
金屬互連可通過任何適合技術在介電層502上方形成。在一個實 施例中，金屬互連通過應用到掩蓋金屬薄膜(blanket metal film)的負蝕刻(subtractive etch)工藝形成。在另 一實施例中，金屬互連通過鑲 嵌技術形成。參照圖5B-5D,使用犧牲介電層的鑲嵌技術可用于形成 金屬互連。如圖5B所示，通過提供在介電層502上方大致均勻覆蓋 的犧牲介電層504的任何適合技術，可沉積犧牲介電層504。在一個 實施例中，通過旋涂工藝、化學汽相沉積工藝或基于聚合物的化學汽 相沉積工藝而沉積犧牲介電層504。犧牲介電層504可包括隨后可去 除而不影響介電層502或金屬互連的任何適合材料。在一個實施例中， 犧牲介電層504由孔隙率20-35%的摻碳氧化物組成。
參照圖5C，犧牲介電層504可^皮圖案化以形成圖案化犧牲介電層 506，該層暴露了部分介電層502。金屬互連510隨后可如圖5D所示， 在圖案化犧牲介電層中、在介電層502暴露表面上方形成。金屬互連 510可通過填充在圖案化犧牲介電層506中形成的溝槽的任何適合技 術形成。在一個實施例中，通過電沉積工藝及隨后的化學-機械拋光步 驟而沉積金屬互連510。金屬互連510可包括可從金屬互連一端導電 到金屬互連另一端的任何適合的材料。在一個實施例中，金屬互連510 由銅、銀、鋁或其合金組成。在另一實施例中，金屬互連510包括散 布的^f灰納米管陣列。
如圖5D所示，金屬互連510可包括阻擋層508。通過對圖案化犧 牲介電層506中形成的溝槽側壁和底部均勻加襯(evenly lines)的任何 適合技術，可沉積阻擋層508。在一個實施例中，通過原子層沉積工 藝、化學汽相沉積工藝或物理汽相沉積工藝而沉積阻擋層508。阻擋 層508可包括適合禁止金屬互連510內電遷移以防止金屬互連510氧 化或者為鑲嵌工藝中的成核提供表面的任何材料。在一個實施例中， 阻擋層508由鉭、鈥、氮化鉭、氧化鈥或其組合組成。在另一實施例 中，阻擋層508的厚度范圍為50-150埃。
金屬互連510也可包括覆蓋層512。覆蓋層512可包括適于禁止 金屬互連內電遷移以防止金屬互連氧化或者在介電間隔件形成期間 保護金屬互連的任何材料。覆蓋層512也可允許使用含氧介電間隔件。在一個實施例中，覆蓋層512包括銥、釕、鈷、鈷/鴒合金、鈷/鴒磷 化物、鈷硼磷化物或其組合。
如圖5E所示，可去除圖案化犧牲介電層506以提供開放的 (free-standing )金屬互連510。圖案化犧牲介電層506可通過任何適 合的技術去除，其中，去除工藝不影響介電層502或金屬互連510。 根據(jù)本發(fā)明一個實施例，圖案化犧牲介電層506由孔隙率20-35%的摻 碳氧化物組成，介電層502由孔隙率0-10%的摻碳氧化物組成，并且 圖案化犧牲介電層506通過包括20-30%容積的氫氧化四曱銨的濕蝕 刻化學劑去除。
參照圖5F,形成間隔件的介電層514可跨金屬互連510和在介電 層502的暴露表面上方共形沉積。通過形成共形或近共形層的任何適 合技術，可沉積形成間隔件的介電層514。此外，通過不會使可能位
積形成間隔件的介電層514。在一個實施例中，形成間隔件的介電層 514在400 。C或低于該溫度沉積。在另 一實施例中，通過原子層沉積 或化學汽相沉積而沉積形成間隔件的介電層514。形成間隔件的介電 層514可包括可提供無著點通孔可"著底"到其上的表面的任何適合 介電材料。在一個實施例中，形成間隔件的介電層514由氮化硅、碳 化硅、摻氮碳化硅、摻氧碳化硅、摻硼碳氮化物或摻硼碳化硅組成。 在另一實施例中，形成間隔件的介電層514由摻硼,友氮化物層組成， 其中所述摻硼,友氮化物層通過氣體曱烷、乙硼烷和氨的反應而形成。 在一個實施例中，如下所述，形成間隔件的介電層514的厚度確定介 電間隔件116的寬度。
如圖5G所示，形成間隔件的介電層514可被圖案化以形成不接 觸的介電間隔件516。通過從金屬互連510頂部表面或其相應覆蓋層 512及從暴露于金屬互連510之間的介電層502頂部表面去除形成間 隔件的介電層514的一部分的任何適合技術，形成間隔件的介電層514 可^^皮圖案化。因此，如圖5G所示，與金屬互連510側壁或其相應阻擋層508相鄰的形成間隔件的介電層514的一部分可保留，以形成不 接觸的介電間隔件516。在一個實施例中，通過使用各向異性蝕刻工 藝，形成間隔件的介電層514被圖案化以形成介電間隔件516。在另 一實施例中，通過使用包括通式CxFy的碳氟化合物的垂直性干蝕刻或 等離子蝕刻工藝，形成間隔件的介電層514一皮圖案化以形成介電間隔 件516，其中，x和y是自然數(shù)。在另一實施例中，通過使用包括自 由基碳氟化合物的垂直性干蝕刻或等離子蝕刻工藝，形成間隔件的介 電層514被圖案化以形成介電間隔件516。在一個實施例中，介電間 隔件116的寬度由形成間隔件的介電層514的厚度確定。在另一實施 例中，各向異性蝕刻工藝被擴展以去除部分介電層502。
參照圖5H，在金屬互連510上形成介電間隔件516后，介電層 518可沉積在金屬互連510或其相應覆蓋層512上方及介電間隔件516 上方。如圖5H所示，通過在金屬互連510和511上方和介電間隔件 516上方提供大致均勻覆蓋而不會大量填充鄰近金屬互連510和511 的介電間隔件516之間空間的任何適合技術，可沉積介電層518。在 一個實施例中，通過旋涂工藝、化學汽相沉積工藝或基于聚合物的化 學汽相沉積工藝而沉積介電層518。介電層518可包括充當用于金屬 互連新層的耐用基底的任何適合金屬。在一個實施例中，介電層518 由二氧化硅、硅酸或孔隙率0-10%的摻碳氧化物組成。
間隙520可在鄰近金屬互連510與511的介電間隔件516之間和 介電層502與518之間形成。間隙520可由能夠使金屬互連510與511 之間有很小電容耦合的任何合適材料或氣體組成。在一個實施例中， 間隙520由空氣組成。在另一實施例中，如結合圖6A-C論述的一樣， 間隙120由孔隙率25-40%的摻^友氧化物組成。
參照圖51,介電層518可被圖案化以形成在至少部分金屬互連511 或其相應覆蓋層512上方的通孔溝槽530。未直接在金屬互連511頂 部表面上方或其相應覆蓋層512上方的通孔溝槽530的任何部分可以 在部分介電間隔件516上方。根據(jù)本發(fā)明實施例，如圖5I所示，介電間隔件516提供無著點通孔溝槽530可著底到其上的表面。參照圖5J， 金屬互連522和524的第二層可在介電層518上方形成。根據(jù)本發(fā)明 實施例，金屬互連524通過無著點通孔526與基礎金屬互連511連接。 因此，可以形成具有不接觸介電間隔件以便為結合到集成電路中提供 結構支持和提供無著點通孔可"著底"其上的區(qū)域的"氣隙，，金屬互 連體系結構。
根據(jù)本發(fā)明另一實施例，如圖6A-C所示，可使用與空氣不同的 材^f填充圖5H的間隙520。參照圖6B,空隙介電層660可在圖6A 所示的結構(類似于圖5G的結構)上沉積?？障督殡妼?60可由能 夠使金屬互連610之間有很小電容耦合的任何合適材料組成。在一個 實施例中，空隙介電層660的介電常數(shù)在1與2.5之間。在另一實施 例中，空隙介電層660由孔隙率25-40%的摻碳氧化物組成。在一個實 施例中，空隙介電層660的介電常數(shù)小于介電層602的介電常數(shù)。介 電層618隨后可沉積在金屬互連610或其相應金屬覆蓋612上方、介 電間隔件616上方及空隙介電層660上方。在一個實施例中，空隙介 電層660的介電常數(shù)小于介電層618的介電常數(shù)。因此，可以形成具 有不接觸介電間隔件以便為結合到集成電路中提供結構支持和提供 無著點通孔可"著底"其上的區(qū)域的"超低K間隙"金屬互連體系結 構。
在形成間隔件的介電層514圖案化以形成介電間隔件516 (上面 的圖5F和5G)期間，不完全的蝕刻工藝會在金屬互連上方和介電間 隔件之間的部分介電層上方留下殘余部分的形成間隔件的介電層 514。根據(jù)本發(fā)明實施例，如圖7所示，不完全的形成間隔件的介電 層圖案化產(chǎn)生了 "弱接觸"介電間隔件716和在介電層702上方及金 屬互連710上方的殘余介電材料770。因此，可以形成具有弱接觸介 電間隔件以便為結合到集成電路中提供結構支持和提供無著點通孔 可"著底"其上的區(qū)域的"氣隙，，金屬互連體系結構。
雖然上述實施例設想了用于金屬互連的不接觸介電間隔件，但本發(fā)明并不限于使用金屬互連。導電碳納米管可捆綁在一起，并用作互 連以將電子或半導體器件結合到集成電路中。根據(jù)本發(fā)明另一實施 例，不接觸的介電間隔件連同基于導電碳納米管的互連一起使用。因 此，不接觸介電間隔件可在基于成束碳納米管的互連側壁上形成以減
少與此類互連相關聯(lián)的RC延遲，提供互連體系結構的耐用性，或者 提供無著點通孔可著底其上的表面。
因此，結合介電間隔件的多個金屬互連和形成此類介電間隔件的 方法已描述。在一個實施例中，與鄰近金屬互連相鄰的介電間隔件是 相互不接觸的。在另一實施例中，與鄰近金屬互連相鄰的介電間隔件 相互之間弱接觸。在一個實施例中，介電間隔件可提供無著點通孔可 有效著底其上的區(qū)域。
權利要求
1. 一種具有多個互連的電子結構，包括第一介電層；第一互連，其中所述第一互連在所述第一介電層上方；第二互連，其中所述第二互連在所述第一介電層上方，并且其中所述第二互連與所述第一互連間隔分開；第一介電間隔件，其中所述第一介電間隔件與所述第一互連的側壁相鄰，并且其中所述第一介電間隔件在所述第一與所述第二互連之間；第二介電間隔件，其中所述第二介電間隔件與所述第二互連的側壁相鄰，其中所述第二介電間隔件在所述第一互連與所述第二互連之間，并且其中所述第一介電間隔件和所述第二介電間隔件是相互不接觸的，在所述第一介電間隔件與所述第二介電間隔件之間有第一間隙；以及第二介電層，其中所述第二介電層在所述第一互連和所述第二互連的上方，其中所述第二介電層在所述第一介電間隔件和所述第二介電間隔件的上方，以及其中所述第二介電層在所述第一介電間隔件與所述介電間隔件之間的所述第一間隙上方。
2. 如權利要求l所述的結構，其中所述第一間隙包括空氣。
3. 如權利要求1所述的結構，其中所述第一介電間隔件和所述第 二介電間隔件的介電常數(shù)大于所述第一介電層和所述第二介電層的 介電常數(shù)，以及其中所述第一介電層和所述第二介電層的介電常數(shù)大 于所述第 一間隙的所述介電常數(shù)。
4. 如權利要求3所述的結構，其中所述第一介電間隔件和所述第 二介電間隔件由氮化硅、碳化硅、摻氮碳化硅、摻氧碳化硅、摻硼碳 氮化物或摻硼碳化硅組成，其中所述笫一介電層和所述第二介電層由 二氧化硅、硅酸或孔隙率0-10%的摻碳氧化物組成，以及其中所述第一間隙由孔隙率25-40%的摻石灰氧化物或空氣組成。
5. 如權利要求1所述的結構，其中所述第一介電間隔件和所述第 二介電間隔件的寬度大致等于所述第 一 間隙的寬度。
6. 如權利要求5所述的結構，其中所述第一介電間隔件和所述第 二介電間隔件的所述寬度在5-20納米的范圍內。
7. 如權利要求l所述的結構，還包括通孔，其中至少部分所述通孔是在所述笫二介電層中，其中所述 通孔在所述第一互連的部分頂部表面上，以及其中所述通孔是在所述 第一介電間隔件的部分頂部表面上。
8. 如權利要求1所述的結構，其中所述第一互連和所述第二互連 凹陷入所述第一介電層中。
9. 如權利要求l所述的結構，還包括第三互連，其中所述第三互連在所述第一介電層上方，其中所述 第三互連與所述第二互連間隔分開；第三介電間隔件，其中所述第三介電間隔件與所述第二互連的側 壁相鄰，并且其中所述第三介電間隔件在所述第二互連與所述第三互 連之間；第四介電間隔件，其中所述第四介電間隔件與所述第三互連的側 壁相鄰，其中所述第四介電間隔件在所述第二互連與所述第三互連之 間，其中所述第三介電間隔件和所述第四介電間隔件是相互不接觸 的，在所述第三介電間隔件與所述第四介電間隔件之間有第二間隙， 其中所述第二間隙的寬度大于在所述第 一介電間隔件與所述第二介 電間隔件之間的所述第一間隙的寬度，以及其中所述第二介電層在所 述第三介電間隔件與所述第四介電間隔件之間的所述第二間隙中。
10. 如權利要求l所述的結構，還包括第三互連，其中所述第三互連在所述第一介電層上方，其中所述 第三互連與所述第二互連間隔分開，以及其中所述第二互連是偽互 連；第三介電間隔件，其中所述第三介電間隔件與所述第二互連的側 壁相鄰，并且其中所述第三介電間隔件在所述第二互連與所述第三互連之間；第四介電間隔件，其中所述第四介電間隔件與所述第三互連的側 壁相鄰，其中所述第四介電間隔件在所述第二互連與所述第三互連之 間，其中所述第三介電間隔件和所述第四介電間隔件是相互不接觸 的，在所述第三介電間隔件與所述第四介電間隔件之間有第二間隙， 其中所述第二間隙的寬度大致等于在所述第 一介電間隔件與所述第 二介電間隔件之間的所述第 一 間隙的寬度，以及其中所述第二介電層 在所述笫三介電間隔件與所述第四介電間隔件之間的所述第二間隙 上方。
11. 如權利要求10所述的結構，其中所述第一間隙和所述第二間 隙包括空氣。
12. 如權利要求IO所述的結構，其中所述第一介電間隔件、所述 第二介電間隔件、所述第三介電間隔件和所述第四介電間隔件的寬度 大致等于所述第一間隙和所述第二間隙的寬度。
13. —種用于制造具有多個互連的電子結構的方法，包括 形成第一介電層；形成第一互連和第二互連，其中所述第一互連和所述第二互連在 所述第一介電層上方形成，并且其中所述第一互連與所述第二互連間 隔分開；在所述第一互連和所述第二互連上方、沿所述第 一互連和所述第 二互連的側壁并在所述第一互連與所述第二互連之間的所述介電層頂部表面上方沉積形成間隔件的介電層；去除在所述第一互連和所述第二互連上方及在所述第一互連與 所述第二互連之間的所述第一介電層的頂部表面上方的所述形成間 隔件的介電層的部分區(qū)域，以形成與所述第一互連和所述第二互連的 側壁相鄰的介電間隔件，在所述第一互連與所述第二互連之間的所述介電間隔件之間具有間隙；以及在所述第一互連和所述第二互連上方、在所述第一互連與所述第 二互連之間的所述介電間隔件之間的所述間隙上方以及與所述第一 互連和所述第二互連的側壁相鄰的所述介電間隔件上方形成第二介 電層。
14. 如權利要求13所述的方法，其中去除在所述第一互連和所述 第二互連上方及在所述第一互連與所述第二互連之間的所述第一介 電層頂部表面上方的所述形成間隔件的介電層的部分區(qū)域將暴露所 述第一互連和所述第二互連的頂部表面，并且暴露在所述第一互連與 所述第二互連之間的所述第 一介電層的頂部表面，以形成與所述第一 互連和所述第二互連的所述側壁相鄰的不"^矣觸介電間隔件。
15. 如權利要求13所述的方法，其中所述形成間隔件的介電層通 過化學汽相沉積工藝或通過原子層沉積工藝沉積，并且其中所述形成 間隔件的介電層由氮化硅、碳化硅、摻氮碳化硅、摻氧碳化硅、摻硼 碳氮化物或摻硼碳化硅組成。
16. 如權利要求13所述的方法，其中所述形成間隔件的介電層由 摻硼碳氮化物層組成，并且其中所述摻硼碳氮化物層通過氣體曱烷、 乙硼烷和氨的反應而形成。
17. 如權利要求13所述的方法，其中去除在所述第一互連和所述 第二互連上方及在所述第一互連與所述第二互連之間的所述第一介 電層頂部表面上方的所述形成間隔件的介電層的部分區(qū)域包括使用 各向異性蝕刻工藝。
18. 如權利要求13所述的方法，其中所述第一介電層和所述第二 介電層通過旋涂工藝、化學汽相沉積工藝或基于聚合物的化學汽相沉 積、工藝形成。
19. 如權利要求18所述的方法，其中所述第一介電層和所述第二 介電層由二氧化硅、硅酸或孔隙率0-10%的摻碳氧化物組成。
20. 如權利要求13所述的方法，還包括在形成所述第一互連和所述第二互連之前，在所述第一介電層上方形成犧牲介電層；以及在形成所述第一互連和所述第二互連之后并在沉積所述形成間 隔件的介電層之前去除所述犧牲介電層，其中所述犧牲介電層^皮去除 而不影響所述第一介電層。
全文摘要
描述了包含介電間隔件的多種金屬互連和形成此類介電間隔件的方法。在一個實施例中，與鄰近金屬互連相鄰的介電間隔件是相互不接觸的。在另一實施例中，介電間隔件可提供無著點通孔可有效著底的區(qū)域。
文檔編號H01L21/28GK101438388SQ200780015999
公開日2009年5月20日 申請日期2007年5月1日 優(yōu)先權日2006年5月4日
發(fā)明者B·博亞諾夫, M·A·侯賽因 申請人:英特爾公司