專利名稱：半導(dǎo)體裝置和電光學(xué)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將在基板上形成的多晶硅膜用于薄膜晶體管的有源層的 半導(dǎo)體裝置以及電光學(xué)裝置。
薄膜晶體管作為液晶裝置的構(gòu)成要素而被使用，所述液晶裝置在有機(jī) 電致發(fā)光裝置中將針對有機(jī)電致發(fā)光元件的電流控制用晶體管或由運(yùn)算 放大器等所代表的模擬電路內(nèi)置于同一基板上。在這種用途中，薄膜晶體 管利用了其飽和特性，但是人們已經(jīng)認(rèn)識到薄膜晶體管的飽和特性與形成
于硅基板上的MOS晶體管相比較而不完全，并且存在相對于漏極電壓的變 化漏極電流增加的現(xiàn)象。參照圖14對這種現(xiàn)象進(jìn)行說明。
第l現(xiàn)象如圖14所示那樣，在薄膜晶體管中，在漏極電壓較高的 范圍內(nèi)由于被稱作效應(yīng)的現(xiàn)象而使得電流增大，并且漏極電流相對于漏 極電壓的變化率也會(huì)變大?？梢匀缦路绞娇紤]相關(guān)現(xiàn)象的發(fā)生原因。首先， 在薄膜晶體管中，使漏極電壓上升時(shí)，若漏極電壓超過夾斷點(diǎn)(匕°乂千才 7)，則漏極端集中較大的電場。若該電場超過一種的強(qiáng)度，則由于因電 場而加速的電子使得產(chǎn)生沖擊離子( < 夕 < 才 化，從而產(chǎn)生電子 ，空穴對。如此而產(chǎn)生的空穴，對于塊體(bulk)型晶體管的情況，向作 為塊體的半導(dǎo)體基板流動(dòng)，并對源，漏極電流產(chǎn)生較大的影響。然而，對 于薄膜晶體管的情況，由于沒有形成針對空穴的導(dǎo)體，因此空穴侵入到溝
道部分，而使得溝道部分的電勢下降，結(jié)果電子電流增加。另外，為了緩 和漏極端的電場集中，而采用在半導(dǎo)體層中將與柵極電極的端部相面對的 區(qū)域作為低濃度區(qū)域的LDD (Lightly Doped Drain)構(gòu)造，但是僅由所涉
及的LDD構(gòu)造不能夠完全抑制彎折(^ > ，)現(xiàn)象。
第2現(xiàn)象對于增強(qiáng)型的晶體管元件的情況，塊體型的M0S晶體管中， 比Vds=Vgs點(diǎn)小Vth的漏極電壓的動(dòng)作點(diǎn)成為夾斷點(diǎn)Vp，比夾斷點(diǎn)Vp 大的源極"漏極電壓Vds的范圍成為飽和區(qū)域。可是，在薄膜晶體管中， 如圖14所示那樣，夾斷點(diǎn)不明確，線性區(qū)域和飽和區(qū)域的邊界，具有較
寬的電壓寬度而成為切換特性。作為其原因，可以考慮是因?yàn)椴捎帽∧ぞ?體管的溝道部由柵極電壓、漏極電壓、源極電壓的相對關(guān)系所決定的構(gòu)造 的緣故。也就是說，可以認(rèn)為是因?yàn)槁O電壓不僅對作為電流路徑的半導(dǎo) 體層，而且通過相對于柵極而位于相反側(cè)的絕緣體中而產(chǎn)生影響。另外，
是由于如下原因，即作為針對第1現(xiàn)象的對策，在采用LDD構(gòu)造的情況下， LDD區(qū)域經(jīng)常成為寄生阻抗因此施加于溝道部的實(shí)效的漏極電壓變小。
第3現(xiàn)象在薄膜晶體管中，作為第1現(xiàn)象而指出的源極，漏極電流 增大的區(qū)域和作為第2現(xiàn)象而指出的夾斷點(diǎn)之間的區(qū)域，是飽和區(qū)域，但 是如圖14那樣，存在漏極電流相對于漏極電壓的變化率不足夠小而無法 期待定電流動(dòng)作的問題。
作為消除該種問題點(diǎn)的設(shè)計(jì)的方法，采用以下的構(gòu)造。
構(gòu)造A:通過將薄膜晶體管的溝道長度加長，而改善第3現(xiàn)象。另外， 若使薄膜晶體管溝道長度變長，則漏極方向的電場強(qiáng)度被緩和，因此第三 現(xiàn)象也被緩和。然而，若想要得到足夠的特性，則其長度會(huì)變得非常大， 若增大溝道長度則柵極電容增大，因此電路動(dòng)作的高頻特性劣化。另外， 想要通過變化柵極電壓而變化柵極電流時(shí)的靈敏度降低。此外，由于薄膜 晶體管的占有面積增大，因此使用范圍受到限制。
構(gòu)造B:已經(jīng)周知有為了緩和漏極端的電場強(qiáng)度而在漏極端形成LDD 區(qū)域的技術(shù)方案，并且通過將該LDD區(qū)域的雜質(zhì)濃度設(shè)置得足夠低，并 將長度尺寸設(shè)定得足夠長，從而能夠緩和第1現(xiàn)象。然而，由于LDD區(qū) 域經(jīng)常作為寄生電阻而起作用，因此實(shí)效的漏極電壓變小，因此第2現(xiàn)象 變得顯著。
構(gòu)造C:如圖15 (a)所示，將兩個(gè)薄膜晶體管串聯(lián)連接，并對漏極
側(cè)的薄膜晶體管的柵極施加一定的電壓Vbias。在如此構(gòu)成的情況下，將節(jié)
點(diǎn)(/ 一 K)電壓Vm作為參數(shù)，若對源極側(cè)TFTs和漏極側(cè)的TFTd的 電壓電流特性進(jìn)行圖示，則如圖15 (b)所示那樣，在圖15 (b)中，虛 線表示將漏極電壓Vd變化為Vdl、 Vd2、 Vd3、 Vd4時(shí)的TFTd的電壓電 流特性。在圖15 (b)中，TFTs和TFTd的電流特性的交點(diǎn)是將兩個(gè)薄膜 晶體管串聯(lián)連接時(shí)的動(dòng)作電流，如圖15 (c)所示，飽和動(dòng)作被顯著改善。 這是被稱作共陰一共柵(力7 3—K、)連接的MOS模擬電路中的一般方法。然而，若采用這種方法，則存在如下問題即另外需要用于生成Vbias 的電路，并且限制了 Vgated的輸入范圍。
構(gòu)造D:與構(gòu)造C類似的動(dòng)作如圖16 (a)所示，將兩個(gè)薄膜晶體管 串聯(lián)連接，并將兩個(gè)薄膜晶體管的柵極彼此電連接，從而即使在將Vbias 和Vgate共同化的情況下也能夠?qū)崿F(xiàn)。即使在采用這種構(gòu)成的情況下，若 以Vm為參數(shù)而對TFTs和TFTd的電壓電流特性進(jìn)行圖示，則如圖16(b) 所示那樣。在圖16(b)中，虛線表示變化Vd時(shí)的TFTd的電壓電流特性， 圖16 (b)所示的交叉點(diǎn)成為將兩個(gè)薄膜串聯(lián)連接時(shí)的動(dòng)作電流，如圖16 (c)所示那樣，飽和動(dòng)作被顯著改善(例如參照非專利文獻(xiàn)l、 2)。 〔非專利文獻(xiàn)1) L.Mariucci et al， AM-LCD， 03 pp57畫60 〔非專利文獻(xiàn)1) Woo-Jin Nam et al， IDW，-04 pp307-310
在采用參照圖16而說明的構(gòu)造D的情況下，可知，TFTd的動(dòng)作點(diǎn)局 限于TFTs的夾斷電壓Vp的近旁，而不能夠得到動(dòng)作點(diǎn)進(jìn)入TFTs的線性 動(dòng)作的范圍的效果。因此，為了得到良好的動(dòng)作點(diǎn)，必須將例如在TFTd 中溝道寬度Wd除以溝道長度Ld時(shí)的值(Wd/Ld)，設(shè)定為TFTs中溝道 寬度Ws除以溝道長度Ls時(shí)的值(Ws/Ls)的數(shù)倍以上，布圖(1^<7々 卜)面的制約較大。
另外，在薄膜晶體管中，原本夾斷電壓近旁中Ids相對于Vds的傾斜 度較大，因此若要解決第2現(xiàn)象，則由(Wd/Ld) / (Ws/Ls)求得的比變 得非常大，因此，若在通常的范圍內(nèi)進(jìn)行布圖(layout),則柵極電容變大 從而電路動(dòng)作的高頻特性劣化，并且薄膜晶體管的占有面積增大。
鑒于以上問題點(diǎn)，本發(fā)明的課題在于提供一種半導(dǎo)體裝置和電光學(xué)裝 置，即使在由彎折效應(yīng)引起在薄膜晶體管的飽和動(dòng)作區(qū)域中存在源極，漏 極電流的變動(dòng)的情況下，也能夠得到穩(wěn)定的輸出。

發(fā)明內(nèi)容
為解決上述課題，本發(fā)明的半導(dǎo)體裝置的特征在于，具有將在基板上 形成的多晶硅膜作為有源層而備置的薄膜晶體管，所述多晶硅膜，形成于 第1柵極絕緣層和所述第2柵極絕緣層的層間，所述薄膜晶體管，具有 第1薄膜晶體管部，其具有位于所述多晶硅膜的漏極側(cè)的第1溝道區(qū)域以及隔著所述第1柵極絕緣層而與該第1溝道區(qū)域相面對的第1前部柵極電
極；第2薄膜晶體管部，其具有在所述多晶硅膜中在源極側(cè)通過雜質(zhì)導(dǎo)入 區(qū)域而與所述第1溝道區(qū)域鄰接的第2溝道區(qū)域，以及隔著所述第1柵極 絕緣層而與該第2溝道區(qū)域相面對的第2前部柵極電極，所述第1薄膜晶 體管部和所述第2薄膜晶體管部導(dǎo)電類型相同且串聯(lián)連接，并且所述第1 前部柵極電極和所述第2前部柵極電極電連接，在隔著所述第2柵極絕緣 層而與所述第2溝道區(qū)域相面對的區(qū)域中形成被施加了源極電位的源極側(cè) 后部柵極電極。
在本發(fā)明中，由于將漏極側(cè)的第1薄膜晶體管部和在源極側(cè)與第1薄 膜晶體管部相鄰接的第2薄膜晶體管部串聯(lián)連接，并且將雙方的柵極電極 電連接，因此動(dòng)作點(diǎn)在第2薄膜晶體管部的夾斷點(diǎn)近旁。因此，能夠減小 因年y夕效應(yīng)引起的飽和區(qū)域中的漏檢電流的變化率。另外，在漏極側(cè)的 第2薄膜晶體管部形成有施加了源極電位的源極側(cè)后部柵極電極，因此即 使把在第1薄膜晶體管中將溝道寬度除以溝道長度時(shí)的值設(shè)定得比在第2 薄膜晶體管中將溝道寬度除以溝道長度時(shí)的值的過剩還要大，也能夠?qū)⒌?br> 1薄膜晶體管的電導(dǎo)相對于第2薄膜晶體管的電導(dǎo)降低，因此能夠確實(shí)地 防止動(dòng)作點(diǎn)進(jìn)入第2薄膜晶體管的線性動(dòng)作范圍。故而，即使沒有追加生 成偏壓的電路，也能夠與將兩個(gè)薄膜晶體管級聯(lián)(力7〕一K)連接時(shí)的 情況相同，將飽和區(qū)域中的漏極電流的變化率減小，從而能夠顯著地改善 飽和動(dòng)作。
在本發(fā)明中，優(yōu)選為，所述源極側(cè)后部柵極電極，從所述第2溝道區(qū) 域中的源極側(cè)端部形成到面向漏極側(cè)端部的中途位置。也就是說，關(guān)于所 述源極側(cè)后部柵極電極，優(yōu)選為以避開與所述第2溝道區(qū)域的漏極側(cè)端部 相重合的區(qū)域的方式形成。若如此而構(gòu)成，則能夠排除來自第2溝道區(qū)域 的漏極端中的源極側(cè)后部柵極電極的縱電場的影響。
在本發(fā)明中，優(yōu)選為，在隔著所述第2柵極絕緣層而與所述第1溝道 區(qū)域相面對的區(qū)域中，形成與所述第1前部柵極電極電連接的漏極側(cè)后部 柵極電極。若如此而構(gòu)成，則能夠使第1薄膜晶體管部的電導(dǎo)相對于第2
薄膜晶體管部的電導(dǎo)升高，因此即使不追加用于生成偏壓的電路，也能夠 與將兩個(gè)薄膜晶體管級聯(lián)連接的情況相同，減小保護(hù)區(qū)域中的漏極電流的變化率，并能夠顯著地改善飽和動(dòng)作。
在本發(fā)明中，優(yōu)選為，所述漏極側(cè)后部柵極電極，從所述第l溝道區(qū) 域中的源極側(cè)端部形成到面向漏極側(cè)端部的中途位置。即，優(yōu)選為，關(guān)于 所述漏極側(cè)后部柵極電極，以避開與所述第1溝道區(qū)域的漏極側(cè)端部相重 合的區(qū)域的方式形成。若如此而構(gòu)成，則能夠排除來自第l溝道區(qū)域的漏 極端中的漏極側(cè)后部柵極電極的縱電場的影響。
在本發(fā)明中，可以采用在所述基板上順次層積所述第2柵極絕緣層、 所述多晶硅膜和所述第1柵極絕緣層的構(gòu)成。
在本發(fā)明中，可以采用在所述基板上順次層積所述第1柵極絕緣層、 所述多晶硅膜和所述第2柵極絕緣層的構(gòu)成。
適用本發(fā)明的半導(dǎo)體裝置，可以用于在便攜式電話機(jī)和移動(dòng)計(jì)算機(jī)等 電子機(jī)器中所使用的顯示裝置，或在打印頭等所使用的電光學(xué)裝置，此時(shí)， 所述半導(dǎo)體裝置是形成了多個(gè)像素的元件基板。在這種電光學(xué)裝置中，使 用本發(fā)明的薄膜晶體管，用于構(gòu)成各像素的有機(jī)EL元件的驅(qū)動(dòng)用、或用 于構(gòu)成液晶顯示裝置中在元件基板上的驅(qū)動(dòng)電路中以運(yùn)算放大器(才^7 77°)等所代表的模擬電路。在這些用途中，若用于有機(jī)EL元件的驅(qū)動(dòng) 用，則黑顯示時(shí)的電流泄漏(y—夕)減小，對比度提高。另外，即使存 在因顯示面板內(nèi)部的電源布線的阻抗而引起的電源電壓的變動(dòng)，由于驅(qū)動(dòng) 電流沒有變化，因此能夠進(jìn)行均勻的顯示，并能夠?qū)崿F(xiàn)更大容量 大型的 顯示器。此外，若作為構(gòu)成運(yùn)算放大器(才^7 y7)的模擬電路而使用， 則能夠?qū)崿F(xiàn)線性更好偏移更小的輸出緩存器。為此，能夠提供高品位的液 晶顯示裝置。另外，若存在偏移，則會(huì)因此而產(chǎn)生顯示的閃爍和圖像滯留 現(xiàn)象，若適用本發(fā)明，則能夠解決該問題。


圖1 (a)和(b)是表示適用本發(fā)明的有機(jī)EL裝置的電結(jié)構(gòu)的方框 圖以及電流控制用的薄膜晶體管的等價(jià)電路圖。
圖2是表示備有有機(jī)EL元件的元件基板剖面圖。
圖3 (a)、 (b)是表示本發(fā)明的實(shí)施方式l所涉及的電流控制用薄膜 晶體管的俯視圖和剖面圖。
圖4是表示用于說明適用本發(fā)明后的薄膜晶體管的效果的電壓電流 特性圖。
圖5是表示將適用本發(fā)明的薄膜晶體管的飽和特性與以往例和參考例 進(jìn)行比較的說明圖。
圖6是表示在本發(fā)明和以往的薄膜晶體管中變化柵極電壓時(shí)的電壓電 流特性的曲線圖。
圖7是表示本發(fā)明的實(shí)施方式1所涉及的電流控制用薄膜晶體管的制 造方法的一例的工序剖面圖。
圖8是在圖7所示的工序以下進(jìn)行的各工序的工序剖面圖。
圖9 (a)、 (b)是表示本發(fā)明的實(shí)施方式1的改良例所涉及的電流控 制用薄膜晶體管的俯視圖和剖面圖。
圖10 (a)、 (b)是表示本發(fā)明的實(shí)施方式2所涉及的電流控制用薄膜
晶體管的俯視圖和剖面圖。
圖11是表示本發(fā)明的實(shí)施方式2所涉及的電流控制用薄膜晶體管的 制造方法的工序剖面圖。
圖12 (a)、 (b)是表示本發(fā)明的實(shí)施方式2的改良例所涉及的電流控 制用薄膜晶體管的俯視圖和剖面圖。
圖13是作為適用本發(fā)明的半導(dǎo)體裝置的其他的例子而在液晶顯示裝 置中在元件基板上形成的驅(qū)動(dòng)電路的說明圖。
圖14是表示以往的薄膜晶體管的問題的說明圖。
圖15是將兩個(gè)薄膜晶體管共陰一共柵連接時(shí)的說明圖。
圖16是多柵極構(gòu)造的薄膜晶體管的說明圖。
圖中l(wèi)a 多晶硅膜，le 第l溝道部、lg 第2溝道部，2 上層側(cè) 柵極絕緣層，3a 第l前部電極，3b 第2前部電極，6e、 8e 漏極側(cè)后 部柵極電極，6f、 8b 源極側(cè)后部柵極電極，7 下層側(cè)柵極絕緣層(第1 柵極絕緣層)，10 薄膜晶體管，10a 第1薄膜晶體管部，10b 第2薄 膜晶體管部，12 下層側(cè)柵極絕緣層(第1柵極絕緣層)，17 上層側(cè)柵 極絕緣層(第l柵極絕緣層)，13 元件基板(半導(dǎo)體裝置)，15 透明基 板。
具體實(shí)施例方式
以下，參照

本發(fā)明的實(shí)施方式。另外，在以下的說明中所使 用的各圖中，為了使各層和各構(gòu)件在附圖中能夠認(rèn)知，而使各層和各構(gòu)件 的每個(gè)比例尺(縮尺)不同。另外，在以下的說明中，作為備有適用本發(fā)明的薄膜晶體管的半導(dǎo)體裝置，在有機(jī)EL裝置的元件基板中，以適用用 于驅(qū)動(dòng)有機(jī)EL元件的薄膜晶體管的例子為中心進(jìn)行說明。
〔實(shí)施方式1)
(發(fā)光裝置的整體構(gòu)成)
圖1 (a)、 (b)是表示適用本發(fā)明的有機(jī)EL裝置的電構(gòu)成的方框圖， 以及電流控制用薄膜晶體管的等價(jià)電路圖。圖1 (a)所示的發(fā)光裝置100 是利用薄膜晶體管對通過流過驅(qū)動(dòng)電流而發(fā)光的有機(jī)EL元件進(jìn)行驅(qū)動(dòng)控 制的裝置，在該種類型的發(fā)光裝置100中，由于有機(jī)EL元件自己發(fā)光， 因此不需要背光燈，另外，也具有視場角依存性較小的優(yōu)點(diǎn)。
在發(fā)光裝置100中，在元件基板13上，構(gòu)成多條掃描線120、在相 對于該掃描線120的延伸方向而交叉的方向上延伸設(shè)置的多條數(shù)據(jù)線110、 與掃描線120并列設(shè)置的多條共用供電線130、以及與數(shù)據(jù)線110和掃描 線120的交叉點(diǎn)相對應(yīng)的像素100a構(gòu)成，像素100a，以矩陣狀配置于像 素顯示區(qū)域。在元件基板13上，針對數(shù)據(jù)線110構(gòu)成備有移位寄存器、 電平移動(dòng)器(PX》、乂:7夕)、視頻線、模擬開關(guān)的數(shù)據(jù)線驅(qū)動(dòng)電路(未 圖示)，針對掃描線120，構(gòu)成備有移位寄存器和電平移動(dòng)器的掃描線驅(qū)動(dòng) 電路(未圖示)。另外，在多個(gè)像素電路100a的每個(gè)中，構(gòu)成通過掃描 線120向柵極電極供給掃描信號的像素開關(guān)用薄膜晶體管20;對通過該薄 膜晶體管20從數(shù)據(jù)線110供給的圖像信號進(jìn)行保持的保持電容30;其柵 極上被供給由該保持電容30所保持的圖像信號的電流控制用薄膜晶體管 10;通過薄膜晶體管10與共用供電線130進(jìn)行電連接時(shí)從共用給電線130 流過驅(qū)動(dòng)電流的有機(jī)EL元件40。
(有機(jī)EL元件和元件基板的構(gòu)成)
圖2是備有有機(jī)EL元件的元件基板的剖面圖。如圖2所示，在元件 基板13中，有機(jī)EL元件40，例如成為順次層積如下構(gòu)件的構(gòu)造即作 為陽極而發(fā)揮功能的像素電極44;將來自該像素電極的孔穴注入/輸送的孔穴輸送層46;由有機(jī)EL物質(zhì)構(gòu)成的發(fā)光層47 (有機(jī)功能層)；將電子 注入/輸送的電子注入層48;以及陰極49。發(fā)光裝置100,在將由發(fā)光層 47所發(fā)光的光從像素電極44側(cè)出射的底發(fā)射(求卜厶工S、乂乂3乂)方 式的情況下從元件基板13的基體側(cè)取出發(fā)出的光。為此，作為元件基板 13的基體，使用玻璃、石英、樹脂(塑料板、塑料膜)等透明基板15， 并且作為透明基板15，玻璃基板是合適的。
另外，在元件基板13上，如有機(jī)EL元件40的下層側(cè)所示意性地表 示的那樣，形成電路部16，所述電路部16備有參照圖l (a)所說明的 數(shù)據(jù)線110、掃描線120、共用供電線130、像素開關(guān)用薄膜晶體管20、 保持電容30、電流控制用薄膜晶體管10等。 (電流控制用薄膜晶體管的構(gòu)成)
圖3 (a)、 (b)是用于本實(shí)施方式的發(fā)光裝置的電流控制用薄膜晶體 管的俯視圖和剖面圖，這里所示的例子，是在基板上順次層積后部柵極電 極、下層側(cè)柵極絕緣層(第2柵極絕緣層)、多晶硅膜、上層側(cè)柵極絕緣 層(第l柵極絕緣層)、以及前部柵極電極。另外，在圖3 (a)中，對于 多晶硅膜用短點(diǎn)線表示，對于前部柵極電極用實(shí)線表示，對于源極，漏極 電極用一點(diǎn)點(diǎn)劃線表示，對于后部柵極電極用長點(diǎn)線表示，對于多晶硅膜 的各區(qū)域的邊界用兩點(diǎn)點(diǎn)劃線表示。
在本實(shí)施方式中，目標(biāo)在于構(gòu)成圖1 (a)所示的電流控制用薄膜晶體 管10，采用圖16 (a)、 (b)、 (c)而說明的多柵極構(gòu)造(構(gòu)造D)，如圖1 (b)所示那樣，將漏極側(cè)的薄膜晶體管(TFTd)和源極側(cè)的薄膜晶體管 (TFTs)串聯(lián)連接，并將兩個(gè)薄膜晶體管(TFTd、 TFTs)的柵極彼此(前 部柵極電極彼此)電連接。
另外，在本實(shí)施方式的薄膜晶體管10中，在漏極側(cè)的薄膜晶體管 (TFTd)和源極側(cè)的薄膜晶體管(TFTs)的每個(gè)上設(shè)置后部柵極，關(guān)于 漏極側(cè)的薄膜晶體管(TFTd)的后部柵極(漏極側(cè)后部柵極)與柵極(前 部柵極)相電連接，在源極側(cè)的薄膜晶體管(TFTs)的后部柵極(源極側(cè) 后部柵極)上施加源極電位。
為了構(gòu)成這種薄膜晶體管10，在本實(shí)施方式的元件基板13 (半導(dǎo)體 裝置)中，如圖3 (a)、 (b)所示那樣，在透明基板15上，形成硅氧化膜和硅氮化膜等基底(下地)保護(hù)膜(未圖示)，在其表面?zhèn)刃纬陕O側(cè)后
部柵極電極8a和源極側(cè)后部柵極電極8b。另外，在漏極側(cè)后部柵極電極 8a和源極側(cè)后部柵極電極8b的上層形成下層側(cè)柵極絕緣層7 (第2柵極 絕緣層)。
在下層側(cè)柵極絕緣層7的上層形成島狀的多晶硅膜la。多晶硅膜la， 是相對于元件基板13形成非晶硅膜la后，通過激光退火或燈退火等多 結(jié)晶化后的多晶硅膜，在其表面，形成硅氧化膜和硅氮化膜等上層側(cè)柵極 絕緣層2 (第l柵極絕緣層)。
在本實(shí)施方式中，形成在多晶硅膜la的漏極側(cè)位置備有第1溝道 區(qū)域le的N溝道型第1薄膜晶體管部10a，并在源極側(cè)與第1薄膜晶體 管部相鄰接的位置，形成N溝道型的第2薄膜晶體管10b。第2薄膜晶體 管10b，在多晶硅膜la中，在經(jīng)由高濃度N型區(qū)域lf (雜質(zhì)導(dǎo)入?yún)^(qū)域) 在源極側(cè)與第1溝道區(qū)域le相鄰接的位置備有第2溝道區(qū)域lg，第1薄 膜晶體管部10a和第2薄膜晶體管部10b串聯(lián)連接而構(gòu)成N溝道型薄膜晶 體管10。這里，第1薄膜晶體管部10a的溝道長度，設(shè)定得比第2薄膜晶 體管的溝道長度短。
第1薄膜晶體管10a和第2薄膜晶體管10b，在隔著上層側(cè)柵極絕緣 層2與第1溝道區(qū)域le相面對的位置，和隔著上層側(cè)柵極絕緣層2而與 第2溝道區(qū)域lg相面對的位置，分別備有第1前部柵極電極3a和第2前 部柵極電極3b，前部柵極電極3a、 3b彼此在多晶硅膜la的側(cè)方位置互相 連接而實(shí)現(xiàn)電連接。
第1薄膜晶體管部10a具有LDD構(gòu)造。但是，關(guān)于第1薄膜晶體管 10a，其僅在與第1溝道區(qū)域le在漏極側(cè)相鄰接的位置備有低濃度N型區(qū) 域ld，而在與第1溝道區(qū)域le在源極側(cè)鄰接的位置并不具備低濃度N型 區(qū)域。第2薄膜晶體管部10b，不具備LDD構(gòu)造和自對齊(t々77，^ y)構(gòu)造的任何一種，僅在多晶硅膜la中在相對于第2前部環(huán)境電極3b 的長度分析的中央?yún)^(qū)域而重疊的位置備有第2溝道區(qū)域lg。為此，在多晶 硅膜la中，從漏極側(cè)向源極側(cè)，形成高濃度N型區(qū)域lc、低濃度N型區(qū) 域ld、第1溝道區(qū)域le、高濃度N型區(qū)域lf、第2溝道區(qū)域lg和高濃度 N型區(qū)域lh，并通過高濃度N型區(qū)域lc、低濃度N型區(qū)域ld、第l溝道
區(qū)域le和高濃度N型區(qū)域If形成第1薄膜晶體管部10a，并通過高濃度 N型區(qū)域lf、第2溝道區(qū)域lg和高濃度N型區(qū)域lh而形成第2薄膜晶體 管部。另外，高濃度N型區(qū)域lf，作為第l薄膜晶體管10a和第2薄膜晶 體管10b的節(jié)點(diǎn)(乂 一 K)而發(fā)揮功能。
在本實(shí)施方式中，低濃度N型區(qū)域ld，是將第l前部柵極電極3a、 3b作為掩模，以例如約0.1 X 10"/cm2 約10X 1013/cm2的劑量(K、一X、) 導(dǎo)入低濃度N型的雜質(zhì)離子(!Jy離子)的區(qū)域，雜質(zhì)濃度大概是0.1X 1018/cm3 10X1018/Cm3。為此，低濃度N型區(qū)域ld，與第1前部柵極電 極3a自對齊地形成。高濃度N型區(qū)域lc、 lf、 lh，將抗蝕劑掩模作為掩 模而使用，是通過導(dǎo)入約0.1 X 1015/(^12 約10X 1015/cm2的劑量而導(dǎo)入高 濃度N型雜質(zhì)離子(磷離子)而形成的區(qū)域，雜質(zhì)的濃度大概是0.1 X 1027咖3 約10X 1020/cm3。
在前部柵極電極3a、 3b的上層形成層間絕緣膜4，并通過形成于層間 絕緣膜4上的接觸孔(〕7夕夕卜爾一少)4a、 4b，漏極電極6a與高濃 度N型區(qū)域lc電連接，源極電極6b與高濃度N型區(qū)域lh電連接。
這里，在上層側(cè)柵極絕緣層2的上層，中繼電極3c與前部柵極電極 3a、 3b同時(shí)形成，該中繼電極3c通過形成于下層側(cè)柵極絕緣層7和上層 側(cè)柵極絕緣層2的接觸孔2a而與源極側(cè)后部柵極電極8b電連接。另外， 在層間絕緣膜4上也形成接觸孔4c，源極6b通過接觸孔4c而與中繼電極 3c電連接。為此，源極側(cè)后部柵極電極8b與源極電極6b電連接，并施加 源極電位。
另外，在多晶硅膜la的側(cè)方位置，在下側(cè)柵極絕緣層7和上層側(cè)柵 極絕緣層2上形成接觸孔2b，第1前部柵極電極3a和漏極側(cè)后部柵極電 極8a通過接觸孔2b而電連接。 (本實(shí)施方式的效果) 參照圖4、圖5和圖6，說明適用本發(fā)明的薄膜晶體管的效果。圖4 是用于說明適用了本發(fā)明的薄膜晶體管的效果的電壓電流特性圖，圖4 (a)、 (b)、 (c)的每個(gè)，是表示構(gòu)成適用了本發(fā)明的薄膜晶體管的薄膜 晶體管部的各電壓電流特性的曲線圖。圖5是將適用了本發(fā)明的薄膜晶體 管的飽和特性與以往利和參考例相比較的而表示的說明圖。圖6(a)、 (b)
是表示在本發(fā)明和以往的薄膜晶體管中使柵極電壓變化時(shí)的電壓電流特 性的曲線圖。
在本實(shí)施方式的薄膜晶體管10中，采用參照圖16而說明的構(gòu)造D， 第1薄膜晶體管10a相當(dāng)于圖16 (a)所示的TFTd，第2薄膜晶體管部 10b相當(dāng)于圖16 (a)所示的TFTs。另外，高濃度N型區(qū)域lf相當(dāng)于圖 16 (a)所示的節(jié)點(diǎn)(/一K)，若將節(jié)點(diǎn)的電壓Vm作為參量而對第l薄 膜晶體管10a (TFTd)和第1薄膜晶體管10b (TFTs)的電壓電流特性進(jìn) 行圖示，則成為圖16 (b)所示那樣。在圖16 (b)中，虛線表示變化Vd 時(shí)的TFTd的電壓電流特性，圖16 (b)所示的交叉點(diǎn)成為將兩個(gè)薄膜晶 體管串聯(lián)連接時(shí)的動(dòng)作電流，薄膜晶體管的動(dòng)作特性，大概如圖16 (c) 所示那樣而被表達(dá)。因此，薄膜晶體管10的動(dòng)作點(diǎn)成為源極側(cè)的第2薄 膜晶體管10b的夾斷點(diǎn)近旁。因此，能夠回避第2薄膜晶體管10b的彎折 (kink:年y夕)效應(yīng)。
另外，在本實(shí)施方式的薄膜晶體管10中，第1薄膜晶體管10a和第2 薄膜晶體管10b的每個(gè)上設(shè)置漏極側(cè)后部柵極電極8a、和源極側(cè)后部柵極 電極8b，關(guān)于漏極側(cè)后部柵極電極8a，與前部柵極電極3a電連接，并在 源極側(cè)后部柵極電極8b上施加電位。為此，如圖4所示那樣，源極側(cè)的 第2薄膜晶體管部10b的電導(dǎo)(conductance: 〕y夕'夕夕y7) g m相對 地被抑制得較低，漏極側(cè)的第1薄膜晶體管部10a的電導(dǎo)gm能夠相對地 提高，因此即使把第1薄膜晶體管部10a中將溝道寬度Wa除以溝道長度 La時(shí)的值(Wa/La)，設(shè)定為比第2薄膜晶體管部10b中將溝道寬度Wb除 以溝道長度Lb時(shí)的值(Wb/Lb)極端大的值，也能夠把薄膜晶體管10的 動(dòng)作點(diǎn)設(shè)定為Vm比第2薄膜晶體管部10b的夾斷點(diǎn)高的位置，在相關(guān)的 區(qū)域中，源極 漏極電流Ids相對于源極 漏極電壓Vds的傾斜度變小。
因此，如參照圖5和圖6而后述的那樣，能夠在不擴(kuò)大薄膜晶體管 IO的占有面積的情況下，減小飽和區(qū)域中的漏檢電流的變化率，并能夠顯 著地改善飽和動(dòng)作。
另外，若在源極側(cè)后部柵極電極8b上施加源極電位，則除了將源極 側(cè)的第2薄膜晶體管部10b的電導(dǎo)gm相對較低地抑制的效果外，還能夠 達(dá)到參照圖4 (b)、 (c)所說明的如下效果。圖4 (b)是表示以往的薄膜晶體管的飽和特性的說明圖，示出了Vds較小的區(qū)域。圖4(c)是將硅基 板(后部)的電位作為源極電位時(shí)的后部型MOS晶體管飽和特性的說明 圖，示出了 Vds比較小的區(qū)域。在圖4 (b)、 (c)的每個(gè)中，夾斷電壓Vp 是根據(jù)將Vds=Vgs時(shí)的電流值作為基礎(chǔ)而計(jì)算出的閾值電壓Vth，而定 義的值。如圖4 (c)所示那樣，在后部型MOS晶體管中，溝道區(qū)域的電 位由源極電壓，漏極電壓 柵極電壓和基板電壓之間的關(guān)系所決定，而 在以往的薄膜晶體管中，由于不存在決定基本電位的電極，因此關(guān)于溝道 區(qū)域的電位，漏極電壓影響相對地較高。為此，在以往的薄膜晶體管中， 若漏極電壓變化，則漏極區(qū)域近旁的溝道區(qū)域的電位較強(qiáng)地依存漏極電 壓，而不能夠得到足夠的飽和特性。因此在本實(shí)施方式中，由于在源極側(cè) 后部柵極電極8b上施加源極電位，因此接近于后部型M0S晶體管的飽和 特性，因此能夠減小飽和區(qū)域中的漏極電流的變化率，并能夠顯著地改善 飽和動(dòng)作。
另外，在圖5的區(qū)域A中，示出了在圖3所示的薄膜晶體管10中， 將溝道長度Lb設(shè)為5um，將Vgs設(shè)為IV，將下層側(cè)柵極絕緣膜7的厚度 從75nm到600nm變化的情況下，Vd=Vg時(shí)的電流值相對于Vd=Vg時(shí)的電 流值的漏極電壓的傾斜的關(guān)系。這里，Vd-Vg時(shí)的電流值相對于漏極電壓 的傾斜為Ids=A(l+A 'Vds)，并作為A而定義。因此，可以說入越小飽 和特性越優(yōu)良。
在圖5的區(qū)域B中，作為比較例，示出了如下情況下的A:即未形成 后部柵極電極，而通過溝道摻雜(K一ey歹)變化閾值電壓，從而將源 極側(cè)的第2薄膜晶體管部10b的電導(dǎo)gm抑制得相對較低，并使漏極側(cè)的 第l薄膜晶體管部10a的電導(dǎo)gm相對地升高。另外，對于溝道寬度，示 出了將溝道摻雜濃度從1.5乂1016011_3變化到5.5乂1016011—3時(shí)的結(jié)果。另外， 在圖5中通過菱形的點(diǎn)(K:y卜)C，繪出了未形成后部柵極電極并且未 進(jìn)行溝道摻雜的現(xiàn)有技術(shù)的情況。
從圖5可知，在適用別本發(fā)明的薄膜晶體管10中，越增大下層側(cè)柵 極絕緣層7的厚度，A越增大。這里，雖然考慮到也可以將源極側(cè)的第1 薄膜晶體管部10b的電流抑制得較低，但是若考慮實(shí)用方面，則由于會(huì)引 起電源電壓的上升而使得消耗電力增加，因此對于極端的電流降低來說并
不優(yōu)選。因此，對于下層側(cè)柵極絕緣層7的厚度，最佳為225nm，但是對 于相關(guān)的條件，也可以根據(jù)所要求的飽和特性決定最佳的值。
另外，若在具有一個(gè)溝道區(qū)域的單柵極薄膜晶體管中設(shè)置后部柵極電 極，并施加?xùn)艠O電位，則相反存在不合適。在比漏極端更靠近漏極電極的 半導(dǎo)體區(qū)域，施加與漏極電壓相伴的電場以及因設(shè)置后部柵極而引起的膜 厚方向的電場。為此，沖擊離子(一yA夕卜,才y)化進(jìn)一步被助長， 彎折效應(yīng)進(jìn)一步變得激烈，因此能夠利用的Vds的上限變低。因此，在本 實(shí)施方式中，將兩個(gè)的薄膜晶體管部10a、 10b串聯(lián)連接，在漏極側(cè)的第l 薄膜晶體管部10a側(cè)，在漏極側(cè)后部柵極電極上，施加原來的柵極電極(前 部柵極電極)的電壓，因此漏極端的膜厚方向的電場與作為源極電位的情 況相比被緩和，因此彎折效應(yīng)的問題得以解決。另外，通過源極側(cè)后部柵 極電極8b與源極電極6b相連接，從而改善了本發(fā)明的動(dòng)作點(diǎn)中的源極側(cè) 的第2薄膜晶體管部10b的飽和特性，因此將兩個(gè)薄膜晶體管10a、 10b 串聯(lián)連接時(shí)的合成特性的飽和特性極為良好。雖然飽和特性依賴于原來的 半導(dǎo)體膜的性質(zhì)等，但是若適用本發(fā)明，則作為A的值能夠達(dá)到0. 003這 樣的值，這種值，在作為有機(jī)EL裝置的電流控制用晶體管(區(qū)域晶體管) 而使用的情況下，和作為將由運(yùn)算放大器(才^7^:/)等所代表的模擬 電路內(nèi)置于同一基板上的液晶裝置的構(gòu)成元件而適用的情況下，是足夠的 值。
因此，按照本發(fā)明，在將源極側(cè)的第2薄膜晶體管部10b的溝道長度 設(shè)為4 u m，將漏極側(cè)的第1薄膜晶體管部10a的溝道長度設(shè)為1 U m的情 況下，能夠得到圖6 (a)所示的飽和特性，并與圖6 (b)所示的以往的 薄膜晶體管(溝道長度為5 u m)的飽和特性相比較能夠?qū)で蟠蠓鹊母纳啤?另外，在圖6 (a)、 (b)中，由白圓圈表示Vds二Vgs的點(diǎn)。 (制造方法)
接下來，參照圖7和圖8對本實(shí)施方式的薄膜晶體管的制造方法的一 例進(jìn)行說明。圖7和圖8，是表示本實(shí)施方式的薄膜晶體管的制造方法的 工序剖面圖。首先，如圖7 (a)所示那樣，準(zhǔn)備了通過超聲波清洗等進(jìn)行 清洗后的玻璃制造等透明基板15后，根據(jù)必要，在基板溫度為150 450 。C的溫度條件下，通過等離子CVD法等方法，在透明基板15的整個(gè)表面
形成由硅氧化膜構(gòu)成的基底保護(hù)膜(未圖示)。
接下來，在后部柵極形成工序中，在透明基板15的表面全體上形成
鉬(乇U:/f >0膜、鋁膜、鈦(于夕y)膜、鎢(夕y夕、、只于y)膜、 鉭(夕y夕々)膜、或它們的層積膜等金屬膜后，使用光刻技術(shù)而進(jìn)行圖 案化，并能夠形成漏極側(cè)后部柵極電極8a和源極側(cè)后部柵極電極8b。因 此，漏極側(cè)后部柵極電極8a形成在與包含應(yīng)該形成圖3所示的第1溝道 區(qū)域le的區(qū)域相重合的位置，源極側(cè)后部柵極電極8b，形成在與包含應(yīng) 該形成圖3所示的第2溝道區(qū)域lg的區(qū)域相重合的位置。
接下來，如圖7 (b)所示那樣，使用CVD法等，在透明基板15的整 個(gè)面上形成由厚度為75nm至600nm例如約225nm的硅氧化膜構(gòu)成的下層 側(cè)柵極絕緣層7。
接下來，在基板溫度為150 45(TC的溫度條件下，在透明基板15的 整個(gè)表面上，通過等離子CVD法形成非晶質(zhì)的硅膜，例如，在形成為40 50rim的厚度后，利用激光退火(^一if'7-—》)法和急速加熱法等， 對硅膜進(jìn)行多結(jié)晶化。接下來，使用光刻技術(shù)而對硅膜進(jìn)行圖案化，并如 圖7 (c)所示那樣，形成島狀的多晶硅膜la。
接下來，如圖7 (d)所示那樣，使用CVD法等，在多晶硅膜la的表 面形成由厚度為例如75mn的硅氧化膜構(gòu)成的上層側(cè)柵極絕緣層2。
接下來，在圖7 (e)所示的高濃度雜質(zhì)工序中，在上層側(cè)柵極絕緣 層2的上層形成抗蝕劑掩模9a、9b后，以約0. 1X 10'Vcm2 約10X 1015/cm2 的劑量將高濃度型的雜質(zhì)離子(磷離子)導(dǎo)入多晶硅膜la中，接下來， 除去抗蝕劑掩模9a、 9b。結(jié)果，在多晶硅膜la上，形成高濃度N型區(qū)域 lc、 lf、 lh。
接下來，如圖8 (a)所示那樣，形成貫通上層側(cè)柵極絕緣層2和 下層側(cè)柵極絕緣層7而到達(dá)源極側(cè)后部柵極電極8b的接觸孔2a。此時(shí)， 如圖3 (a)所示那樣，同時(shí)形成貫通上層側(cè)柵極絕緣層2和下層側(cè)柵極絕 緣層7而到達(dá)漏極側(cè)后部柵極電極8a的接觸孔2b。
接下來，在如圖8 (b)所示的工序中在透明基板15的表面全體上形
成鉬(乇y:/f y)膜、鋁膜、鈦(于夕y)膜、鎢(夕y歹7f 乂)膜、
鉭(夕乂夕々)膜、或它們的層積膜等金屬膜后，利用光刻技術(shù)而進(jìn)行圖案化，從而形成第l前部柵極電極3a、第2前部柵極電極3b和中繼電極 3c。
接下來，在圖8 (c)所示的低濃度雜質(zhì)導(dǎo)入工序中，將第1前部柵 極電極3a和第2前部柵極電極3b作為掩模，將約0. 1X10'7cm2 約10 X107cm2的劑量導(dǎo)入多晶硅膜la。結(jié)果，形成相對于第1前部柵極電極 3a而自對齊的低濃度N型區(qū)域ld。另外，在由前部柵極電極3a、 3b所覆 蓋的區(qū)域中形成第1溝道區(qū)域le和第2溝道區(qū)域li。
接下來，在圖8 (d)所示的層間絕緣膜形成工序中，使用CVD法等， 形成由硅氧化膜構(gòu)成的層間絕緣膜4后，貫通層間絕緣膜4地形成到達(dá)高 濃度N型區(qū)域lc、高濃度N型區(qū)域lh和中繼電極2a的接觸孔4a、 4b、 4c。
接下來，在源極 漏極電極形成工序中，在透明基板15的表面全體
形成鉬(乇y 膜、鋁膜、鈦(千夕y)膜、鎢(夕y夕、、7亍y)
膜、鉭(夕y夕A)膜、或它們的層積膜等金屬膜后，使用光刻技術(shù)而進(jìn)
行圖案化，并如圖3 (a)、 (b)所示那樣，形成漏極電極6a和源極電極 6b。
如此，形成薄膜晶體管10 (第1薄膜晶體管10a和第2薄膜晶體管 10b)。另外，也可以在導(dǎo)入雜質(zhì)后，對元件基板10進(jìn)行加熱而使所導(dǎo)入
的雜質(zhì)活性化。另外，也可以利用離子浴摻雜(^才y、;x卞7—K一匕。y
夂)等在多晶硅膜la中導(dǎo)入氫離子，也可以進(jìn)行將存在于多晶硅膜la中 的懸空鍵(夕、、y夕1 yy求乂K)終端化的工序。 (實(shí)施方式l的改良例) 在上述實(shí)施方式中，在與第1溝道區(qū)域le的整體相重疊的位置形成 漏極側(cè)后部柵極電極8a，在與第2溝道區(qū)域lg的整體相重疊的區(qū)域形成 源極側(cè)后部柵極電極8b，但是優(yōu)選為，如圖9 (a)、圖9 (b)所示的那樣， 源極側(cè)后部柵極電極8b從第2溝道區(qū)域lg的源極側(cè)端部形成到面向漏極 側(cè)端部的中途位置。也就是說，對于源極側(cè)后部柵極電極8b，優(yōu)選為，按 照以尺寸d2避開與第2溝道區(qū)域lg的漏極側(cè)端部相重疊的區(qū)域的方式形 成。若如此而構(gòu)成，則能夠排除第2溝道區(qū)域lg的漏極側(cè)端部中來自源 極側(cè)后部柵極8b的縱電場的影響。
另外，優(yōu)選為，漏極側(cè)后部柵極電極8a從第1溝道區(qū)域le的源極側(cè) 端部形成到面向漏極側(cè)的途中位置。也就是說，對于漏極側(cè)后部柵極電極 8a，按照以尺寸dl避開與第1溝道區(qū)域le的漏極側(cè)端部相重疊的區(qū)域的 方式形成。若如此而構(gòu)成，則能夠在第1溝道區(qū)域le的漏極端部中排除 來自漏極側(cè)后部柵極電極8a的縱電場的影響。
(實(shí)施方式l的變形例)
在上述的實(shí)施方式中，雖然形成了漏極側(cè)后部柵極電極8a和源極側(cè) 后部柵極電極8b這雙方，但是也可以采用僅僅形成源極側(cè)后部柵極電極 8b的結(jié)構(gòu)。
〔實(shí)施方式2)
圖10 (a)、 (b)，是本實(shí)施方式的發(fā)光裝置中所使用的電流控制用薄 膜晶體管的俯視圖和剖面圖，這里所示的例子，是在基板上順次層積前部 柵極電極、下層側(cè)柵極絕緣層(第1柵極絕緣層)、多晶硅膜、上層側(cè)柵 極絕緣層(第2柵極絕緣層)和后部柵極電極的例子。另外，在圖10 (a) 中，對于多晶硅膜用短點(diǎn)線表示，對于前部柵極電極用實(shí)線表示，對于源 極，漏極電極和后部柵極電極用一點(diǎn)點(diǎn)劃線表示，多晶硅膜的各區(qū)域的邊 界用二點(diǎn)點(diǎn)劃線表示。另外，在本實(shí)施方式中，除了層的積層順序不同外， 基本的構(gòu)成與實(shí)施方式1的構(gòu)成是共通的，因此對于共通部分附加相同的 符號而省略它們詳細(xì)的說明。
即使在本實(shí)施方式中，與實(shí)施方式1同樣，構(gòu)成圖1 (a)所示的電 流控制用薄膜晶體管IO，并采用參照圖16 (a)、 (b)、 (c)而說明的多柵 極構(gòu)造(構(gòu)造D)，并如圖l(b)所示那樣，將漏極側(cè)的薄膜晶體管的(TFTd) 和源極側(cè)的薄膜晶體管(TFTs)串聯(lián)連接，并將兩個(gè)薄膜晶體管(TFTd、 TFTs)的柵極彼此(前部柵極彼此)電連接。另外，在本實(shí)施方式的薄膜 晶體管10中，漏極側(cè)的薄膜晶體管(TFTd)以及源極側(cè)的薄膜晶體管(TFTs) 的各個(gè)上設(shè)置后部柵極，并且關(guān)于漏極側(cè)的薄膜晶體管(TFTd)的后部柵 極(漏極側(cè)后部柵極)，與柵極(前部柵極電極)電連接，并且在源極側(cè) 的薄膜晶體管(TFTs)的后部柵極(源極側(cè)后部柵極)上施加源極電位。
為了構(gòu)成這種薄膜晶體管10，而在本實(shí)施方式的元件基板13 (半導(dǎo) 體裝置)中，如圖IO (a)、 (b)所示那樣，在透明基板15上，形成硅氧
化膜或硅氮化膜等基底保護(hù)膜(未圖示)，并在其表面?zhèn)鹊?前后柵極電
極3a和第2前部柵極電極3b作為前部柵極電極3d而一體地形成。另外， 在第1前后柵極電極3a和第2前部柵極電極3b的上層形成下層側(cè)柵極絕 緣層12 (第l柵極絕緣層)。
在下層側(cè)柵極絕緣層12的上層形成島狀的多晶硅膜la。多晶硅膜la， 是相對于元件基板13而形成非晶硅膜后，通過激光退火或燈退火而進(jìn)行 多結(jié)晶化的多晶硅膜，在其表面形成了硅氧化膜或硅氮化膜等上層側(cè)柵極 絕緣層17 (第2柵極絕緣層)。
在本實(shí)施方式中，形成在多晶硅膜la的漏極側(cè)位置備有第1溝道區(qū) 域le的N溝道型的第1薄膜晶體管部10a，在與第1薄膜晶體管10a在源 極側(cè)相鄰接的位置，形成N溝道型的第2薄膜晶體管部10b。第2薄膜晶 體管部10b，在多晶硅膜la中在通過高濃度N型區(qū)域lf (雜質(zhì)導(dǎo)入?yún)^(qū)域) 而在源極側(cè)與第1溝道區(qū)域le鄰接的位置備有第2溝道區(qū)域lg，第1薄 膜晶體管部10a和第2薄膜晶體管10b串聯(lián)連接而形成N溝道型薄膜晶體 管10。這里，第1薄膜晶體管部10a的溝道長度，設(shè)定得比第2薄膜晶體 管部10b的溝道長度短。
第1薄膜晶體管部10a在與第1溝道區(qū)域le在源極側(cè)鄰接的位置備 有低濃度N型區(qū)域ld，該低濃度N型區(qū)域ld,形成于前部柵極電極3d中 與第l前部柵極電極3a重疊的位置。另外，在第l薄膜晶體管部10a中， 在與第1溝道區(qū)域le在源極側(cè)相鄰接的位置不具備低濃度N型區(qū)域。第2 薄膜晶體管部10b，也不具備LDD構(gòu)造和自對齊(self arraign)構(gòu)造的 其中之一，在多晶硅膜la中，僅僅在相對于前部柵極電極3d中第2前部 柵極電極3b的長度方向的中央?yún)^(qū)域而重疊的位置備有第2溝道區(qū)域lg。 為此，在多晶硅膜la上，從漏極側(cè)向源極側(cè)形成高濃度N型區(qū)域lc、低 濃度N型區(qū)域ld、第l溝道區(qū)域le、高濃度N型區(qū)域lf、第2溝道區(qū)域 lg、高濃度N型區(qū)域lh，并通過高濃度N型區(qū)域lc、低濃度N型區(qū)域ld、 第1溝道區(qū)域le以及高濃度N型區(qū)域lf而形成第1薄膜晶體管部10a， 通過高濃度N型區(qū)域lf、第2溝道區(qū)域lg和高濃度N型區(qū)域lh，而形成 第2薄膜晶體管10b。另外，高濃度N型區(qū)域lf，作為第l薄膜晶體管部 10a和第2薄膜晶體管部10b的節(jié)點(diǎn)(乂一K)而發(fā)揮功能。在多晶硅膜la的上層形成上層側(cè)柵極絕緣層17 (第2柵極絕緣層)， 并在上層側(cè)柵極絕緣層17的上層，形成漏極電極6a和源極電極6b。漏極 電極6a和源極電極6b，通過形成于上層側(cè)柵極絕緣層17的接觸孔17a、 17b而與高濃度N型區(qū)域lc和高濃度N型區(qū)域lh電連接。
另外，在上層側(cè)柵極絕緣層17的上層，在隔著上層側(cè)絕緣層17而與 第1區(qū)域le相面對的位置形成漏極側(cè)后部柵極6e。漏極側(cè)后部柵極電極 6e，在多晶硅膜la的側(cè)方位置，通過在下層側(cè)柵極絕緣層12和上層側(cè)柵 極絕緣層17中形成的接觸孔17e，而與前部柵極電極3d的第1前部柵極 電極3a相連接。
此外，在源極電極6b的端部，隔著上層側(cè)柵極絕緣層17而相對于第 2溝道區(qū)域lg相面對的位置形成源極側(cè)后部柵極電極6f，在源極側(cè)后部 柵極電極6f上施加源極電位。 (本實(shí)施方式的效果)
如以上所說明的那樣，在本實(shí)施方式的薄膜晶體10中，與實(shí)施方式 1同樣，采用參照圖16而說明的構(gòu)造D，第1薄膜晶體管部10a，與圖16(a) 所示TFTd相當(dāng)，第2薄膜晶體管10b，與圖16 (a)所示的TFTs相當(dāng)。 為此，薄膜晶體管10的動(dòng)作特性，大概如圖16 (c)所示的那樣被表達(dá)， 薄膜晶體管10的動(dòng)作點(diǎn)成為源極側(cè)的第2薄膜晶體管10b的夾斷點(diǎn)的近 旁。故而，能夠回避第2薄膜晶體管10b的彎折效應(yīng)。
另外，在本實(shí)施方式的薄膜晶體管10中，在第l薄膜晶體管10a和 第2薄膜晶體管10b的每個(gè)上形成漏極側(cè)后部柵極電極6e和源極側(cè)后部 柵極電極6f，漏極側(cè)后部柵極電極6e與前部柵極電極3a電連接，在源極 側(cè)后部柵極電極6f上施加源極電位。為此，與實(shí)施方式l同樣，源極側(cè) 的第2薄膜晶體管部10b的電導(dǎo)(〕乂夕'夕夕、Z7) g m相對地被抑制得 較低，漏極側(cè)的第1薄膜晶體管部10a的電導(dǎo)gm能夠相對地提高，因此 即使把第1薄膜晶體管部10a中將溝道寬度Wa除以溝道長度La時(shí)的值 (Wa/La)，設(shè)定為比第2薄膜晶體管部10b中將溝道寬度Wb除以溝道長 度Lb時(shí)的值(Wb/Lb)極端大的值，也能夠把薄膜晶體管10的動(dòng)作點(diǎn)設(shè) 定為Vm比第2薄膜晶體管部10b的夾斷點(diǎn)高的位置，在相關(guān)的區(qū)域中， 源極 漏極電流Ids相對于源極 漏極電壓Vds的比的傾斜度變小。因此，
達(dá)到了如下效果即能夠在不增大薄膜晶體管10的占有面積的情況下減 小飽和區(qū)域中的漏極電流的變化率，并能夠顯著地改善飽和動(dòng)作。 (制造方法)
接下來，參照圖11，說明本實(shí)施方式的薄膜晶體管的制造方法的一 例。圖11是表示本方式的薄膜晶體管的制造方法的工序剖面圖。首先， 如圖11 (a)所示那樣，準(zhǔn)備利用超聲波洗凈等清潔化后的玻璃制的透明
基板15后，根據(jù)需要在基板溫度為150 450'C的溫度條件下，通過等離 子CVD法等方法，在透明基板15的全面上形成由硅氧化膜構(gòu)成的襯底保 護(hù)膜(未圖示)。
接下來，在前部柵極電極形成工序中，在透明基板15的表面全體上
形成鉬(乇y:/f:/)膜、鋁膜、鈦(于夕y)膜、鎢(夕y夕、、7亍y)
膜、鉭(夕y夕々)膜、或它們的層積膜等金屬膜后，使用光刻(7才卜 !i 乂夕、、，7 )技術(shù)而進(jìn)行圖案化，并形成前部柵極電極3d (第1前部柵 極電極3a和第2前部柵極電極3b)。
接下來，如圖ll (b)所示那樣，使用CVD法，在透明基板15的全 表面上形成厚度由硅氧化膜構(gòu)成的下層側(cè)柵極絕緣層12。
接下來，在基板溫度為150 45(TC的溫度條件下，在透明基板15的 全表面上，通過等離子CVD法形成非晶質(zhì)的硅膜，例如，在形成40 50nm 的厚度后，通過激光退火法或急速加熱法等，使硅膜多結(jié)晶化。接下來， 使用光刻技術(shù)而對硅膜進(jìn)行圖案化，并如圖11 (c)所示那樣，形成島狀 的多晶硅膜la。
接下來，如圖ll (d)所示那樣，使用CVD法等，在多晶硅膜la的 表面上形成厚度為75nm至600nm例如約225nm的硅氧化膜構(gòu)成的上層側(cè) 柵極絕緣層17。
接下來，在雜質(zhì)工序中，通過抗蝕劑掩模(未圖示)，順次將高濃度 的N型的雜質(zhì)離子(磷離子)和低濃度N型的雜質(zhì)離子(磷離子)導(dǎo)入 到多晶硅膜la中。結(jié)果，在多晶硅膜la中，形成高濃度N型區(qū)域lc、低 濃度N型區(qū)域ld、高濃度N型區(qū)域lf和高濃度N型區(qū)域lh，導(dǎo)入雜質(zhì) 后的區(qū)域成為第1溝道區(qū)域le和第2溝道區(qū)域lg。
接下來，如圖ll (e)所示那樣，對上側(cè)柵極絕緣層17，形成到達(dá)高
濃度N型區(qū)域lc、 lh的接觸孔17a、 17b。另外，如圖10 (a)所示的那 樣，貫通上層側(cè)柵極絕緣層17和下層側(cè)柵極絕緣層12地形成前部柵極電 極3d的到達(dá)第1前部柵極電極3a的接觸孔17e。
接下來，在源極 漏極電極形成工序中，在透明基板15的表面全體
上形成的表面全體上形成鉬(千y;/f 乂)膜、鋁膜、鈦(于夕y)膜、
鉤(夕y夕、、只f >0膜、鉭(夕y夕A)膜、或它們的層積膜等金屬膜后， 利用光刻技術(shù)而進(jìn)行圖案化，并如圖10 (a)、 (b)所示那樣，形成漏極電 極6a、源極電極6b、漏極側(cè)后部柵極電極6e和源極側(cè)或柵極電極6f。
(實(shí)施方式2的改良例)
在上述方式中，在與第1溝道區(qū)域le的全體重疊的位置形成漏極側(cè) 后部柵極電極8a，在與第2溝道區(qū)域lg的全體重疊的區(qū)域形成源極側(cè)后 部柵極電極8b，但優(yōu)選為如圖12 (a)、 (b)所示那樣，源極側(cè)后部柵極 電極6f ，形成在從第2溝道區(qū)域lg的源極側(cè)端部向漏極側(cè)端部的中途位 置。也就是說，對于源極側(cè)后部柵極電極6f ，按照以尺寸d2避開與第2 溝道區(qū)域lg的漏極側(cè)端部重疊的區(qū)域的方式而形成。若如此而構(gòu)成，則 在第2溝道區(qū)域lg的漏極端中，能夠排除來自源極側(cè)后部柵極電極6f的 縱電場的影響。
另外，優(yōu)選為，漏極側(cè)后部柵極電極6e，形成于從第1溝道區(qū)域le 的源極側(cè)端部向漏極側(cè)端部的中途位置。也就是說，對于源極側(cè)后部柵極 電極6e，優(yōu)選為，按照以尺寸dl避開與第1溝道區(qū)域le的漏極側(cè)端部相 重合的區(qū)域的方式而形成。若如此而構(gòu)成，則在第1溝道區(qū)域le的漏極
端中能夠排除來自漏極側(cè)后部柵極電極的縱電場的影響。 (實(shí)施方式2的變形例)
在上述實(shí)施方式2中，雖然形成了漏極側(cè)后部柵極電極6e和源極側(cè) 后部柵極電極6f，但是也可以采用僅形成源極側(cè)后部柵極電極6f的構(gòu)成。
〔其他實(shí)施方式)
在上述實(shí)施方式中，雖然將薄膜晶體管IO構(gòu)成為N型，但是在形成 P型的薄膜晶體管10的情況下，在上述構(gòu)造和制造方法中，也可以將N 型和P型互換。另外，在上述實(shí)施方式中，作為半導(dǎo)體裝置，雖然以使用 有機(jī)EL元件40的發(fā)光裝置100的元件基板13為例進(jìn)行了說明，但是在液晶裝置中在元件基板上(半導(dǎo)體裝置)的驅(qū)動(dòng)電路中，形成了如圖13所示的那種以運(yùn)算放大器(<formula>complex formula see original document page 24</formula>)等為代表的模擬電路。因此，若 使用適用本發(fā)明的薄膜晶體管io構(gòu)成驅(qū)動(dòng)晶體管乃至電流鏡(<formula>complex formula see original document page 24</formula>)電路或輸出電路，則能夠?qū)崿F(xiàn)線性型良好偏移小的輸出緩存器(A
權(quán)利要求
1、一種半導(dǎo)體裝置，其特征在于，具有將在基板上形成的多晶硅膜作為有源層而備置的薄膜晶體管，所述多晶硅膜，形成于第1柵極絕緣層和所述第2柵極絕緣層的層間，所述薄膜晶體管，具有第1薄膜晶體管部，其具有位于所述多晶硅膜的漏極側(cè)的第1溝道區(qū)域以及隔著所述第1柵極絕緣層而與該第1溝道區(qū)域相面對的第1前部柵極電極；第2薄膜晶體管部，其具有在所述多晶硅膜中在源極側(cè)通過雜質(zhì)導(dǎo)入?yún)^(qū)域而與所述第1溝道區(qū)域鄰接的第2溝道區(qū)域，以及隔著所述第1柵極絕緣層而與該第2溝道區(qū)域相面對的第2前部柵極電極，所述第1薄膜晶體管部和所述第2薄膜晶體管部，導(dǎo)電類型相同且串聯(lián)連接，并且所述第1前部柵極電極和所述第2前部柵極電極電連接，在隔著所述第2柵極絕緣層而與所述第2溝道區(qū)域相面對的區(qū)域中形成被施加了源極電位的源極側(cè)后部柵極電極。
2、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 所述源極側(cè)后部柵極電極，從所述第2溝道區(qū)域中的源極側(cè)端部形成到面向漏極側(cè)端部的中途位置。
3、 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 在隔著所述第2柵極絕緣層而與所述第1溝道區(qū)域相面對的區(qū)域，形成與所述第1前部柵極電極電連接的漏極側(cè)后部柵極電極。
4、 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 所述漏極側(cè)后部柵極電極，從所述第1溝道區(qū)域中的源極側(cè)端部形成到面向漏極側(cè)端部的中途位置。
5、 根據(jù)權(quán)利要求1 4中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 在所述基板上順次層積所述第2柵極絕緣層、所述多晶硅膜和所述第1柵極絕緣層。
6、 根據(jù)權(quán)利要求1 4中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 在所述基板上順次層積所述第1柵極絕緣層、所述多晶硅膜和所述第2柵極絕緣層。
7、根據(jù)權(quán)利要求1 6中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 所述半導(dǎo)體裝置是形成有多個(gè)像素的元件基板。
全文摘要
本發(fā)明公開一種半導(dǎo)體裝置和電光學(xué)裝置，其中薄膜晶體管10將多晶硅膜1a作為能動(dòng)層而具有，并具有漏極側(cè)的第1薄膜晶體管部10a和源極側(cè)的第2薄膜晶體管部10b串聯(lián)連接的多柵極構(gòu)造。第1薄膜晶體管10a備有第1前部柵極電極3a和與該第1前部柵極電極3b電連接的漏極側(cè)后部柵極電極8a，第2薄膜晶體管10b備有第2前部柵極電極3b和施加有源極電位的源極側(cè)后部柵極電極8b。從而即使在因彎折效應(yīng)而使得在薄膜晶體管的飽和動(dòng)作區(qū)域中存在源極·漏極電流的變動(dòng)的情況下，也能夠得到穩(wěn)定的輸出。
文檔編號H01L27/12GK101197380SQ20071019645
公開日2008年6月11日 申請日期2007年12月5日 優(yōu)先權(quán)日2006年12月5日
發(fā)明者石黑英人 申請人:精工愛普生株式會(huì)社