專利名稱：晶粒重新配置的堆棧封裝方法及其堆棧結(jié)構(gòu)的制作方法
技術領域：
本發(fā)明是有關于 一 種晶粒重新配置的方法，特別 是在晶粒的封裝體封裝體內(nèi)形成導電柱做為導電端
點，用以電性連接并將多數(shù)個已完成封裝且各白獨立
的曰 曰曰粒進行堆棧的封裝方法。
背旦 眾技術
半導體的技術已經(jīng)發(fā)展的相當?shù)难杆?，因此微?br>
化的半導體晶粒(Dice)必須具有多樣化的功能的需
求，使得半導體晶粒必須要在很小的區(qū)域中配置更多
的輸入/輸出墊(I/O pads )，因而使得金屬接腳(Pins)
的密度也快速的提高了 。因此，早期的導線架封裝技
術已經(jīng)不適合高密度的金屬接腳；故發(fā)展出種球陣
列Ball GridArray: BGA)的封裝技術球陣列封
裝除了有比導線架封裝更高密度的優(yōu)點、外，錫球也
比較不容易損害與變形。
隨著3 C產(chǎn):品的流行，例如〖亍動電話CellPho n 6 )、 個人數(shù)字助理(PDA)或是 iPod等，都必須
要將許多復雜的系統(tǒng)芯片放入 一 個非常小的空間中，
因此為解決此一問題，一種稱為"晶片級封裝(waferlevel packe ; WLP的封裝技術已經(jīng)發(fā)展出來，其可以在切割曰 曰曰片成為顆顆的晶粒之前，就先對晶片
進行封裝。美國專利公告第5 ， 3 2 3 ，05 1號專利
即揭露了這種" 曰 y_ 曰日斤級封裝"技術。然而，這種"晶
片級封裝"技術隨著曰 曰曰粒主動面上的焊塾(pads) 數(shù)
巨的增加，使得焊墊pads )的間距過小，除了會導
致f曰號稱合或信號干擾的問題外，也會因為焊墊間距
過小而造成封裝的可罪度降低等問題。因此，當晶粒
再更進 一 步的縮小后，使得前述的封裝技術都無法滿
足
為解決此一問題，美國專利公告第7，1 9 6,4
08號已揭露了 一種將完成半導體工藝的晶片，經(jīng)過
測試及切割后，將測試結(jié)果為良好的晶粒(good die)
重新放置于另一個襯底之上，然后再進行封裝工藝，
如此，使得這些被重新放置的晶粒間具有較寬的間距，故可以將晶粒上的焊墊適當?shù)姆峙洌缡褂孟蛲庋由?fan o u技術，因此可以有效解決因間距過小，除了會導致信號稱合或信號干擾的問題
然而，為使半導體芯片能夠有較小及較薄的封裝結(jié)構(gòu)，在進行晶片切割前，會先對晶片進行薄化處理，例如以北 冃磨(backside lapping)方式將晶片薄化至2—20m i 1 ，然后再切割成 一 顆顆的晶粒。此一經(jīng)過
薄化處理的晶粒，經(jīng)過重新配置在另 一 襯底上，再以
注模方式將多數(shù)個晶粒形成 一 封裝體；由于晶粒很薄，使得封裝體也是非常的薄，故當封裝體脫離襯底之后，封裝體本身的應力會使得封裝體產(chǎn)生翹曲，增加后續(xù)
進行切割工藝的困難。
另外，在晶片切割之后，重新配置在另一個襯底
時由于新的襯底的尺寸較原來的尺寸為大，因此在
后續(xù)植球工藝中，會無法對準，其封裝結(jié)構(gòu)可靠度降
低為此，本發(fā)明提供 一 種在進行晶片切割之前，在
曰 曰曰片北 冃面形成對準標志 (alignment mark) 其可以有
效地解決植球時無法對準以及封裝體產(chǎn)生翹曲的問
題
此外，在整個封裝的過程中，還會產(chǎn)生植球時，
制造設備會對晶粒產(chǎn)生局部過大的壓力，而可能損傷
曰 曰曰粒的問題；同時，也可能因為植球的材料造成與晶
粒上的焊墊間的電阻值變大，而影響晶粒的性能等問題
發(fā)明內(nèi)容
<formula>formula see original document page 10</formula>故也可以降低工藝的成本
本發(fā)明揭露一種曰 曰曰'粒重提供多數(shù)個曰 曰曰粒，每曰 曰曰粒
配置有多數(shù)個焊墊取放多
曰 曰曰粒是以覆曰 曰曰方式將主動
著層連接形成咼分子材料
覆蘭 皿模裝置至高分子材
材料層，使^_廠分子材料層充
覆每曰 曰曰粒脫離模員裝置
的表面脫離襯底，以曝
每焊墊，以形成封裝體
—母 貝穿孔是形成于封裝體內(nèi)
將導電材料填充入多數(shù)個
的兩一山 順形成一第導電上山 順點
多數(shù)個圖案化的金屬線段，
段將每曰 曰曰粒的主動面的多
個導電柱的每第導電A山 頓
層是用以覆蘭 血每曰 曰曰粒的
多數(shù)個圖案化的金屬線段，
線段的向外延伸的表面
將多數(shù)個導電元件形成于已
段的向外延伸的表面上
折配置的封裝方法，包含
有——■主動面且主動面上
數(shù)個曰 曰曰粒至襯底上，每
面與配置于襯底上的粘
層于襯底及部份曰 曰曰粒上
料層上，以平坦化咼分子
滿于多數(shù)個曰 曰曰粒之間并包
，以曝露出高分子材料層
露出每曰 曰曰粒的主動面及
形成多數(shù)個毋 貝穿孔，每
形成多數(shù)個導電柱，是
毋 貝穿孔內(nèi)并使每導電柱
及第導電i山 順點形成
是由每一圖案化的金屬線
數(shù)個焊墊電性連接至多數(shù)
點形成圖案化的保護
主動面上的多數(shù)個焊墊及
并曝露部份圖案化的金屬
形成多數(shù)個導電元件，是
曝露部份圖案化的金屬線
及切割封裝體以形成鄉(xiāng)數(shù)個各自獨的完成封裝的曰 曰曰粒
本發(fā)明另揭露一種晶粒重新配置的封裝結(jié)構(gòu)，包
括曰 曰曰粒，其主動面上配置有多數(shù)個焊墊封裝
體，用以包覆曰 曰曰粒并曝露出曰 曰曰粒的主動面的多數(shù)個焊
墊多數(shù)個導電柱，是舟 2^ 貝穿封裝體并于每導電柱的
兩^山 順分別形成第導電丄山 Jr 頓點及第導電丄山 頓占 "、、多數(shù)個
圖案化的金屬線段，是由每圖案化的屬線段將晶
粒的主動面的多數(shù)個焊墊電性連接至多數(shù)個導電柱的
每第一導電頓點圖案化的保護層，是用以覆蘭 rm
每曰 曰曰粒的主動面上的多數(shù)個焊墊及多數(shù)個圖案化的
金屬線段，并曝露出部份多數(shù)個圖案化的金屬線段的
向外延伸的表面;及多數(shù)個導電元件是電性連接
于已曝露的部份圖案化的金屬線段的向外延伸的表面
上
本發(fā)明揭霞 路另一種晶粒堆棧的封裝結(jié)構(gòu)，包括
第曰 曰曰粒及第曰 曰曰粒，每一曰 曰曰粒的主動面上均配置
有多數(shù)個焊墊封裝體，用以包覆每曰 曰曰粒并曝露
出每晶粒的焊墊;多數(shù)個導電柱舟 貝穿每~~■曰 曰曰粒的封
裝體并于每導電柱的兩端分別形成第導電—山 頓點、
及第導電一山 頓點、;多數(shù)個圖案化的金屬線段將每一
曰 曰曰粒的焊墊電'性連接至每--導f電柱1的第一導電上山 順點、
上 圖案化的保護層用以覆蓋每臼 曰曰粒的主動面上的每——'焊墊及每一圖案化的金屬線段，并曝露部份圖
案化的金屬線段的向外延伸的一表面；多數(shù)個導電元
件與已曝露的部份圖案化的金屬線段的表面形成電性
連接及一晶粒堆棧結(jié)構(gòu)將第 一 晶粒上的每一第二導
電上山 順點電性連接至第二晶粒的每 一 導電元件上^
為使對本發(fā)明的目的、構(gòu)造、特征、及其功能有
進步的了解，以下配合實施例及附圖詳細說明如后，苴 z 、中:
圖1是表示先前技術的示意圖2A至圖2B是根據(jù)本發(fā)明所揭露的技術，在具
有對準標志的襯底的正面及背面的俯視圖3A至圖3H是根據(jù)本發(fā)明所揭露的技術，形成
曰 曰曰粒重新配置的封裝結(jié)構(gòu)的各步驟示意圖；及
圖3I是根據(jù)本發(fā)明所揭露的技術，表示晶粒堆棧
的封裝結(jié)構(gòu)的示意圖。
員體實施方式
本發(fā)明在此所探討的方向為 一 種晶粒重新配置的
封裝方法，將多數(shù)個晶粒重新配置于另 一 襯底上， 然后進行封裝的方法。為了能徹底地了解本發(fā)明，將在
下列的描述中提出詳盡的步驟及其組成。顯然地，本
發(fā)明的施行并未限定晶粒堆棧的方式的技術者所熟習
的特殊細。另 一 方面，眾所周知的芯片形成方式以
及芯片薄化等后段工藝的詳細步驟并未描述于細節(jié)
中以避免造成本發(fā)明不必要的限制。然而，對于本
發(fā)明的較佳實施例，則會詳細描述如下，然而除了這
些詳細描述之外，本發(fā)明還可以廣泛地施行在它的
實施例中，且本發(fā)明的范圍不受限定，其以之后的專
利范圍為準
在現(xiàn)代的半導體封裝工藝中，均是將 一 個已經(jīng)完
成、/— 刖段工藝(Front End Process) 的晶片 (waf er)，
先在曰 ti" 曰日斤的正面形成 一 薄的絕緣層(例如形成SiO
2層)， 然后再進行薄化處理(Thinning P r o c6 Ss )，
例如將芯片的厚度研磨至2 — 2 0 mil之間；然后，
進行曰 日日斤的切害U (sawing process) 以形成一顆顆的
曰 曰曰粒; 然后，使用取放裝置(pick andplace將一
顆顆的晶粒逐一放置于另一個襯底l 00上，如圖1
所示。很明顯地，襯底1 0 0上的晶粒間隔區(qū)域比晶
粒11 0大，因此，可以使得這些被重新放置的晶粒
110間旦 z 、有較寬的間距，故可以將晶粒1 10上的
焊墊適當?shù)姆峙洹４送?，本實施例所使用的封裝方法，可以將12英寸晶片所切割出來的晶粒1 1 o重新配
置于8英寸曰 曰曰片的襯底1 o 0上，如此可以有效運用
8英寸曰 曰曰片的即有的封裝設備，而無需重新設立1 2
英寸曰 曰曰片的封裝設備，可以降低1 2英寸晶片的封裝
成本然后要強調(diào)的是，本發(fā)明的實施例并未限定使
用8英寸曰 曰曰片大小的襯底，其只要能提供承載的功能，
例如玻璃、石英、陶瓷、電路板或金屬薄板(metal
foil)等，均可作為本實施例的襯底1 0 0 ，因此襯
底100的形狀也未加以限制。
;主 l冃參考圖2 A及圖2 B ，是表示具有對準標志的襯
底(或晶片)的俯視圖。如圖2A所示，是表示在且在 晶片2 0的背面(如圖2 B所示)的x-y方向上，設置 有多數(shù)個對準標志 (alignment mark) 2 0 2， 如圖 2 B所示。由先前陳述所知，當晶片(未在圖中表示)
經(jīng)過切割之后形成多數(shù)個曰 曰曰粒，再重新將這些曰 曰曰粒逐
一配置在新的襯底2 0時，由于新的襯底20之間的
曰 曰曰粒間隔區(qū)域比重新配置的曰 曰曰粒大，在后續(xù)封裝工藝
的植球步驟ballmount會無法對準，而將導電元
件未在圖中表不)準確的形成在晶粒的背面上所需
的位置，而造成封裝結(jié)構(gòu)的可罪度降低因此，在本
發(fā)明的且體實施例中，切割之后的曰 曰曰粒由襯底20北 冃
面的對準標志2 0 2 ，可以準確的置放在襯底2 0上。在此，形成對準標志2 0 2的方式可以利用光蝕刻 (photo-etching)工藝，其是在襯底2 0的背面且在 x-y方向上形成多數(shù)個對準標志2 0 2 ，且其形狀為十 字的標志。另外，形成對準標志2 0 2的方式還包括 禾U用激光巻標(laser mark)工藝。
接著，圖3 A至圖3 I是表示本發(fā)明所揭露的晶粒
重新配置的封裝結(jié)構(gòu)的各步驟流程示意圖。首先，是 將多數(shù)個晶粒2 1 0重新配置在背面具有多數(shù)個對準 標志的新的襯底2 0 (如圖2 B所示)上；其中，在襯 底2 0上配置有一粘著層3 0，此粘著層3 0為一具 有彈性的粘著材料，例如硅橡膠(silicon rubber)、 硅樹脂(silicon res in )、彈性PU、多孔PU、丙烯酸 橡膠(acrylic rubber)或晶粒切割膠等。接著，使 用取放裝置(未在圖中表示)將晶粒2 1 0逐 一 放置 并貼附至襯底2 0上的粘著層3 0 ，其中晶粒2 1 0 是以覆晶(flip chip)方式將其主動面上的焊墊2 1 2與襯底2 0上的粘著層3 0連接，如圖3 A所示。接 著，于襯底2 0及部份晶粒2 1 0上涂布高分子材料 層4 0 ，例如polyimide，并且使用 一 模具裝置6 0 0 將高分子材料層4 0壓平，使得高分子材料層4 0形 成 一 平坦化的表面，并且使得高分子材料層4 0填滿 于晶粒2 1 0之間并且包覆每 一 顆晶粒2 1 0的五個面。
接著，如圖3 B所示，可以選擇性地對平坦化的高
分子材料層4 0進行 一 烘烤程序，以使高分子材料層 4 0固化。再接著，進行脫模程序，將模具裝置6 0 0與固化后的高分子材料層4 0分離，以裸露出平坦 化的高分子材料層4 0的表面；然后，使用切割刀(未 顯示于圖中)在高分子材料層4 O的表面上形成多數(shù) 條切割道4 1 Q ，如圖3 B所示；每 一 條切割道4 1 0 的深度為0 . 5 — 1密爾(mi 1 )，而切割道4 1 0的寬 度則為5至2 5微米。在 一 較佳得實施例中，此切割 道4 1 O可以是相互垂直交錯，并且可以作為實際切 割晶粒時的參考線。
接著，如圖3 C所示，在高分子材料層4 0所形成 的封裝體內(nèi)形成多數(shù)個貫穿孔(through hole) 4 2 0，其中形成貫穿孔4 2 O的方式包括以蝕刻的方式， 移除部份高分子材料層4 0 ，使得在封裝體內(nèi)形成多 數(shù)個貫穿孔4 2 0 。緊接著，在每一貫穿孔4 2 0內(nèi) 形成填入導電材料以形成多數(shù)個導電柱5 0 ，其形成 的方法包括將導電材料，以電鍍(plating)的方式填 充入多數(shù)個貫穿孔4 2 0內(nèi)，并使每一導電柱5 0的 上、下表面裸露于封裝體上、下表面的兩端，分別形 成第 一 導電端點5 0 2及第二導電端點5 0 4 ，如圖3D所示。
在此，形成貫穿孔420的步驟可以在高分子材
料層40與襯底2 0分離之前，其百的是為了于封裝
體內(nèi)形成貫穿孔4 2 0時有較佳的支撐力以不使封裝
體在進行蝕刻時產(chǎn)生崩裂的問題。
最后，將高分子材料層4 0與粘著層30分離，
方法例如將高分子材料層4 0與襯底20~■起放入
員有去離子水的槽中，使得高分子材料層40與粘著
層30分離，以形成一個封裝體；此封裝體包覆每一
顆曰 曰曰粒2 1 0的五個面，并且再將每曰 曰曰粒21 0的
主動面上的焊墊2 1 2曝g 1.=' 路出來。由于封裝體的相對
于曰 曰曰粒2 1 0的主動面的背面上有多數(shù)條切割道4 1
0因此，當高分子材料層4 0與襯底20剝咼后，
封裝體上的應力會被這匙切割道410所形成的區(qū)域
所抵消，故可有效地解決封裝體翹曲的問題'
接著，如圖3 E所5^ ，是在多數(shù)個焊墊212及多
數(shù)個第一導電端點5 02之間形成多數(shù)個扇出(fano ut)形狀的圖案化的金屬線段6 0，每一圖案化的金屬線段6 0的 一 端與每曰 曰曰粒2 10上的多數(shù)個焊墊
212相應并電性連接，而多數(shù)個圖案化的金屬線段的向外延伸的另 一 端則電性連接至每第導電端點502上，其形成的方式包括先將金屬層(未在圖上表示形成在多數(shù)個焊墊212及第-■導電A山 順點
502上然后，利用半導體工藝技術例如顯影
及蝕刻于金屬層上形成具有圖案化的光刻膠層未
在圖上表示);接著，進行二 一蝕亥l」步驟，以移除部份的
金屬層，以形成多數(shù)個圖案化的金屬線段60，且圖
案化的金屬線段6 0的端電性連接至每曰 曰曰粒21
0的主動面的多數(shù)個焊墊2 1 2上，而向外延伸的另
~■上山 順則電性連接至多數(shù)個導電柱50的每第導電
+山 順點502上
接下來如圖3 F所S"是在多數(shù)個曰 曰曰粒210的
主動面的多數(shù)個焊墊212及多數(shù)個圖案化的金屬線
段60上形成圖案化的保護層70，用以保護每
曰 曰曰粒20的主動面上的焊墊212苴 / 、形成圖案化
的保護層70的步驟包括:形成一保護層未在圖中
表不以覆主 皿多數(shù)個曰 曰曰粒2 1 0的主動面的多數(shù)個焊
墊212及多數(shù)個圖案化的金屬線段60利用半導
體工藝技術，例如顯影及蝕刻，先形成圖案化的光
刻膠層未在圖中表示在保護層上蝕刻以移除部
份保護層，以曝露出多數(shù)個圖案化的金屬線段60的
向外延伸的另端的表面，且此向外延伸的~■一山 頓點、
的北 冃面是與多數(shù)個導電柱5 0的第導電上山 順點502
電性連接 剝除圖案化的光刻膠層。接下來，是在曝露的多數(shù)個圖案化的金屬線段6 O的向外延伸的表面
上形成多數(shù)個導電元件8 0，其中導電元件8 0是形 成在多數(shù)個圖案化的金屬線段6 0的向晶粒2 1 0的 側(cè)邊的向外延長且位于第 一 導電端點5 0 2部份的一 端的正面上，并形成電性連接，如圖3 G所示，在此導 電元件8 O可以是金屬凸塊(metal bump)或是錫球 (solder ball)。最后，切割該封裝體，以形成多數(shù) 個各自獨立的完成封裝的晶粒，如圖3 H所示。
在本發(fā)明中，可以選擇適當?shù)膶щ姴牧蟻硇纬蓪?br>
電柱50，故可降低導電元件8 0與焊墊2 1 2間的
電阻值故可有效提晶粒2 1 0的性能。而以多數(shù)個
圖案化的金屬線段6 0與多數(shù)個焊墊2 1 2電性連接
至曰 曰曰粒21 0的側(cè)邊，因此，在進行導電元件80的
連接時，工藝設備植球時的力量不會直接加在晶粒2
10的焊墊2 1 2上，因此可降低對晶粒2 1 0的損
傷，故可有效提高制造的良率及可靠度。
接著，于圖3 I中，是表示晶粒堆棧的封裝結(jié)構(gòu)的
示思圖O ，在本實施例中，是將已完成封裝的各自獨畫、、尸'
的曰 曰曰粒21 0上下堆棧，其中上層己完成封裝的曰 曰曰粒
的第導電端點5 0 4與下層己完成封裝的晶粒的導
電元件80形成電性連接，以形成 一 堆棧結(jié)構(gòu)。
雖然本發(fā)明以前述的較佳實施例揭露如上，然
20并非用以限定本發(fā)明，任何熟習相像技術者，在不脫 離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾， 因此本發(fā)明的專利保護范圍須視本說明書所附的權利 要求范圍所界定的為準。
權利要求
1. 一種晶粒重新配置的封裝方法，其特征在于，包括提供多數(shù)個晶粒，每一該晶粒具有一主動面且該主動面上配置有多數(shù)個焊墊；取放該些晶粒至一襯底上，每一該晶粒是以覆晶方式將該主動面與一配置于該襯底上的一粘著層連接；形成一高分子材料層于該襯底及部份該晶粒上；覆蓋一模具裝置至該高分子材料層上，以平坦化該高分子材料，使該高分子材料層充滿于該些晶粒之間并包覆每一該晶粒；脫離該模具裝置，以曝露出該高分子材料層的一表面；形成多數(shù)個貫穿孔，每一該貫穿孔是形成于部份該高分子材料層之中；脫離該襯底，以曝露出每一該晶粒的該主動面、每一該焊墊以及每一該貫穿孔，以形成一封裝體；形成多數(shù)個導電柱，將一導電材料填充該些貫穿孔并使每一該導電柱的兩端形成一第一導電端點及一第二導電端點；形成多數(shù)個圖案化的金屬線段，由每一該圖案化的金屬線段將每一該晶粒的該主動面的所述多數(shù)個焊墊電性連接至所述多數(shù)個導電柱的每一該第一導電端點；形成一圖案化的保護層，用以覆蓋每一晶粒的該主動面上的所述多數(shù)個焊墊及所述多數(shù)個圖案化的金屬線段，并曝露出部份所述多數(shù)個圖案化的金屬線段的向外延伸的一表面；形成多數(shù)個導電元件，將所述多數(shù)個導電元件形成于已曝露的部份所述多數(shù)個圖案化的金屬線段的向外延伸的該表面上；及切割該封裝體，以形成多數(shù)個各自獨立的完成封裝的晶粒。
2.如權利要農(nóng)i所述的晶粒重新配置的封裝方法，特征在于，中所述多數(shù)個貝穿孔以蝕刻的方式形成
3.如權利要求i所述的晶粒重新配置的封裝方法，其特征在于，苴 中所述多數(shù)個導電柱以電鍍的方式形成
4.如權利要農(nóng)i所述的晶粒重新配置的封裝方法，特征在于，其中形成所述多數(shù)個圖案化的金屬線段的方式包括形成金屬層在所述多數(shù)個晶粒的該主動面上的所述多數(shù)個焊墊及所述多數(shù)個第 一 導電端點上；形成員有圖案化的光刻膠層在該金屬層上；及移除部份該金屬層以形成所述多數(shù)個圖案化的金屬線段，并電性連接所述多數(shù)個焊墊及所述多數(shù)個第導電一山 頓點
5. 一種晶粒重新配置的封裝結(jié)構(gòu)，其特征在于，包括一曰 曰曰粒，苴 Z 、一主動面上配置有多數(shù)個焊墊；封裝體，用以包覆該晶粒并曝露出該晶粒的該主動面的所述多數(shù)個焊墊；多數(shù)個導電柱，該多數(shù)個導電柱是貫穿該封裝體并于每該導電柱的兩端分別形成 一 第 一 導電端點及第導電丄山 順點、多數(shù)個圖案化的金屬線段，是由每一該圖案化的金屬線段將該曰 曰曰粒的該主動面的所述多數(shù)個焊墊電性連接至所述多數(shù)個導電柱的每 一 該第 一 導電端點；圖案化的保護層，用以覆蓋每 一 晶粒的該主動面上的所述多數(shù)個焊墊及所述多數(shù)個圖案化的金屬線段，并曝露部份所述多數(shù)個圖案化的金屬線段的向外 延伸的 一 表面；及多數(shù)個導電元件，電性連接于所述多數(shù)個已曝露 的部份所述多數(shù)個圖案化的金屬線段的向外延伸的該 表面上。
6.如權利要求5所述的種晶粒重新配置的封裝 結(jié)構(gòu)，其特征在于，其中該導電柱為導電材料。
7. —種晶粒堆棧的封裝結(jié)構(gòu)，其特征在于，包括— 第—■曰 曰曰粒及一第曰 曰曰粒，每該曰 曰曰粒的—主動面上均配置有多數(shù)個焊墊~-封裝體，用以包覆每該曰 曰曰粒并曝露出每一該曰 曰曰粒的該主動面的所述多數(shù)個焊墊多數(shù)個導電柱，所述多數(shù)個導電柱是貝穿每一該曰 曰曰粒的封裝體并于每該導電柱的兩丄山 糊分別形成一第導電一山 頓點及第二導電A山 順點多數(shù)個圖案化的金屬線段，是由每該圖案化的金屬線段將每該晶粒的該主動面的所述多數(shù)個焊墊電性連接至所述多數(shù)個導電柱的每該第導電4山_t 頓點上圖案化的保護層，用以覆每該曰 曰曰粒的該主動面上的所述多數(shù)個焊及所述多數(shù)個圖案化的金屬線段，并曝露部份所述多數(shù)個圖案化的屬線段的向外延伸的--表面多數(shù)個導電元件，與已曝露的部份所述多類女個圖案化的屬線段的該表面形成電性連接:;及曰 曰曰粒堆棧結(jié)構(gòu)，將該第 一 晶粒上的所述當^數(shù)個第導電丄山 乂而點電性連接至該第二晶粒的所述多類女個導電元件上。
8.如權利要求7所述的晶粒堆棧的封裝結(jié)構(gòu)，其 特征在于，其中該封裝體由 一 高分子材料層所構(gòu)成。
9.如權利要求7所述的晶粒堆棧的封裝結(jié)構(gòu)， 其特征在于，其中該高分子材料層為polyimide。
10. 如權利要求7所述的晶粒堆棧的封裝結(jié)構(gòu)， 其特征在于，其中該導電柱為導電材料。
全文摘要
一種晶粒重新配置的封裝結(jié)構(gòu)，包括一晶粒的主動面上配置有多數(shù)個焊墊；一封裝體封裝體包覆晶粒并曝露出晶粒上的多數(shù)個焊墊；多數(shù)個導電柱，是貫穿封裝體封裝體并于兩端分別形成第一導電端點及第二導電端點；多數(shù)個圖案化的金屬線段，是由每一圖案化的金屬線段將晶粒上的多數(shù)個焊墊電性連接至多數(shù)個導電柱的每一第一導電端點；一圖案化的保護層，是用以覆蓋每一晶粒上的多數(shù)個焊墊及多數(shù)個圖案化的金屬線段，并曝露出部分多數(shù)個圖案化的金屬線段的向外延伸的一表面；及多數(shù)個導電元件，是電性連接于已曝露的部份圖案化的金屬線段的向外延伸的表面上。
文檔編號H01L21/50GK101452862SQ20071019610
公開日2009年6月10日 申請日期2007年11月28日 優(yōu)先權日2007年11月28日
發(fā)明者王鐘鴻 申請人:南茂科技股份有限公司;百慕達南茂科技股份有限公司