專利名稱：：一種制作mos器件的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體器件制作領(lǐng)域，尤其涉及可降低漏/源處電容的制作MOS器件的方法。
背景技術(shù)：
：隨著超大規(guī)模集成電路技術(shù)的發(fā)展，要求集成電路模塊運(yùn)行速度越快越好，同時(shí)會(huì)期望整個(gè)電路系統(tǒng)的功耗較小。這點(diǎn)在便攜式電子產(chǎn)品的芯片設(shè)計(jì)上體現(xiàn)得尤為明顯。從集成芯片的晶體管級(jí)角度考慮，減小集成芯片輸出模塊每個(gè)晶體管的輸出負(fù)載可有效提高集成芯片的運(yùn)行速度和降低集成芯片的功耗。其中較大的電容負(fù)載是輸出負(fù)載減小的很大阻礙。而MOS器件的漏/源電容是集成器件中普遍存在的負(fù)載電容。請(qǐng)參閱圖l,集成電路中所有MOS器件均是制作在同一片硅襯底上101上，通過(guò)阱注入離子步驟形成阱102，通過(guò)漏/源注入步驟形成漏/源區(qū)103,通過(guò)閾值注入離子步驟控制柵極104闊值電壓大小。如圖1所示的MOS管結(jié)構(gòu)會(huì)存在漏/源與阱之間的電容105,釆用符號(hào)Cjo表示。Cjo也就是集成器件中普遍存在的負(fù)載電容。因此，在不影響器件其它性能的情況之下，降低MOS器件漏/源處電容Cjo，可直接降低集成芯片輸出的負(fù)載電容，有效提高M(jìn)OS管工作頻率，降低集成芯片的靜態(tài)/動(dòng)態(tài)功耗。隨著MOS器件技術(shù)節(jié)點(diǎn)不斷向小尺寸發(fā)展，為了控制越來(lái)越嚴(yán)重的器件的短溝道效應(yīng)，許多重要的生產(chǎn)工藝參數(shù)都要做一定的縮放比例。一般來(lái)說(shuō)，器件的溝道和阱的離子注入濃度隨特征尺寸的變小要相應(yīng)增加，而離子注入能量要相應(yīng)變小，而這樣都會(huì)導(dǎo)致在所以導(dǎo)致漏/源與和襯底阱PN結(jié)處的雜質(zhì)離子濃度變高，從而Cjo變的更大。而在實(shí)際應(yīng)用中，小的Cjo—直是一個(gè)重要的技術(shù)指標(biāo)，尤其在便攜式的設(shè)備當(dāng)中。采用現(xiàn)有的阱離子注入縮放比例的方法現(xiàn)有集成電路MOS器件的制作方法難以制得小的漏/源電容MOS器件。因而會(huì)導(dǎo)致以此器件設(shè)計(jì)的整個(gè)集成電路器件的負(fù)載電容較大工作頻率偏低、靜態(tài)和高頻應(yīng)用時(shí)的功耗都偏大。為了滿足實(shí)際應(yīng)用的要求，必須要降低Cjo。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種制作MOS器件的方法，可有效降低MOS管漏/源處和阱之間的電容，解決其以該MOS器件組成的集成電路工作頻率低和功耗大的問(wèn)題。為了達(dá)到上述的目的，本發(fā)明的制作MOS器件的方法，所述MOS器件的制作包括阱注入步驟和閾值注入步驟，其中，阱注入步驟中注入離子能量大于預(yù)設(shè)離子能量，及闊值注入步驟采用擴(kuò)散系數(shù)小于阱注入離子的擴(kuò)散系數(shù)的離子進(jìn)行注入。MOS器件為PMOS器件，阱注入離子為磷時(shí)，閾值注入離子采用擴(kuò)散系數(shù)相對(duì)磷的擴(kuò)散系數(shù)小的砷或銻。阱注入離子為磷時(shí)，阱注入離子能量為380450KeV,預(yù)設(shè)離子離子能量為320340KeV。MOS器件為NMOS器件，阱注入離子為硼時(shí)，所述閾值注入采用擴(kuò)散系數(shù)相對(duì)硼的擴(kuò)散系數(shù)小的銦。與現(xiàn)有集成MOS器件制作方法相比，該方法通過(guò)"R高阱注入離子能量可降低漏/源與阱之間PN結(jié)靠近阱一側(cè)的雜質(zhì)離子濃度，閾值注入采用擴(kuò)散系數(shù)小的離子可降低漏/源與阱之間PN結(jié)靠近漏/源一側(cè)的雜質(zhì)離子濃度，因此可有效降低漏/源與阱之間PN結(jié)兩側(cè)離子濃度，從而降低漏/源處PN結(jié)電容和漏電流，最終降低MOS器件負(fù)載電容，提高器件的工作頻率，降低其靜態(tài)和動(dòng)態(tài)的功耗。通過(guò)以下實(shí)施例并結(jié)合其附圖的描述，可以進(jìn)一步理解本發(fā)明的目的和特點(diǎn)。其中，附圖為圖l是MOS漏/源電容示意圖。圖2是離子濃度隨n阱深度變化分布圖。圖3是常規(guī)制作MOS器件漏/源PN結(jié)兩側(cè)濃度一維示意剖面圖。圖4是提高阱注入離子能量MOS器件漏/源PN結(jié)兩側(cè)濃度分布一維示意剖面圖。圖5是本發(fā)明MOS器件漏/源PN結(jié)兩側(cè)濃度分布一維示意剖面圖。圖6是PMOS器件漏/源電容隨n阱注入能量變化圖。具體實(shí)施例方式以下對(duì)本發(fā)明制作MOS器件的方法作進(jìn)一步詳細(xì)描述。本發(fā)明實(shí)施例以65nm的工藝在p型襯底上制作n阱PMOS管為例，制作MOS器件方法包括在提供的襯底上進(jìn)行阱注入、闊值注入和漏/源注入。漏/源注入離子濃度隨n阱深度變化請(qǐng)參閱圖2中曲線1。首先以常規(guī)制作PMOS器件的方法制作PMOS器件，在制作65nm特征尺寸MOS器件時(shí)，離子能量以預(yù)設(shè)離子能量(320340KeV)進(jìn)行n阱注入，形成n阱，阱注入離子采用n型離子，例如磷。在閾值注入時(shí)通常會(huì)采用n型離子，常用的n型離子為磷。選取340KeV離子能量進(jìn)行n阱注入，以常規(guī)制作MOS器件方法形成的離子濃度隨襯底深度變化示意圖請(qǐng)參閱圖2中曲線2。在常規(guī)制作MOS器件方法中，阱注入步驟離子能量采用390KeV,大于預(yù)設(shè)離子能量50KeV;在閾值注入時(shí)，仍采用常見(jiàn)n型離子磷進(jìn)行注入；這樣制作MOS器件的方法，形成的離子濃度隨n阱深度變化示意圖請(qǐng)參閱圖2中曲線3。在常規(guī)制作MOS器件方法中，阱注入步驟注入離子能量采用410KeV，大于預(yù)設(shè)粒子能量70KeV;在闊值注入時(shí)，仍采用常見(jiàn)n型離子磷進(jìn)行注入；這樣制作MOS器件的方法，形成的離子濃度隨襯底深度變化示意圖請(qǐng)參閱圖2中曲線4。在常規(guī)制作MOS器件方法中，阱注入步驟仍采用常用阱注入離子能量340KeV,閾值注入時(shí)不采用常規(guī)的磷離子，而是采用擴(kuò)散系數(shù)相對(duì)磷的擴(kuò)散系數(shù)小的離子砷或銻，這樣制作MOS器件的方法，形成的離子濃度隨襯底深度變化示意圖請(qǐng)參閱圖2中曲線5。在本發(fā)明制作MOS器件方法中，阱注入步驟注入離子能量采用400KeV,大于預(yù)設(shè)離子能量60KeV。閾值注入采用擴(kuò)散系數(shù)小的離子進(jìn)行注入，擴(kuò)散系數(shù)小是相對(duì)阱注入離子的擴(kuò)散系數(shù)小。當(dāng)阱注入離子為磷時(shí)，閾值注入離子釆用擴(kuò)散系數(shù)相對(duì)阱注入離子的擴(kuò)散系數(shù)小的砷或銻。這樣制作MOS器件的方法，形成的離子濃度隨n阱深度變化示意圖請(qǐng)參閱圖2中曲線6。圖3對(duì)應(yīng)常規(guī)MOS器件制作方法下，也就是曲線2的工藝條件下PN結(jié)兩側(cè)濃度分布圖，7示意PN結(jié)位置。圖4對(duì)應(yīng)曲線4條件下對(duì)應(yīng)PN結(jié)兩側(cè)濃度分布圖，8示意PN結(jié)位置。圖5對(duì)應(yīng)曲線6條件下對(duì)應(yīng)PN解兩側(cè)濃度分布圖，9示意PN結(jié)位置。圖3、圖4和圖5中陰影部分填充圖案的疏密示意離子濃度。圖3、圖4和圖5是采用Synopsys公司提供的Sprocess仿真出漏/源PN結(jié)兩側(cè)離子濃度分布示意圖。對(duì)比圖3、圖4和圖5中PN結(jié)兩側(cè)離子濃度分布，可看出提高阱注入離子能量對(duì)降低PN結(jié)下側(cè)，也就是靠近阱一側(cè)的離子濃度比較有效；而提高阱注入離子能量的同時(shí)，采用擴(kuò)散系數(shù)小的離子進(jìn)行閾值注入可有效減小PN結(jié)兩側(cè)離子濃度。綜上所述制作MOS器件方法，圖2中曲線2、曲線3、曲線4、曲線5、和曲線6也是釆用Synopsys公司提供的Sprocess仿真出的曲線圖，分別代表著一種制作MOS器件方法，每條曲線分別與曲線1有一交點(diǎn)，這個(gè)交點(diǎn)的位置示意著漏/源PN結(jié)的位置。曲線2為常規(guī)制作MOS器件方法下離子濃度隨n阱深度變化，對(duì)應(yīng)圖3漏/源PN結(jié)7兩側(cè)離子濃度分布圖；從曲線3和曲線4可以看出提高阱注入離子能量可比較有效降低漏/源PN結(jié)深處的離子濃度，對(duì)應(yīng)圖4可看出提高阱注入離子能量的漏/源PN結(jié)8兩側(cè)濃度分布；從曲線5可以看出閾值注入釆用擴(kuò)散系數(shù)小的離子進(jìn)行注入可比較有效的降低漏/源PN結(jié)淺處離子濃度；從曲線6可以看出提高阱注入離子能量到400KeV，同時(shí)闊值注入采用砷或銻進(jìn)行注入可更加有效的降低漏/源PN兩側(cè)離子濃度分布，對(duì)應(yīng)圖5中可看出漏/源PN結(jié)9兩側(cè)離子濃度分布。所以，無(wú)論從圖2中的曲線還是從圖3、圖4和圖5的PN結(jié)兩側(cè)離子濃度分布圖均可看出提高阱注入離子注入能量，同時(shí)閾值注入采用擴(kuò)散系數(shù)小的離子注入可有效降低漏/源PN結(jié)兩處離子濃度。由于漏/源PN結(jié)兩側(cè)離子濃度大小直接影響著MOS管漏/源處電容的大小，從而可有效降低MOS管漏/源處電容的大小。值得注意的是阱注入離子能量不能太高，如果阱注入離子能量過(guò)高會(huì)引起阱注入能量太高，會(huì)產(chǎn)生一定的晶格損傷，器件的短溝道效應(yīng)會(huì)變的難于控制，而且器件之間的隔離性會(huì)受到影響。對(duì)于阱注入步驟以340KeV作為預(yù)設(shè)阱注入離子能量，在預(yù)設(shè)阱注入離子能量偏離0120KeV下，電容值偏離目標(biāo)電容CjOT的量，請(qǐng)參閱圖6。菱形曲線為由Synopsys公司^是供的Sprocess和Sdevice仿真數(shù)據(jù)繪制，而方形曲線由實(shí)際測(cè)得的MOS器件漏/源電容數(shù)據(jù)繪制。由圖6可看出阱注入離子能量由340~450KeV變化時(shí)，可逐漸減小MOS器件漏/源電容。為防止阱注入離子能量過(guò)高給MOS器件帶來(lái)的問(wèn)題，輔以采用低擴(kuò)散系數(shù)離子的閾值注入可在保證MOS器件穩(wěn)定的性能下達(dá)到有效降低漏/源電容目的。MOS漏/源電容需要達(dá)到的目標(biāo)電容表示為CjOT，測(cè)得如圖2中不同曲線的MOS制作方法下乂于應(yīng)的漏/源處電容Y直如表1和表2所示，表1為Sprocess和Sdevice仿真數(shù)據(jù)，表2為實(shí)際測(cè)得的數(shù)據(jù)，電容單位為fF/um2(lfF=10-15F)。由表1和表2可以看出仿真得出的漏/源電容數(shù)據(jù)與測(cè)得的實(shí)際數(shù)據(jù)相近。表1<table>tableseeoriginaldocumentpage7</column></row><table>綜上所述在制作MOS管過(guò)程中提高阱注入離子能量和采用重離子進(jìn)行閾值注入，如曲線6可有效降低漏/源與n阱之間PN結(jié)兩側(cè)電容，從而降低MOS管漏/源處電容大小。對(duì)制作P阱NMOS管采用本發(fā)明方法，提高阱注入離子能量高于預(yù)設(shè)的阱注入離子能量和阱注入離子為硼時(shí)閾值注入采用擴(kuò)散系數(shù)相對(duì)硼的擴(kuò)散系數(shù)小的銦，同樣可達(dá)到降低MOS器件漏/源處電容。權(quán)利要求1、一種制作MOS器件的方法，所述MOS器件的制作包括在提供的襯底上進(jìn)行阱注入步驟、閾值注入和漏/源注入步驟，其特征在于所述阱注入步驟中注入離子能量大于預(yù)設(shè)離子能量，及所述閾值注入步驟采用擴(kuò)散系數(shù)小于阱注入離子的擴(kuò)散系數(shù)的離子進(jìn)行注入。2、如權(quán)利要求1所述的制作MOS器件的方法，其特征在于所述MOS器件為PMOS器件，所述阱注入離子為磷時(shí)，所述閾值注入離子采用擴(kuò)散系數(shù)相對(duì)磷的擴(kuò)散系數(shù)小的砷或銻。3、如權(quán)利要求2所述的制作MOS器件的方法，其特征在于所述阱注入離子為磷時(shí)，所述阱注入離子能量為380450KeV,所述預(yù)設(shè)離子能量為320340KeV。4、如權(quán)利要求1所述的制作MOS器件的方法，其特征在于所述MOS器件為NMOS器件，所述阱注入離子為硼時(shí)，所述閾值注入采用擴(kuò)散系數(shù)相對(duì)硼的擴(kuò)散系數(shù)小的銦。全文摘要本發(fā)明提供了一種制作MOS器件的方法，該方法在保持MOS器件的性能下，可制得小的漏/源處電容的MOS器件。在包括阱注入步驟和閾值注入步驟的MOS器件的制作中，提高阱注入離子能量使其高于預(yù)設(shè)阱注入離子能量和閾值注入采用擴(kuò)散系數(shù)較小的離子注入可有效降低MOS器件的漏/源處電容。通過(guò)提高阱注入離子能量可主要降低漏/源與阱之間PN結(jié)靠近阱一側(cè)的雜質(zhì)離子濃度，閾值注入采用擴(kuò)散系數(shù)小的離子可主要降低漏/源與阱之間PN結(jié)靠近漏/源一側(cè)的雜質(zhì)離子濃度，因此本發(fā)明方法可有效減少漏/源與阱之間PN結(jié)兩側(cè)的離子濃度，從而降低MOS器件漏/源處電容，提高M(jìn)OS管高頻工作特性，降低MOS管的功耗。文檔編號(hào)H01L21/336GK101452854SQ20071017157公開(kāi)日2009年6月10日申請(qǐng)日期2007年11月30日優(yōu)先權(quán)日2007年11月30日發(fā)明者施雪捷申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司