專利名稱：集成電路的電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件結(jié)構(gòu)，且特別涉及在集成電路中形成的電容器。
背景技術(shù)：
電容器是集成電路的關(guān)鍵元件，其可將電源供應(yīng)線去耦(decoupling)， 或形成一系列的電感電容電路，以減少干擾和應(yīng)用于無(wú)線高頻。舉例來(lái)說(shuō)， 在具有模擬電路的集成電路中，電容器通常設(shè)置得鄰近模擬電路，以去耦或 是使得電源供應(yīng)對(duì)模擬電路的影響穩(wěn)定。半導(dǎo)體電容器通常設(shè)置有位于兩個(gè)導(dǎo)電平板間的絕緣層或介電材料。當(dāng) 對(duì)這兩個(gè)導(dǎo)電平板施加電壓差，就會(huì)在絕緣層儲(chǔ)存一定量的電荷。儲(chǔ)存于絕 緣層的電荷量定義為電容器的電容。導(dǎo)電平板可由多晶硅或金屬形成，然而， 由于金屬-氧化物-金屬(metal-oxide-metal, MOM)對(duì)于襯底的電容損失最小 和可整合于邏輯處理，所以越來(lái)越受歡迎。傳統(tǒng)的MOM電容器結(jié)構(gòu)包括垂直堆疊、U型平板和水平堆疊。垂直堆 疊結(jié)構(gòu)是先在下導(dǎo)電平板上覆蓋薄介電層，其后在介電層的頂部覆蓋上導(dǎo)電 平板。電容器由垂直堆疊導(dǎo)電層/介電層/導(dǎo)電層形成，而此種垂直堆疊結(jié)構(gòu) 可占據(jù)一大區(qū)域。形成此電容器和將其連接可能需要至少沉積兩層或四層材 料，和另外的兩至三個(gè)光掩模步驟。U型平板結(jié)構(gòu)使用類似雙鑲嵌的工藝， 其包括以下步驟沉積氧化物、形成U型開(kāi)口、沉積下平板和化學(xué)機(jī)械研磨 步驟(或回蝕步驟)。垂直堆疊和U型平板結(jié)構(gòu)均需復(fù)雜的光刻、蝕刻和沉 積等額外的工藝步驟。在三個(gè)傳統(tǒng)半導(dǎo)體電容器結(jié)構(gòu)中，水平堆疊結(jié)構(gòu)是最簡(jiǎn)單和成本最低的。 水平堆疊結(jié)構(gòu)使用兩相鄰金屬線側(cè)壁間的耦合電容，最常見(jiàn)的布局是以交叉 手指的方式，交互設(shè)置多重陰極和陽(yáng)極金屬線。在金屬線間設(shè)置金屬線間介 電材料，以供作電容器絕緣層。此種水平堆疊結(jié)構(gòu)的主要缺點(diǎn)是由于其高度有限和金屬線占據(jù)較大空間，所以單位長(zhǎng)度的電容量較低。然而，當(dāng)工藝微縮至100nm世代以下，使用交叉手指的方式時(shí)，金屬線的線寬和空間就變得 夠小，因而可使水平堆疊結(jié)構(gòu)有較佳的空間利用性。圖1顯示現(xiàn)有技術(shù)改進(jìn)堆疊電容器結(jié)構(gòu)100的剖面圖，其不僅使用兩個(gè) 金屬線115、 125側(cè)壁作為電容器的導(dǎo)電層，還使用插塞線110、 120側(cè)壁作 為電容器的導(dǎo)電層。電容器結(jié)構(gòu)100形成于介電層150上。插塞線IIO、 120 形成于層間介電層130中，金屬線115、 125形成于金屬間介電層140中。層 間介電層(ILD)和金屬間介電層(IMD)均作為電容器結(jié)構(gòu)IOO的絕緣物， 因此可提供較大的電容器區(qū)域。然而，按此種結(jié)構(gòu)設(shè)計(jì)，金屬線115、 125 必須分別覆蓋插塞線110、 120，且金屬線115、 125間的距離D必須相當(dāng)小。 因此，電容器結(jié)構(gòu)100的絕緣物無(wú)法薄到足以達(dá)到相當(dāng)大的單位長(zhǎng)度電容值。發(fā)明內(nèi)容根據(jù)上述問(wèn)題，本發(fā)明提供一種集成電路的電容器。其中第一導(dǎo)線大體 上平行于第二導(dǎo)線，其中第一導(dǎo)線和第二導(dǎo)線的厚度大體上等于插塞和內(nèi)連 接的厚度的總和，第一導(dǎo)線、第二導(dǎo)線、插塞和內(nèi)連接由單一沉積步驟形成。 至少一種介電材料水平穿過(guò)第一導(dǎo)線和第二導(dǎo)線間的間隙，其中第一導(dǎo)線和 第二導(dǎo)線分別用作電容器的兩個(gè)導(dǎo)電平板，且介電材料用作電容器的絕緣層。上述集成電路的電容器中，該單一沉積步驟可以是雙鑲嵌沉積步驟。上述集成電路的電容器中，該第一和第二導(dǎo)線的高度可大于l]am，該第 一和第二導(dǎo)線的寬度以及該第一導(dǎo)線與第二導(dǎo)線的間距可小于0.3pm。上述集成電路的電容器中，該第一和第二導(dǎo)線的高度與寬度的高寬比可 大于3。上述集成電路的電容器還可包括第三導(dǎo)線，由與該第一和第二導(dǎo)線相 同的沉積步驟形成，該第三導(dǎo)線連接該第一導(dǎo)線，且該第一和第三導(dǎo)線位于 該第二導(dǎo)線的兩側(cè)。上述集成電路的電容器還可包括第四導(dǎo)線和第五導(dǎo)線，分別位于該第 一導(dǎo)線和該第二導(dǎo)線的頂部上且分別接觸該第一導(dǎo)線和該第二導(dǎo)線的頂部。本發(fā)明還提供一種集成電路的電容器。其中第一導(dǎo)線、第二導(dǎo)線和第三 導(dǎo)線大體上彼此平行，其中第一導(dǎo)線、第二導(dǎo)線和第三導(dǎo)線的厚度大體上等于插塞和內(nèi)連接的厚度的總和，第一導(dǎo)線、第二導(dǎo)線、第三導(dǎo)線、插塞和內(nèi) 連接由單一沉積步驟形成，第三導(dǎo)線連接第一導(dǎo)線，且第一導(dǎo)線和第三導(dǎo)線 位于第二導(dǎo)線的兩側(cè)。至少一種介電材料水平穿過(guò)第一導(dǎo)線和第二導(dǎo)線間的 第一間隙，水平穿過(guò)第二導(dǎo)線和第三導(dǎo)線間的第二間隙，其中第一導(dǎo)線和第 三導(dǎo)線用作電容器的導(dǎo)電平板，第二導(dǎo)線用作電容器的另一導(dǎo)電平板，且絕 緣材料用作電容器的絕緣層。上述集成電路的電容器中，該第一、第二和第三導(dǎo)線的高度可大于lpm， 該第一、第二和第三導(dǎo)線的寬度以及該第一導(dǎo)線、第二導(dǎo)線與第三導(dǎo)線間的 間距可小于0.3^m。上述集成電路的電容器中，該第一、第二和第三導(dǎo)線的高度與寬度的高 寬比可大于3。上述集成電路的電容器中，該第一導(dǎo)線、第二導(dǎo)線與第三導(dǎo)線的間距可 大體上為5nm 100nm。上述集成電路的電容器還可包括第四導(dǎo)線和第五導(dǎo)線，分別位于該第 一導(dǎo)線和該第二導(dǎo)線的頂部上且分別接觸該第一導(dǎo)線和該第二導(dǎo)線的頂部。本發(fā)明提供還一種集成電路的電容器。其中第一金屬線、第二金屬線和 第三金屬線大體上平行，其中第一金屬線、第二金屬線和第三金屬線的厚度 大體上等于插塞和金屬內(nèi)連接的厚度的總和。第一金屬線、第二金屬線、第 三金屬線、插塞和金屬內(nèi)連接由單一沉積步驟形成。第三金屬線連接第一金 屬線，且第一金屬線和第三金屬線位于第二金屬線的兩側(cè)。至少一種介電材 料水平穿過(guò)第一金屬線和第二金屬線間的第一間隙，介電材料也水平穿過(guò)第 二金屬線和第三金屬線間的第二間隙，其中第一金屬線和第三金屬線用作電 容器的導(dǎo)電平板，第二金屬線用作電容器的另一導(dǎo)電平板，且介電材料用作 電容器的絕緣層。本發(fā)明的電容器具有單位面積的電容值較高和片電阻較低的優(yōu)點(diǎn)，此外 還具有成本較低的優(yōu)點(diǎn)。


圖1為顯示現(xiàn)有技術(shù)改進(jìn)水平堆疊電容器結(jié)構(gòu)的剖面圖。圖2A為顯示雙鑲嵌工藝的插塞凹槽的剖面圖。圖2B為顯示雙鑲嵌工藝的插塞和內(nèi)連接金屬線的凹槽的剖面圖, 圖3A為顯示本發(fā)明一實(shí)施例水平堆疊電容器結(jié)構(gòu)的剖面圖。 圖3B為圖3A的平面示意圖。
圖3C為顯示圖3A水平堆疊電容器結(jié)構(gòu)的連接區(qū)的剖面圖。 圖4為顯示圖1的電容器結(jié)構(gòu)呈交叉手指形式布局的俯視圖。 圖5為顯示本發(fā)明另一實(shí)施例水平堆疊電容器結(jié)構(gòu)的剖面圖。 其中，附圖標(biāo)記說(shuō)明如下-
100 電容器結(jié)構(gòu)；
115 金屬線；
125~金屬線；
140 金屬間介電層； 210 光致抗蝕劑；
230 介電層；
270 通道凹槽/溝槽凹槽; 310 金屬線；
350~連接區(qū)； 360A ~通道部分； 370 金屬線； 400 電容器結(jié)構(gòu)； 415 手指；
425~手指；
440 插塞；
502 電容器結(jié)構(gòu)的部分;
510~導(dǎo)體/插塞； 530~導(dǎo)體/插塞；
110~插塞線； 120~插塞線； 130 層間介電層； 150 介電層； 220 插塞凹槽；
260 光致抗蝕劑層；
300 電容器結(jié)構(gòu)；320 金屬線； 360 金屬線； 360B 插塞部分；
371~金屬線； 410~連接區(qū)；
420 連接區(qū)； 430~插塞； 500 電容器結(jié)構(gòu)； 506 電容器結(jié)構(gòu)的部分;
520~導(dǎo)體/插塞；
540~導(dǎo)體/插塞。
具體實(shí)施例方式
以下詳細(xì)討論本發(fā)明較佳實(shí)施例的水平電容器結(jié)構(gòu)，其使用相鄰插塞的 側(cè)壁，其中插塞的高度和傳統(tǒng)金屬線加上插塞線的高度相當(dāng)。本發(fā)明水平電 容器結(jié)構(gòu)與現(xiàn)有技術(shù)的電容器結(jié)構(gòu)相比，具有較高單位面積的電容值和較低的片電阻，較低的片電阻允許此水平電容器結(jié)構(gòu)在相當(dāng)高的開(kāi)關(guān)速度下操作。 此外，由于水平電容器結(jié)構(gòu)不需額外的工藝步驟，因而具有成本較低的優(yōu)點(diǎn)。
以下列舉本發(fā)明的一實(shí)施例，其使用雙鑲嵌工藝，使用插塞作為水平電 容器的金屬平板。雙鑲嵌工藝基本上包括以下工藝步驟在介電層中形成圖 形化的開(kāi)口，在開(kāi)口中填入金屬以形成導(dǎo)電圖案或通道。在雙鑲嵌工藝中， 導(dǎo)電材料的第一通道和導(dǎo)電材料的第二通道(位于第一通道下)設(shè)置于彼此 垂直分隔的平面中，且經(jīng)由垂直插塞在最接近的點(diǎn)內(nèi)連接。第一通道開(kāi)口和 插塞同時(shí)填入金屬，因此減少工藝中金屬化和平坦化的步驟。
圖2A為雙鑲嵌工藝中，形成插塞凹槽220的剖面圖，其中插塞凹槽220 由單一光刻工藝形成。光致抗蝕劑210沉積于介電層230上，其中介電層的 厚度大體上和圖1種的傳統(tǒng)工藝的層間介電層(ILD) 130和金屬間介電層 (IMD) 140的厚度的總和相當(dāng)。蝕刻穿過(guò)光致抗蝕劑210的開(kāi)口，從而形 成插塞凹槽220，由于插塞凹槽是采用單一蝕刻工藝形成的，所以插塞凹槽 220的側(cè)壁相對(duì)的平滑，沒(méi)有凸出。
圖2B為雙鑲嵌工藝中，形成插塞和內(nèi)連接金屬的凹槽的剖面圖。在介 電層230中形成插塞凹槽220后，在介電層230上沉積另一光致抗蝕劑層260。 光致抗蝕劑層的開(kāi)口定義通道區(qū)，其一般較插塞凹槽220寬。使用另一蝕刻 工藝形成通道凹槽270，此蝕刻工藝的時(shí)間決定通道凹槽270的深度。
在蝕刻工藝之后，在單一金屬沉積步驟中在插塞凹槽220和溝槽凹槽270 中填入金屬材料。在填入金屬材料后，進(jìn)行化學(xué)機(jī)械研磨工藝，除去沉積在 溝槽外多余的金屬，并可得到鑲嵌有金屬的平坦表面的結(jié)構(gòu)。在新穎的雙鑲 嵌工藝中，插塞加溝槽的高度對(duì)寬度的高寬比可約大于3。凹槽220或270 的寬度和兩個(gè)凹槽220或270間的間距可小于0.3pm，兩個(gè)凹槽220或270 的高度可大于lpm。在一較佳實(shí)施例中，凹槽220或270的間距大體上為 5nm 100nm。雖然雙鑲嵌工藝大部分使用銅作為沉積的金屬，本領(lǐng)域技術(shù)人 員可在插塞和溝槽凹槽中沉積其它材料，例如TaN、 SiC、 W、 TiN、 Ag、 Au或上述的組合。
圖3A為本發(fā)明一實(shí)施例雙鑲嵌工藝制作出的水平電容器結(jié)構(gòu)300的剖 面圖。金屬線310、 320是在圖2A中的插塞凹槽220以單一步驟填入金屬所 得的結(jié)果。金屬線310、 320分別用作電容器結(jié)構(gòu)300的陰極和陽(yáng)極。電容器結(jié)構(gòu)300的高度等于圖1所示的傳統(tǒng)非雙鑲嵌工藝金屬厚度和插塞深度的總 和。層間介電層(ILD) 130和金屬間介電層(IMD) 140—起用作電容器結(jié) 構(gòu)300的電容器介電層。在此，層間介電層130是指兩個(gè)導(dǎo)電層(例如金屬 或多晶硅)間的介電層，金屬間介電層140是指和金屬同一層的介電層，其 填入金屬間的間隙。
請(qǐng)?jiān)賲⒄請(qǐng)D3A，由于上述的單一蝕刻工藝，金屬線310、 320的側(cè)壁大 體上是平直的。因此，可僅由插塞間隙設(shè)計(jì)規(guī)則決定金屬線310、 320間的間 距E。隨著工藝技術(shù)演進(jìn)，間距E微縮至相當(dāng)于傳統(tǒng)垂直堆疊電容器結(jié)構(gòu)的 氧化層的厚度。由于高度的改進(jìn)和間距的縮小，電容器結(jié)構(gòu)300可達(dá)成較大 的金屬線310、 320的單位長(zhǎng)度電容。此外，由于雙鑲嵌工藝中，用以形成金 屬線310、 320的材料是銅，電容器結(jié)構(gòu)300的片電阻相對(duì)較低，因而電容器 結(jié)構(gòu)300可應(yīng)用于高速開(kāi)關(guān)的應(yīng)用。另外，由于形成電容器結(jié)構(gòu)300不需額 外的工藝步驟，因此電容器結(jié)構(gòu)300的制造成本相對(duì)較低。圖3B顯示圖3A 的平面示意圖，如圖所示，金屬線310、 320可分別經(jīng)由金屬線370、 371連 接至外部元件。
圖3C為顯示圖2B后續(xù)工藝步驟的剖面圖。在同一步驟中，在插塞凹槽 220和通道凹槽270中沉積金屬，形成金屬線360(形成圖3A中的金屬線310、 320)。因此，通道部分360A的金屬寬度比插塞部分360B寬。金屬線360 可用于集成電路中，電容器結(jié)構(gòu)300與其它元件間的連接。
圖4為本發(fā)明一實(shí)施例包括交叉形成導(dǎo)電平板的電容器結(jié)構(gòu)400的平面 圖?？捎帽舜司o鄰的方式多重設(shè)置圖3A所示的電容器結(jié)構(gòu)300，從而得到電 容器結(jié)構(gòu)400。請(qǐng)參照?qǐng)D4，手指415經(jīng)由連接區(qū)410和插塞430，連接電容 器結(jié)構(gòu)400的一個(gè)尾端。手指425經(jīng)由連接區(qū)420和插塞440，連接電容器 結(jié)構(gòu)400的另一尾端。手指415、 425的剖面(和沿著M-M'線的剖面)結(jié)構(gòu) 可等同于圖3A中的金屬線310、 320。此外，連接區(qū)410、 420的剖面結(jié)構(gòu)也 可有相等的結(jié)構(gòu)(連接區(qū)沿N-N'線的剖面與圖3B中的連接區(qū)350的剖面相 等)。除了鄰近電容器結(jié)構(gòu)400外緣的手指，手指415位于手指425的兩側(cè)， 因此，在手指415或手指425的特定長(zhǎng)度上，其電容區(qū)倍增，只有水平堆疊 結(jié)構(gòu)可采用交叉手指型態(tài)的布局(其電容器結(jié)構(gòu)400具有額外的優(yōu)點(diǎn))。
圖5為顯示本發(fā)明另一實(shí)施例堆疊電容器結(jié)構(gòu)500的剖面圖。電容器結(jié)構(gòu)的剖面502、 506均類似圖3A顯示的電容器結(jié)構(gòu)300，其采用以下方式設(shè) 計(jì)和制造剖面506的導(dǎo)體530堆疊且接觸剖面502的導(dǎo)體510，且與此類 似地，剖面506的導(dǎo)體540堆疊且接觸剖面502的導(dǎo)體520。導(dǎo)體510、 530 的結(jié)合用作電容器結(jié)構(gòu)的導(dǎo)電平板，而導(dǎo)體520、 540的結(jié)合用作電容器結(jié)構(gòu) 500的另一導(dǎo)電平板。因此，電容器結(jié)構(gòu)500單位長(zhǎng)度的電容面積，大體上 是圖3A所示的電容器結(jié)構(gòu)300的電容面積的兩倍。在新穎的雙鑲嵌工藝中， 由于通過(guò)透明介電薄膜進(jìn)行對(duì)準(zhǔn)工藝(進(jìn)行對(duì)準(zhǔn)時(shí)，可采用較嚴(yán)格的設(shè)計(jì)規(guī) 則范圍)，插塞510、 530的寬度和插塞520、 540的寬度在布局上繪示相等。 在性能和可靠度方面，可忽略插塞510、 530和插塞520、 540間的微小的對(duì) 準(zhǔn)偏差。
雖然圖5僅顯示兩個(gè)堆疊電容器結(jié)構(gòu)500，但本領(lǐng)域技術(shù)人員可根據(jù)上 述兩個(gè)堆疊電容器結(jié)構(gòu)的技術(shù)概念，形成超過(guò)兩個(gè)堆疊電容器的結(jié)構(gòu)。在實(shí) 際應(yīng)用時(shí)，堆疊的總數(shù)目不應(yīng)超過(guò)IO。
以上提供數(shù)個(gè)不同的實(shí)施例，描述本發(fā)明不同的技術(shù)特征，但根據(jù)本發(fā) 明的概念，其可包括或運(yùn)用于更廣泛的技術(shù)范圍。須注意的是，實(shí)施例僅用 以揭示本發(fā)明制造和使用的特定方法，并不用以限定本發(fā)明，任何本領(lǐng)域技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)可作一定的改動(dòng)與修改。因此， 本發(fā)明的保護(hù)范圍應(yīng)以所附權(quán)利要求范圍為準(zhǔn)。
權(quán)利要求
1.一種集成電路的電容器，包括大體上平行的第一導(dǎo)線和第二導(dǎo)線，其中該第一導(dǎo)線和該第二導(dǎo)線的厚度大體上等于插塞和內(nèi)連接線的厚度的總和，該第一導(dǎo)線、該第二導(dǎo)線、該插塞和該內(nèi)連接線是由單一沉積步驟形成的；及至少一種介電材料，水平穿過(guò)該第一導(dǎo)線和該第二導(dǎo)線間的間隙，其中該第一導(dǎo)線和該第二導(dǎo)線分別用作該電容器的兩個(gè)導(dǎo)電平板，且該介電材料用作該電容器的絕緣層。
2. 如權(quán)利要求1所述的集成電路的電容器，其中該單一沉積步驟是雙鑲 嵌沉積步驟。
3. 如權(quán)利要求1所述的集成電路的電容器，其中該第一和第二導(dǎo)線的高 度大于lpm，該第一和第二導(dǎo)線的寬度以及該第一導(dǎo)線與第二導(dǎo)線的間距小 于0.3,。
4. 如權(quán)利要求1所述的集成電路的電容器，其中該第一和第二導(dǎo)線的高 度與寬度的高寬比大于3。
5. 如權(quán)利要求l所述的集成電路的電容器，還包括第三導(dǎo)線，由與該 第一和第二導(dǎo)線相同的沉積步驟形成，該第三導(dǎo)線連接該第一導(dǎo)線，且該第 一和第三導(dǎo)線位于該第二導(dǎo)線的兩側(cè)。
6. 如權(quán)利要求l所述的集成電路的電容器，還包括第四導(dǎo)線和第五導(dǎo)線，分別位于該第一導(dǎo)線和該第二導(dǎo)線的頂部上且分別接觸該第一導(dǎo)線和該 第二導(dǎo)線的頂部。
7. —種集成電路的電容器，包括大體上平行的第一導(dǎo)線、第二導(dǎo)線和第三導(dǎo)線，其中該第一導(dǎo)線、該第 二導(dǎo)線和該第三導(dǎo)線的厚度大體上等于插塞和內(nèi)連接線的厚度的總和，該第 一導(dǎo)線、該第二導(dǎo)線、該第三導(dǎo)線、該插塞和該內(nèi)連接線是由單一沉積步驟 形成的，該第三導(dǎo)線連接該第一導(dǎo)線，且該第一導(dǎo)線和該第三導(dǎo)線位于該第 二導(dǎo)線的兩側(cè)；及至少一種介電材料，水平穿過(guò)該第一導(dǎo)線和該第二導(dǎo)線間的第一間隙，水平穿過(guò)該第二導(dǎo)線和該第三導(dǎo)線間的第二間隙；其中該第一導(dǎo)線和該第三導(dǎo)線用作該電容器的導(dǎo)電平板，該第二導(dǎo)線用 作該電容器的另一導(dǎo)電平板，且該介電材料用作該電容器的絕緣層。
8. 如權(quán)利要求7所述的集成電路的電容器，其中該第一、第二和第三導(dǎo) 線的高度大于lpm，該第一、第二和第三導(dǎo)線的寬度以及該第一導(dǎo)線、第二 導(dǎo)線與第三導(dǎo)線間的間距小于0.3pm。
9. 如權(quán)利要求7所述的集成電路的電容器，其中該第一、第二和第三導(dǎo) 線的高度與寬度的高寬比大于3。
10. 如權(quán)利要求7所述的集成電路的電容器，其中該第一導(dǎo)線、第二導(dǎo) 線與第三導(dǎo)線的間距大體上為5nm 100nm。
11. 如權(quán)利要求7所述的集成電路的電容器，還包括第四導(dǎo)線和第五 導(dǎo)線，分別位于該第一導(dǎo)線和該第二導(dǎo)線的頂部上且分別接觸該第一導(dǎo)線和 該第二導(dǎo)線的頂部。
全文摘要
一種集成電路的電容器。其中第一導(dǎo)線大體上平行于第二導(dǎo)線，其中第一導(dǎo)線和第二導(dǎo)線的厚度大體上等于插塞和內(nèi)連接的厚度的總和，第一導(dǎo)線、第二導(dǎo)線、插塞和內(nèi)連接是由單一沉積步驟形成的。至少一種介電材料水平穿過(guò)第一導(dǎo)線和第二導(dǎo)線間的間隙，其中第一導(dǎo)線和第二導(dǎo)線分別用作電容器的兩個(gè)導(dǎo)電平板，且介電材料用作電容器的絕緣層。本發(fā)明的電容器具有單位面積的電容值較高和片電阻較低的優(yōu)點(diǎn)，此外還具有成本較低的優(yōu)點(diǎn)。
文檔編號(hào)H01L23/522GK101299428SQ200710141758
公開(kāi)日2008年11月5日 申請(qǐng)日期2007年8月21日 優(yōu)先權(quán)日2007年4月30日
發(fā)明者廖忠志 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司