專(zhuān)利名稱(chēng)：半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及半導(dǎo)體超大規(guī)模集成電路領(lǐng)域，具體是指一種半 導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)。
背景技術(shù)：
現(xiàn)代社會(huì)中，隨著科學(xué)技術(shù)的不斷進(jìn)步，半導(dǎo)體技術(shù)不斷發(fā)展，特別是對(duì)于現(xiàn)代的超大 規(guī)模集成電路芯片來(lái)說(shuō)，各種各樣的工藝方法和設(shè)計(jì)方式層出不窮。而對(duì)于半導(dǎo)體集成電路 芯片來(lái)說(shuō)，有很多設(shè)計(jì)結(jié)構(gòu)是非常常見(jiàn)的，而在這些結(jié)構(gòu)中，決定其芯片工作性能和質(zhì)量高 低的就是其中的金屬硅化物的形成質(zhì)量。在現(xiàn)有技術(shù)中，雖然金屬硅化物的應(yīng)用非常廣泛，但是卻缺乏一種行之有效的監(jiān)控和檢 測(cè)金屬硅化物形成質(zhì)量的結(jié)構(gòu)和相應(yīng)方法，這樣就給半導(dǎo)體集成電路的質(zhì)量帶來(lái)了潛在的隱 患，同時(shí)也影響了集成電路芯片的成品率和使用過(guò)程中的穩(wěn)定性和壽命，因而無(wú)法滿(mǎn)足眾多 對(duì)芯片質(zhì)量和穩(wěn)定性要求較高的場(chǎng)合，并使得半導(dǎo)體集成電路的使用范圍受到了較大的影響， 給人們的工作和生活都帶來(lái)了很大的不便。發(fā)明內(nèi)容本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)中的缺點(diǎn)，提供一種結(jié)構(gòu)簡(jiǎn)單、監(jiān)控方便有效、穩(wěn) 定可靠、通用性較強(qiáng)、使用范圍較為廣泛的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)。為了實(shí)現(xiàn)上述的目的，本發(fā)明的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)具有 如下構(gòu)成該半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，包括P型半導(dǎo)體襯底、該襯底表 面的N+注入?yún)^(qū)、多晶硅線和金屬硅化物有源區(qū)，其主要特點(diǎn)是，所述的金屬硅化物有源區(qū)設(shè) 置于相鄰的兩根多晶硅線之間，該金屬硅化物有源區(qū)中設(shè)置有連通引出結(jié)構(gòu)。該半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)的相鄰兩根多晶硅線之間的距離為 最小設(shè)計(jì)準(zhǔn)則的距離，且各多晶硅線與該金屬硅化物有源區(qū)部分重疊。該半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)的連通引出結(jié)構(gòu)設(shè)置于該金屬硅化 物有源區(qū)的兩端。該半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)的連通引出結(jié)構(gòu)為設(shè)置于該金屬硅 化物有源區(qū)上的通孔和穿設(shè)于通孔并與所迷的N+注入?yún)^(qū)相連通的金屬線。該半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)的多晶硅線的邊緣與相鄰的金屬硅 化物有源區(qū)的邊緣之間的距離為最小設(shè)計(jì)準(zhǔn)則的距離。該半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)的連通引出結(jié)構(gòu)設(shè)置于該金屬硅化 物有源區(qū)的橫向?qū)拝^(qū)。該半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)的連通引出結(jié)構(gòu)為設(shè)置于該金屬硅 化物有源區(qū)上的通孔和穿設(shè)于通孔并與所述的N+注入?yún)^(qū)相連通的金屬線。采用了該發(fā)明的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，由于其將金屬硅化 物有源區(qū)設(shè)置在相鄰的兩根多晶硅線之間，并在該有源區(qū)中設(shè)置有連通引出結(jié)構(gòu)，從而可以 方便的測(cè)量有源區(qū)的電阻值，此時(shí)如果夾在兩根多晶硅線之間的金屬硅化物有源區(qū)形成質(zhì)量 不好，則測(cè)量出的有源區(qū)電阻值就會(huì)相當(dāng)大；同時(shí)由于淺溝隔離區(qū)產(chǎn)生的應(yīng)力和兩根多晶硅 線產(chǎn)生的應(yīng)力對(duì)于金屬硅化物的形成具有很大的影響，尤其是在有源區(qū)的拐角處區(qū)域，應(yīng)力 更加顯著，因而容易使金屬硅化物穿通N+注入?yún)^(qū)，產(chǎn)生短路現(xiàn)象，而通過(guò)本發(fā)明的上述結(jié)構(gòu)， 可以很容易的測(cè)量出N+注入?yún)^(qū)和P型襯底之間的漏電流，從而能夠監(jiān)控金屬珪化物是否已經(jīng) 穿通N+注入?yún)^(qū)，進(jìn)而容易控制金屬硅化物有源區(qū)的形成質(zhì)量；另一方面，上述的結(jié)構(gòu)非常簡(jiǎn) 單，監(jiān)控方便有效，直接放置于劃片槽中即可實(shí)現(xiàn)有效監(jiān)測(cè)，很容易檢測(cè)出目前半導(dǎo)體集成 電路中經(jīng)常使用的兩種常見(jiàn)結(jié)構(gòu)中的金屬硅化物的形成質(zhì)量，大大提高了集成電路芯片的成 品率、穩(wěn)定性和壽命，監(jiān)控檢測(cè)過(guò)程穩(wěn)定可靠，通用性較強(qiáng)，使用范圍較為廣泛，為現(xiàn)代超 大規(guī)模集成電路工業(yè)的發(fā)展奠定了堅(jiān)實(shí)的基礎(chǔ)。


圖1為本發(fā)明的半導(dǎo)體集成電路中第一種監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)。 圖2為本發(fā)明的半導(dǎo)體集成電路中第二種監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)。
具體實(shí)施方式
為了能夠更清楚地理解本發(fā)明的技術(shù)內(nèi)容，特舉以下實(shí)施例詳細(xì)說(shuō)明。 請(qǐng)參閱圖1所示，其為該半導(dǎo)體集成電塔中第一種監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，包 括P型半導(dǎo)體襯底1、該襯底表面的N+注入?yún)^(qū)2、多晶硅線3和金屬硅化物有源區(qū)4，其中所述的金屬硅化物有源區(qū)4設(shè)置于相鄰的兩根多晶硅線3之間，該相鄰兩根多晶硅線3之間 的距離為最小設(shè)計(jì)準(zhǔn)則的距離，該最小設(shè)計(jì)準(zhǔn)則的距離為現(xiàn)代半導(dǎo)體集成電路制造工藝中的 公知常識(shí)，且各多晶硅線3與該金屬硅化物有源區(qū)4具有一定部分的重疊；同時(shí)，該全屬硅化物有源區(qū)4中設(shè)置有連通引出結(jié)構(gòu)，且該連通引出結(jié)構(gòu)設(shè)置于該金屬 硅化物有源區(qū)4的兩端，其為設(shè)置于該金屬硅化物有源區(qū)4上的通孔5和穿設(shè)于通孔5并與 所述的N+注入?yún)^(qū)2相連通的金屬線。在實(shí)際使用當(dāng)中，采用上述的結(jié)構(gòu)，可以方便的測(cè)量有源區(qū)4的電阻值，如果夾在兩根 多晶硅線3之間的金屬硅化物有源區(qū)4形成質(zhì)量不好，則測(cè)量出的有源區(qū)4的電阻值就會(huì)相 當(dāng)大。再請(qǐng)參閱圖2所示，其為該半導(dǎo)體集成電路中第二種監(jiān)控金屬珪化物形成質(zhì)量的結(jié)構(gòu)， 包括P型半導(dǎo)體襯底1、該襯底表面的N+注入?yún)^(qū)2、多晶硅線3和金屬硅化物有源區(qū)4,其 中，所述的金屬硅化物有源區(qū)4設(shè)置于相鄰的兩根多晶硅線3之間，該多晶硅線3的邊緣與 相鄰的金屬珪化物有源區(qū)4的邊緣之間的距離為最小設(shè)計(jì)準(zhǔn)則的距離，該最小設(shè)計(jì)準(zhǔn)則的距 離為現(xiàn)代半導(dǎo)體集成電路制造工藝中的公知常識(shí)。同時(shí)，所述的連通引出結(jié)構(gòu)設(shè)置于該金屬硅化物有源區(qū)4的橫向?qū)拝^(qū)部分，其為設(shè)置于 該金屬硅化物有源區(qū)4上的通孔5和穿設(shè)于通孔5并與所述的N+注入?yún)^(qū)2相連通的金屬線。在實(shí)際使用當(dāng)中，采用上述的結(jié)構(gòu)，由于窄的金屬硅化物有源區(qū)4夾在兩根多晶硅線3 之間，其中將橫向有源區(qū)部分做的相對(duì)較寬，從而能夠在其上形成通孔5，并通過(guò)穿設(shè)于通 孔5中的金屬線將N+注入?yún)^(qū)2引出；此時(shí)由于淺溝隔離區(qū)產(chǎn)生的應(yīng)力和兩根多晶硅線3產(chǎn)生 的應(yīng)力對(duì)于金屬硅化物的形成具有很大的影響，尤其是在有源區(qū)4的拐角處區(qū)域，應(yīng)力更加 顯著，因而容易使金屬硅化物穿通N+注入?yún)^(qū)2,產(chǎn)生短路現(xiàn)象，而通過(guò)上述結(jié)構(gòu)，可以很容 易的測(cè)量出N+注入?yún)^(qū)2和P型半導(dǎo)體襯底1之間的漏電流，從而能夠監(jiān)控金屬硅化物是否已 經(jīng)穿通N+注入?yún)^(qū)2,進(jìn)而容易控制金屬硅化物有源區(qū)4的形成質(zhì)量。綜上所述，采用了上述的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，由于將金 屬硅化物有源區(qū)4設(shè)置在相鄰的兩根多晶硅線3之間，并在該有源區(qū)4中設(shè)置有連通引出結(jié) 構(gòu)，從而可以方便的測(cè)量有源區(qū)4的電阻值，如果夾在兩根多晶硅線3之間的金屬硅化物有 源區(qū)4形成質(zhì)量不好，則測(cè)量出的有源區(qū)4電阻值就會(huì)相當(dāng)大；同時(shí)由于淺溝隔離區(qū)產(chǎn)生的 應(yīng)力和兩根多晶硅線3產(chǎn)生的應(yīng)力對(duì)于金屬硅化物的形成具有很大的影響，尤其是在有源區(qū) 4的拐角處區(qū)域，應(yīng)力更加顯著，因而容易使金屬硅化物穿通N+注入?yún)^(qū)2,產(chǎn)生短路現(xiàn)象， 而通過(guò)上述結(jié)構(gòu)，可以很容易的測(cè)量出N+注入?yún)^(qū)2和P型半導(dǎo)體襯底1之間的漏電流，能夠監(jiān)控金屬硅化物是否已經(jīng)穿通N+注入?yún)^(qū)2,從而容易控制金屬硅化物有源區(qū)4的形成質(zhì)量； 而且本發(fā)明的上述結(jié)構(gòu)非常簡(jiǎn)單，監(jiān)控方便有效，直接放置于劃片槽中即可實(shí)現(xiàn)有效監(jiān)測(cè)， 很容易檢測(cè)出目前半導(dǎo)體集成電路中經(jīng)常使用的兩種常見(jiàn)結(jié)構(gòu)中的金屬硅化物的形成質(zhì)量， 大大提髙了集成電路芯片的成品率、穗定性和壽命，監(jiān)控檢測(cè)過(guò)程穗定可靠，通用性較強(qiáng)， 使用范圍較為廣泛，為現(xiàn)代超大規(guī)模集成電路工業(yè)的發(fā)展奠定了堅(jiān)實(shí)的基礎(chǔ)。在此說(shuō)明書(shū)中，本發(fā)明已參照其特定的實(shí)施例作了描述。但是，很顯然仍可以作出各種 修改和變換而不背離本發(fā)明的精神和范圍。因此，說(shuō)明書(shū)和附圖應(yīng)被認(rèn)為是說(shuō)明性的而非限 制性的。
權(quán)利要求
1. 一種半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，包括P型半導(dǎo)體襯底、該襯底表面的N+注入?yún)^(qū)、多晶硅線和金屬硅化物有源區(qū)，其特征在于，所述的金屬硅化物有源區(qū)設(shè)置于相鄰的兩根多晶硅線之間，該金屬硅化物有源區(qū)中設(shè)置有連通引出結(jié)構(gòu)。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，其特征在 于，所述的相鄰兩根多晶硅線之間的距離為最小設(shè)計(jì)準(zhǔn)則的距離，且各多晶硅線與該金屬硅 化物有源區(qū)部分重疊。
3、 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路中監(jiān)控金屬珪化物形成質(zhì)量的結(jié)構(gòu)，其特征在 于，所述的連通引出結(jié)構(gòu)^L置于該金屬硅化物有源區(qū)的兩端。
4、 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，其特征在 于，所述的連通引出結(jié)構(gòu)為設(shè)置于該金屬硅化物有源區(qū)上的通孔和穿設(shè)于通孔并與所述的N+ 注入?yún)^(qū)相連通的金屬線。
5、 根據(jù)權(quán)利要求l所述的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，其特征在 于，所述的多晶硅線的邊緣與相鄰的金屬硅化物有源區(qū)的邊緣之間的距離為最小設(shè)計(jì)準(zhǔn)則的 距離。
6、 根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，其特征在 于，所述的連通引出結(jié)構(gòu)設(shè)置于該金屬硅化物有源區(qū)的橫向?qū)拝^(qū)。
7、 根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路中監(jiān)控金屬珪化物形成質(zhì)量的結(jié)構(gòu)，其特征在 于，所述的連通引出結(jié)構(gòu)為設(shè)置于該金屬硅化物有源區(qū)上的通孔和穿設(shè)于通孔并與所述的N+ 注入?yún)^(qū)相連通的金屬線。
全文摘要
本發(fā)明涉及一種半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，包括P型半導(dǎo)體襯底、該襯底表面的N+注入?yún)^(qū)、多晶硅線和金屬硅化物有源區(qū)，其中金屬硅化物有源區(qū)設(shè)置于相鄰的兩根多晶硅線之間，該金屬硅化物有源區(qū)中設(shè)置有連通引出結(jié)構(gòu)。采用該種半導(dǎo)體集成電路中監(jiān)控金屬硅化物形成質(zhì)量的結(jié)構(gòu)，不僅結(jié)構(gòu)簡(jiǎn)單，監(jiān)控方便有效，而且可以直接放置于劃片槽中即可實(shí)現(xiàn)有效監(jiān)測(cè)，很容易檢測(cè)出目前半導(dǎo)體集成電路中經(jīng)常使用的兩種常見(jiàn)結(jié)構(gòu)中的金屬硅化物形成質(zhì)量，大大提高了集成電路芯片的成品率、穩(wěn)定性和壽命，同時(shí)監(jiān)控檢測(cè)過(guò)程穩(wěn)定可靠，通用性較強(qiáng)，使用范圍較為廣泛，為現(xiàn)代超大規(guī)模集成電路工業(yè)的發(fā)展奠定了堅(jiān)實(shí)的基礎(chǔ)。
文檔編號(hào)H01L21/66GK101261980SQ20071003795
公開(kāi)日2008年9月10日 申請(qǐng)日期2007年3月9日 優(yōu)先權(quán)日2007年3月9日
發(fā)明者軍 何, 立 曹, 劍 胡, 蕭維滄, 黃圣揚(yáng) 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司