專利名稱：用于arc材料的減小cd的蝕刻工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于集成電路(IC)的制造。更特定地，本發(fā)明是關(guān)于用于 形成集成電路特點(diǎn)的關(guān)鍵尺寸(critical dimension, CD)縮小工藝。
背景技術(shù)：
半導(dǎo)體裝置或集成電路(IC)可包括數(shù)百萬個(gè)如晶體管之裝置。超大 型積體(ULSI)電路可包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場效應(yīng)晶體 管(FET)。雖然習(xí)知系統(tǒng)及工藝具有制造數(shù)百萬個(gè)裝置在IC上之能力， 仍然需要進(jìn)一步縮小IC裝置的特點(diǎn)尺寸，而因此增加IC上之裝置數(shù)。IC關(guān)鍵尺寸小型化的一限制為傳統(tǒng)微影工藝(lithography)。通常投 影微影系關(guān)于在多種介質(zhì)間圖案轉(zhuǎn)印(pattern transfer)的工藝。根據(jù)傳統(tǒng) 投影微影，硅薄片(晶圓)系均勻地涂布有輻射敏感之薄膜或涂層(光刻 膠)。經(jīng)由介于中間之原版樣板(掩膜(mask)或光罩(retide))，使曝光輻 射源照射表面之選定區(qū)域以形成特定圖案。輻射可為光，例如紫外光、 真空紫外光(VUV)、以及深紫外光(deepUV)。輻射亦可為X-光輻射、 電子束輻射等?？s小關(guān)鍵尺寸的傳統(tǒng)方法依靠微影工藝的改良。該等改良耗費(fèi)時(shí) 間且昂貴，時(shí)常需要昂貴的新裝備。即使微影改良為可能時(shí)，微影CD 的縮小通常伴隨著缺陷密度的增加。根據(jù)一種習(xí)知的非微影CD縮小工藝，已使掩膜層用于間隔物蝕 刻工藝以縮小微影特點(diǎn)。這些間隔物蝕刻工藝通常使用由氧化物或氮 化物材料所組成之間隔物材料。這些間隔物材料通常在如多晶硅柵極 或氮化物/氧化物硬掩膜之兼容材料層的周圍被沉積并蝕刻。習(xí)知已有抗反射涂層(ARC)被提供于光刻膠材料或硬掩膜之下以 降低反射性，且藉此降低所得圖案的光刻膠凹陷(notching)、剝離(lifting) 及關(guān)鍵尺寸的變化。通常，ARC(有機(jī)或無機(jī))層是相當(dāng)薄的層，因?yàn)樘?br> 薄且由于光學(xué)設(shè)計(jì)參數(shù)的因素不允許厚度之可變化性，ARC層不作為 硬掩膜。傳統(tǒng)間隔物蝕刻工藝通常不使用有機(jī)ARC層，因?yàn)殛P(guān)于氧化 物及氮化物間隔物工藝之材料不互容性問題。因此，有使用非傳統(tǒng)聚合蝕刻技術(shù)來縮小CD特點(diǎn)的需求。再者， 需要有蝕刻ARC層步驟之形成較小CD尺寸之工藝。又再者，需要有 藉由蝕刻縮小CD大小之有機(jī)ARC工藝。更甚者，需要有有效縮小 ARC特點(diǎn)之CD尺寸之蝕刻配方。又再者，有使用聚合氣體添加劑至 已建立之有機(jī)ARC蝕刻工藝以縮小有機(jī)聚合物間隔物材料之CD或最 后檢查關(guān)鍵尺寸(final inspected critical dimension, FICD)之需要。發(fā)明內(nèi)容一例示實(shí)施例為關(guān)于制造集成電路的方法。該方法包括在襯底上 提供抗反射涂層，在該抗反射涂層上提供光刻膠層，及圖案化該光刻 膠。該方法亦包括根據(jù)由該光刻膠層定義的第一特點(diǎn)去除該抗反射涂 層。該去除包括提供聚合氣體。在該抗反射涂層中的該特點(diǎn)具有縮小 的關(guān)鍵尺寸。另一例示實(shí)施例系關(guān)于制造集成電路的方法。該方法包括提供有 機(jī)抗反射涂層，及根據(jù)特點(diǎn)而電漿干蝕刻該抗反射涂層。該特點(diǎn)定義 出間隔(spacing)。該電漿干蝕刻包括提供聚合氣體。在抗反射涂層中的 間隔具有縮小的關(guān)鍵尺寸。又一例示實(shí)施例為關(guān)于形成用于集成電路的間隔的方法。該方法 包括下列步驟提供有機(jī)涂層在襯底上或襯底上的層上，圖案化在該 有機(jī)涂層上的光刻膠層，以及根據(jù)該特點(diǎn)而選擇性去除該有機(jī)涂層。 該涂層藉使用聚合劑而去除。


在此參考所附圖式描述例示實(shí)施例，其中類似組件符號(hào)標(biāo)示類似組件圖1為根據(jù)本發(fā)明之一例示實(shí)施例，用于處理集成電路晶圓之蝕 刻系統(tǒng)的大致方塊圖；圖2繪示用于襯底或襯底上之層之抗反射涂層蝕刻工藝之流程圖;圖3為繪示于第1圖之襯底的剖面圖，根據(jù)繪示于圖2之工藝之 例示實(shí)施例，顯示抗反射涂層之沉積步驟；圖4為繪示于圖3之襯底的剖面圖，根據(jù)繪示于圖2之工藝之例 示實(shí)施例，顯示光刻膠層敷設(shè)步驟；圖5為繪示于圖4之襯底的剖面圖，根據(jù)繪示于圖2之工藝之例 示實(shí)施例，顯示光刻膠圖案化步驟；圖6為繪示于圖5之襯底的剖面圖，根據(jù)繪示于圖2之工藝之例 示實(shí)施例，顯示抗反射涂層之蝕刻；圖7為繪示于圖6之襯底的剖面圖，根據(jù)繪示于圖2之工藝之例 示實(shí)施例，顯示抗反射涂層之橫向側(cè)壁上之生長；圖8為繪示于圖7之襯底的剖面圖，根據(jù)繪示于圖2之工藝之例 示實(shí)施例，顯示層蝕刻步驟；圖9為繪示于圖1之襯底的剖面圖，根據(jù)繪示于圖2之工藝之例 示實(shí)施例，顯示襯底蝕刻步驟；以及圖10為繪示于圖1之襯底的剖面圖，根據(jù)繪示于圖2之工藝之例 示實(shí)施例，顯示導(dǎo)電線蝕刻步驟。 主要組件符號(hào)說明10蝕刻系統(tǒng)12襯底16材料19抗反射涂層26電漿28氣體輸入50腔室52、 54層56、 57特點(diǎn)59間隔61側(cè)壁65材料69尺寸78金屬層82金屬層200工藝202、 206、208、 212、 214步驟具體實(shí)施方式
參考圖l，襯底12系顯示在蝕刻系統(tǒng)10中。襯底12可為半導(dǎo)體 襯底，如硅、鎵、砷、鍺或其它襯底材料。襯底12可包括一層或多層 材料于其上。該些層可為絕緣層、導(dǎo)電層、阻障層或其它可被蝕刻或
利用本文所描述之工藝選擇性去除之材料層。襯底12可包括一層或多層材料層及/或特點(diǎn)，該特點(diǎn)如線、互連件 (interconnect通孔(via)、摻雜部分等，及復(fù)可包括裝置，如晶體管、 微致動(dòng)器、微感應(yīng)器、電容器、電阻器、二極管等。襯底12可為整個(gè) IC晶圓或IC晶圓的一部份。襯底12可為集成電路的一部份，如內(nèi)存、 處理單元、輸入/輸出裝置等。蝕刻系統(tǒng)IO較佳為干蝕刻系統(tǒng)，用以根據(jù)微影圖案而在襯底12 或襯底12上之層上形成特點(diǎn)。系統(tǒng)10可包括腔室50。在一實(shí)施例中， 系統(tǒng)10為電漿干蝕刻系統(tǒng)，使用電漿26蝕刻襯底12及/或襯底12上 之層(如層52)。腔室50可包括一個(gè)或多個(gè)氣體輸入28用于接受蝕刻 氣體。腔室50可含有任何之多種形式氣氛。較佳地，系統(tǒng)10在選定 能量、溫度、壓力及流速時(shí)可接受數(shù)種氣體。如圖1所示之系統(tǒng)10的 配置為例示性的。在一實(shí)施例中，襯底12上之層為介電層及柵極導(dǎo)體層(如層52)， 用以形成柵極堆棧。該介電層可為柵極氧化物，該柵極導(dǎo)體層可為多 晶硅或金屬。該柵極堆棧系使用下述工藝配置。在其它實(shí)施例中，襯 底12上之層可為導(dǎo)電線之導(dǎo)電層及層間介電層。多種集成電路特點(diǎn)可 使用下述方法制造。襯底12及后續(xù)材料層并非以限制形式描述。本發(fā)明之法則可以用 于任何集成電路襯底、晶圓、掩膜層及其它層。襯底12可為導(dǎo)電的、 半導(dǎo)電的或絕緣的。微影材料層，如光刻膠層或材料16沉積或施于抗反射涂(ARC)層 19上。在一實(shí)施例中，抗反射涂層19可為提供于層54或襯底12上之 有機(jī)ARC材料。層54較佳為根據(jù)層16及19而摻雜、植入或蝕刻。 層19較佳作為后續(xù)蝕刻襯底12上之層或襯底12上之層(例如層14)之 掩膜以及作為由降低反射而增加光學(xué)分辨率之涂層。選擇層19之厚度 與材料為夠薄而能進(jìn)行蝕刻且不會(huì)腐蝕材料16，但是依然夠厚足以提 供關(guān)鍵尺寸控制及禁得起層19下方之層之蝕刻。光刻膠材料16可包括適合微影應(yīng)用之任何之多種光刻膠化學(xué)品。 材料16可由基質(zhì)材料或樹脂、敏感劑或抑制劑、及溶劑組成。光刻膠 材料16較佳為高對(duì)比(high-contmst)光刻膠，或亦可為低對(duì)比光刻膠。
光刻膠材料16系經(jīng)由如旋轉(zhuǎn)涂布法(spin-coating)而沉積在結(jié)構(gòu)14 之層上。材料16可以小于0.5微米(micron)之厚度提供。較佳地，光刻 膠材料16具有介于0.1至0.05微米間之厚度。再者，光刻膠材料16 可為正型光刻膠或負(fù)型光刻膠，且可為多層光刻膠材料。微影及光刻 膠材料16的類型與結(jié)構(gòu)并非局限于例示者。參考圖1至10，用于形成柵極堆?；蚪Y(jié)構(gòu)之例示工藝敘述如下。 參考圖2，流程圖200描述在抗反射涂(ARL)層中形成縮小之關(guān)鍵尺寸 (CD)特點(diǎn)。工藝200有利地提供掩膜，其可蝕刻以產(chǎn)生關(guān)鍵尺寸縮小 控制。工藝200簡化制造及降低制造成本但依然改善密度。工藝200 改善關(guān)于關(guān)鍵尺寸的精確度。工藝200有利地處理不間斷之CD縮小要求之持續(xù)增加需求，其 系藉由在標(biāo)準(zhǔn)有機(jī)抗反射涂層(ARC)蝕刻工藝中添加聚合氣體添加劑。 藉由以正確量添加聚合氣體添加劑，最后檢查關(guān)鍵尺寸(FICD)可達(dá)到 顯著縮小，且依然維持所需之垂直有機(jī)ARC輪廓。聚合劑或氣體可在 腔室50之輸入套件28添加于習(xí)知BARC蝕刻化學(xué)品作為氣體混合物。由聚合蝕刻步驟來縮小CD為較便宜、簡單及更健全的方法，因 其可使用現(xiàn)有工藝裝備，較少花費(fèi)之微影技術(shù)。先進(jìn)微影裝備為高成 本，且改變?cè)O(shè)備需要額外工藝改變及額外工藝測(cè)試。工藝200較佳有利地用于在線或其它特點(diǎn)之間提供間隔(space)(或 可替換地，孔或溝槽等)。在一實(shí)施例中，該些間隔為具有關(guān)鍵尺寸之 特點(diǎn)。這些間隔藉由在蝕刻工藝期間在ARC層19橫向側(cè)壁(lateral sidenall)上生長材料而縮小。申請(qǐng)人已反常地發(fā)現(xiàn)在蝕刻工藝期間在橫 向側(cè)壁上生長材料的方法，藉此，在去除材料以形成圖案的同時(shí)縮小 圖案中之間隔或洞。工藝200可用于位線、柵極導(dǎo)體或任何有使用ARC(如層19)之區(qū) 域。有利的工藝200縮小間隔尺寸(如線、導(dǎo)體或其它結(jié)構(gòu)間之尺寸)。 在一較佳實(shí)施例中，工藝200使用干蝕刻，例如使用離子轟擊之電漿 干蝕刻，以去除不直接位于光刻膠材料16下之ARC層19。在蝕刻時(shí) 使用聚合劑造成ARC層19之水平生長，藉此縮小關(guān)鍵尺寸。在一實(shí)施例中，聚合劑可為聚合氣體，如CHsF、 CH2F2或CHF3。 然而，工藝200不限于特定種類之聚合劑。在一實(shí)施例中，嚴(yán)格控制 聚合氣體之流動(dòng)。過量的聚合劑之流動(dòng)會(huì)造成蝕刻停止條件，而太少的聚合劑之流動(dòng)會(huì)造成只有微小的FICD縮小。申請(qǐng)人已發(fā)現(xiàn)在有機(jī) ARC蝕刻工藝中仔細(xì)最佳化聚合劑可造成CD縮小10至20納米，而 同時(shí)仍維持垂直之有機(jī)ARC光刻膠。根據(jù)一實(shí)施例，聚合劑(IO sccm之CH3F)加入傳統(tǒng)75 CF^25 HBr 之BARC蝕刻化學(xué)品造成CD從原來90納米縮小20納米。使用聚合 劑造成與原來非-CH3F之BARC工藝可相比的缺陷密度。根據(jù)一實(shí)施例，申請(qǐng)人已發(fā)現(xiàn)以每分10標(biāo)準(zhǔn)立方公分(10 sccm)(進(jìn)料原料之9%)使用聚合劑CH3F至傳統(tǒng)有機(jī)底部抗反射涂布 (BARC)蝕刻工藝會(huì)造成CD縮小20納米。申請(qǐng)人亦己發(fā)現(xiàn)并入12 sccm 之聚合劑會(huì)造成CD縮小30納米。申請(qǐng)人進(jìn)一步發(fā)現(xiàn)并入15 sccm或 更多至進(jìn)料原料會(huì)造成蝕刻停止?fàn)顩r。系統(tǒng)標(biāo)準(zhǔn)及施用參數(shù)可影響聚合劑導(dǎo)入的最佳化條件。例如，達(dá) 到適當(dāng)傳送條件所需要之聚合氣體之百分比，可依據(jù)所選聚合劑之C/F 比而定。使用CH2F2取代CH3F作為聚合氣體會(huì)造成較少之CD降低， 隨進(jìn)料氣體百分比之函數(shù)而異。再者，ARC材料之種類、其厚度、溫 度、壓力及能量程度，可影響聚合劑導(dǎo)入的狀況。例如，較高溫度可 降低ARC層的生長率，及較高壓力可增加ARC層的生長率。關(guān)于圖2之工藝200更詳細(xì)描述如下。在歩驟202，抗反射涂(ARC) 層，如層19沉積于襯底12上。ARC層21較佳為有機(jī)ARC層，如下 參照?qǐng)D3之討論。如上述討論，ARC層19之材料與厚度可選擇具有有 優(yōu)異光學(xué)性質(zhì)。層19亦可為數(shù)種ARC之化合物或復(fù)合層。步驟206中，光刻膠層施用于ARC層(層19)上。光刻膠層可為光 刻膠材料16(圖1)。步驟208中，光刻膠層在微影系統(tǒng)中圖案化?？墒?用任何圖案化技術(shù)。在步驟212中，ARC層19可根據(jù)圖案化光刻膠材料16蝕刻。較 佳地，ARC層根據(jù)習(xí)知ARC蝕刻化學(xué)蝕刻，然而加入聚合劑至氣體混 合物中。在一實(shí)施例中，干電漿蝕刻與包括碳、氫及氟之聚合劑一起 使用。與電漿一起使用之聚合劑造成層19的橫向側(cè)壁上之水平生長。 水平生長縮小關(guān)于在光刻膠材料16中之圖案之間隔(spacing)的關(guān)鍵尺 寸。ARC層19可使用作為掩膜，用以形成集成電路結(jié)構(gòu)，如柵極堆棧、
接觸栓(contact)、導(dǎo)電線或其它IC結(jié)構(gòu)。較佳地，層16及19 一起使 用作為掩膜以蝕刻下方層或襯底。在步驟214中，下方層(層52)或襯底12使用材料16及層19為圖 案而蝕刻。因?yàn)槭褂镁酆蟿┒s小間隔。本發(fā)明不限定所形成之IC結(jié) 構(gòu)種類，除非特別注明于權(quán)利要求書中。參考圖3，襯底12包括介電層52及查及導(dǎo)體層54。層52及54 為形成柵極結(jié)構(gòu)之導(dǎo)電/介電堆棧。層52及54可具有多種厚度且可從 多種材料制成。在一實(shí)施例中，柵極導(dǎo)體層54為500至2000A厚之多 晶硅層，且層52為5至20A厚之二氧化硅或氮化硅層。層54可以化 學(xué)氣相沉積法(CVD)沉積于層52上。層52可生長或沉積(CVD)于襯底 12上。或者，層52與54可為用于IC制造之任何種類之層。層52及54 僅為提供于襯底12上之層之例子。在另一替換例中，層19提供在襯 底12上且用于形成特點(diǎn)于襯底12中(第9圖)。在又一實(shí)施例中，層 19提供在金屬層82上且用于形成導(dǎo)電線?？狗瓷渫繉?9提供于工藝200之層54上(步驟202)?？狗瓷渫繉?19可藉由CVD沉積。在一實(shí)施例中，層19沉積為350至400A厚之 有機(jī)ARC材料(如AR10或AR30)之層。層19之厚度根據(jù)關(guān)于微影之 光學(xué)參數(shù)加以選擇。參考圖4，敷設(shè)一層光刻膠材料16于層19之上(工藝200之步驟 206)。材料16可以旋轉(zhuǎn)涂布法施用至100至50000A之厚度。光刻膠 材料16可以多種習(xí)知工藝敷設(shè)或沉積。參考圖5，根據(jù)習(xí)知微影工藝(工藝200之步驟208)，配置光刻膠 材料16為具有特點(diǎn)56。微影工藝有利地使用層19之抗反射特性。在一實(shí)施例中，使用輻射以在材料16中圖案化特點(diǎn)56。在暴露于 輻射之后，顯影材料16以留下特點(diǎn)56與57。特點(diǎn)56與57系以間隔 59分開。參考圖6，根據(jù)特點(diǎn)16去除層19。較佳地，使用干蝕刻工藝去除 層19。在一實(shí)施例中，相對(duì)于層54之材料，電漿干蝕刻工藝對(duì)材料 19系具選擇性的。較佳地，使用習(xí)知BARC蝕刻工藝。在一較佳實(shí)施 例中，于電漿蝕刻工藝中系使用75CF4 25 HBr之蝕刻化學(xué)品。此外，如CHgF、 C2、 HF2或CH3F之聚合劑包括于氣體混合物中(工藝200之 步驟214)。參考圖7，當(dāng)層19根據(jù)材料16而蝕刻時(shí)，包括聚合劑之干蝕刻工 藝會(huì)縮小間隔59之關(guān)鍵尺寸。如所示，尺寸69小于關(guān)于間隔59之尺 寸。材料65生長于層19之側(cè)壁61上(圖6)以縮小尺寸69。參考圖8， 層54根據(jù)層19而蝕刻，而包括具有與層19之尺寸69相關(guān)的尺寸之 間隔(工藝200之步驟214)。參考圖9，采用工藝200以藉使用間隔69而蝕刻襯底12。根據(jù)此 實(shí)施例，層19直接提供在襯底12上。參考第10圖，另一實(shí)施例中， 工藝200系用以蝕刻在層間介電層82上之金屬層84，該層間介電層 82在另一金屬層78上。層55包括晶體管。如整份說明書所討論，工 藝200可以使用于制造任何其中使用ARC材料之電路結(jié)構(gòu)。下列表1提供用于層19之蝕刻化學(xué)品之工藝參數(shù)變化之例子，系 與所顯示蝕刻變因相關(guān)。表l實(shí)施例壓力溫度能量電壓化學(xué)品 SCCM結(jié)果EP 時(shí)間1.15mT40 °C300WT-325V25HBr〃5CF4 (沒有聚合劑)良好10.7s2.15mT40 °C300WT-325V25HBr〃5CF4/ 10CH3F良好20sec3.15mT40 °C300WT-325V75CF4/25HBr/ 12 CH3F/8The良好26s4.15mT40 °C300WT-325V75CF4/25HBr/ 12CH2F2/8The良好16.3s515mT40 °C300WT-325V75CF4/25HBr/ 15 CH3F/8THe蝕刻終止—如表1所示，實(shí)施例2至5使用聚合劑。偵測(cè)每一實(shí)施例中的電 漿以決定何時(shí)達(dá)到蝕刻終止(etch stop)條件或終點(diǎn)(endpoint)條件。如果
達(dá)到終點(diǎn)條件，在可能處進(jìn)行間隔縮小之測(cè)定。實(shí)施例1中，原始光刻膠間隔為90納米且成長至96納米。實(shí)施例2中，間隔從90納米縮 小至79.1納米，顯示聚合劑讓間隔縮小10.9納米。實(shí)施例3中，間隔 從90納米減少至69納米。實(shí)施例4中，間隔從90納米縮小至79.1 納米，顯示CD-縮小程度可由所使用聚合劑之C/F比例調(diào)整。實(shí)施例5 中，出現(xiàn)蝕刻終止條件，顯示過高的聚合條件可造成蝕刻終止條件。須了解雖詳細(xì)圖式、特定實(shí)施例、材料種類、厚度、尺寸、及給 定之特定值提供本發(fā)明之較佳實(shí)施例，該較佳實(shí)施例系僅用于描述之 用途。本發(fā)明之設(shè)備與方法并不局限于所揭露之精確細(xì)節(jié)與條件。例 如，雖然提及特定ARC材料種類及厚度工藝，亦可使用其它材料及工 藝步驟?？蛇M(jìn)行所揭示細(xì)節(jié)的多種變化而不偏離所附權(quán)利要求書定義 之本發(fā)明精神。
權(quán)利要求
1.一種制造集成電路的方法，該方法包括在襯底(12)上提供抗反射涂層(19)；在該抗反射涂層上提供光刻膠層(16)；圖案化該光刻膠層；以及根據(jù)該光刻膠層所定義的第一特點(diǎn)去除該抗反射涂層(19)，該方法的特點(diǎn)在于該去除包括提供聚合氣體，由此使在該抗反射涂層中的該特點(diǎn)具有縮小的關(guān)鍵尺寸。
2. 如權(quán)利要求1所述的方法，特征還在于根據(jù)該抗反射涂層而蝕刻該襯底上的絕緣、導(dǎo)電或半導(dǎo)電的層(82,54)。
3. 如權(quán)利要求2所述的方法，特征還在于該縮小的關(guān)鍵尺寸為間隔。
4. 如權(quán)利要求1、2或3所述的方法，特征還在于該聚合氣體包括CH2F2 或CHgF中的至少其中之一。
5. 如權(quán)利要求4所述的方法，特征還在于該抗反射涂層(19)的厚度 為350至400A。
6. 如權(quán)利要求l、 2或3所述的方法，特征還在于該去除步驟使用含有 10°/。的該聚合氣體的氣體混合物。
7. 如權(quán)利要求6所述的方法，特征還在于該聚合氣體具有小于15 sccm 的流速。
8. 如權(quán)利要求7所述的方法，特征還在于該流速介于7及15 sccm之 間。
9. 如權(quán)利要求l、 2或3所述的方法，特征還在于該聚合氣體具有在7到12sccm之間的流速。
10.如權(quán)利要求1、 2或3所述的方法，特征還在于為間隔及該縮小的關(guān) 鍵尺寸為該間隔的寬度。
全文摘要
一種縮小在抗反射涂層(anti-reflectivecoatinglayer)結(jié)構(gòu)(19)中之特點(diǎn)(feature)(56，57，59)的關(guān)鍵尺寸(criticaldimension，CD)的方法可使用聚合劑。抗反射涂層結(jié)構(gòu)可用以形成多種集成電路結(jié)構(gòu)。抗反射涂層可用以形成包括多晶硅(54)及介電層(52)的柵極堆棧、導(dǎo)電線(84)或其它IC結(jié)構(gòu)。聚合劑可包括碳、氫及氟。
文檔編號(hào)H01L21/308GK101151716SQ200680010624
公開日2008年3月26日 申請(qǐng)日期2006年3月21日 優(yōu)先權(quán)日2005年4月4日
發(fā)明者M·S·常, P·L·瓊斯, S·A·貝爾 申請(qǐng)人:先進(jìn)微裝置公司