專(zhuān)利名稱(chēng)：集成電路、存儲(chǔ)單元及制造方法、存儲(chǔ)單元的程序化方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種可電程序非揮發(fā)性存儲(chǔ)器與含有此存儲(chǔ)器的集成電路，且特別是有關(guān)于一種存儲(chǔ)單元結(jié)構(gòu)、根據(jù)由超薄介電層及相關(guān)結(jié)構(gòu)的累進(jìn)崩潰(progressive breakdown)引發(fā)可程序電阻的操作方法。
背景技術(shù)：
可電程序非揮發(fā)性存儲(chǔ)器技術(shù)已應(yīng)用在許多用途上。這些種種的技術(shù)會(huì)隨著存儲(chǔ)單元可被程序化的次數(shù)、達(dá)到程序化所需要的電壓與儲(chǔ)存在每一存儲(chǔ)單元的數(shù)據(jù)的位數(shù)而改變。而且，一個(gè)重要的考量是所提供的特定存儲(chǔ)器技術(shù)是否在制造步驟中能夠符合存儲(chǔ)單元與輔助電路的需求。
存儲(chǔ)器技術(shù)建立在浮置柵極上(如標(biāo)準(zhǔn)的可電除且可程序只讀存儲(chǔ)器(EEPROM))或在電荷陷入層上(如氧化硅-氮化硅-氧化硅)的存儲(chǔ)單元通?？梢猿绦蚧瘮?shù)次。然而，這些技術(shù)需要復(fù)雜的程序化與抹除電路，并使用復(fù)雜的充電泵(charge pump)技術(shù)以達(dá)到程序化與抹除所要求的電壓。而且，當(dāng)于每一存儲(chǔ)單元中儲(chǔ)存多于一位的數(shù)據(jù)時(shí)，需要復(fù)雜的程序化與感測(cè)技術(shù)。于是，對(duì)于這些類(lèi)型的閃存而言，制作閃存所需要的制程步驟通常包括對(duì)于在同一集成電路上形成標(biāo)準(zhǔn)邏輯電路(如互補(bǔ)式金氧半導(dǎo)體(CMOS)電路)不是一般要求的步驟，而這些步驟會(huì)造成成本提高。
de.Graaf等人于“A Novel High-Density Low-Cost DiodeProgrammble Read-only Memory”IEDM 1996，page 7.6.1～7.6.4中揭露一種簡(jiǎn)單的可電程序存儲(chǔ)單元。根據(jù)de.Graaf等人，一種一次可程序高密度存儲(chǔ)器可通過(guò)使用二極管-抗熔絲(Diode-antifuse)結(jié)構(gòu)來(lái)達(dá)成，此種二極管-抗熔絲(Diode-antifuse)是由第一n型多晶硅電極、第二p型擴(kuò)散電極以及在兩電極之間的一層介電層，此介電層厚度為60埃左右，且材質(zhì)為利用熱成長(zhǎng)法形成的二氧化硅。在此結(jié)構(gòu)中，存儲(chǔ)單元被程序化是通過(guò)施加13伏特左右的高壓以引發(fā)介電層的崩潰，由此在經(jīng)程序化存儲(chǔ)單元的電極之間形成物理性連接。雖然，de.Graaf等人所揭露的結(jié)構(gòu)較為緊密且容易制造，但是此種存儲(chǔ)單元只能程序化一次且需要高電壓操作。
因此，目前需要提供一種可電程序非揮發(fā)存儲(chǔ)器技術(shù)，可以在低電壓操作，且其制程更可以與標(biāo)準(zhǔn)CMOS邏輯電路制造技術(shù)兼容。同時(shí)，也需要提供一種非揮發(fā)性存儲(chǔ)單元技術(shù)，可對(duì)存儲(chǔ)單元進(jìn)行多次程序化操作及/或在單一存儲(chǔ)單元中儲(chǔ)存多于一位的數(shù)據(jù)。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種可電程序非揮發(fā)性存儲(chǔ)單元及其制造方法，此存儲(chǔ)單元包括第一電極、第二電極以及在兩電極間的一材料層，其特征在于材料層具有基本上累進(jìn)改變的可測(cè)量特性，例如材料層的電阻、電抗、磁性、極性、元素排列等，通過(guò)應(yīng)力的累進(jìn)量表示儲(chǔ)存的數(shù)據(jù)來(lái)建立可程序特性。此材料層包括一層超薄的材料，在此所謂的“超薄”可定義為材料層的厚度薄到使在正常的操作條件中基本上穩(wěn)定的較厚材料層的性質(zhì)會(huì)隨著控制的量而改變。在本發(fā)明的一實(shí)例中此材料層包括具有特定厚度的介電材料，此存儲(chǔ)單元的特征為利用低電壓跨過(guò)介電層一段時(shí)間，而由應(yīng)力累進(jìn)量造成電阻累進(jìn)改變，以建立可程序電阻，來(lái)表示儲(chǔ)存的數(shù)據(jù)。在一個(gè)選定存儲(chǔ)單元中的可重復(fù)程序化并不需要“抹除”，而可以提供一個(gè)多次可程序存儲(chǔ)器。當(dāng)然，通過(guò)使用更多準(zhǔn)的電阻以在單一主體存儲(chǔ)單元中建立多程序化狀態(tài)，此多程序化狀態(tài)是符合多位數(shù)據(jù)或?qū)?yīng)多程序化循環(huán)。因此，此種存儲(chǔ)單元可稱(chēng)為可程序電阻不需抹除存儲(chǔ)單元(programmable resistance eraseless memory)。
在本發(fā)明的實(shí)施例中，此種存儲(chǔ)單元可在單一存儲(chǔ)單元中儲(chǔ)存多位數(shù)據(jù)；可進(jìn)行多于一次的程序化操作而不需抹除操作；可同時(shí)在單一存儲(chǔ)單元中儲(chǔ)存多位數(shù)據(jù)且可進(jìn)行多于一次的程序化操作而不需抹除操作。而且，此存儲(chǔ)單元也可儲(chǔ)存模擬數(shù)據(jù)。
在文獻(xiàn)中已揭露超薄氧化層的累進(jìn)崩潰是與用于晶體管柵極的介電層的可量測(cè)性(scalability)的極限有關(guān)。如Hosoi等人“A NewModel of Time Evolution of Gate Leakage Current after Soft Breakdownin Ultra-Thin Jake Oxides，”IEDM，2002；Wang等人“NegativeSubstrate Bias Enhanced Breakdown Hardness in Ultra-Thin OxidepMOSFETs，”41st Annual International Reliability Physics Symposium，Dallas，Texas 2003；以及Linder等人，“Growth and Scaling of OxideConduction after Breakdown，”41st Annual International ReliabilityPhysics Symposium，Dallas，Texas 2003。
累進(jìn)崩潰現(xiàn)象在Hosoi等人的文獻(xiàn)中表示為“軟崩潰(Soffbreakdown)”，在Wang等人的文獻(xiàn)中表示為崩潰發(fā)展“以累進(jìn)的方式”。Linder等人的文獻(xiàn)中揭露超薄氧化層的累進(jìn)崩潰特性的特征在于“退化速率(degradation rate)”，其是由施加電壓、氧化層厚度、基底摻雜區(qū)、信道長(zhǎng)度決定的。在本發(fā)明中，累進(jìn)崩潰現(xiàn)象是應(yīng)用于在單一存儲(chǔ)單元結(jié)構(gòu)建立可程序電阻值。結(jié)果，存儲(chǔ)單元結(jié)構(gòu)可較為緊密，可利用標(biāo)準(zhǔn)CMOS制程簡(jiǎn)單的制造，且能夠以低電壓操作。
于是，本發(fā)明的實(shí)施例提供一種存儲(chǔ)單元，包括第一電極、第二電極以及在兩電極間的一材料層。此材料層的特征在于累進(jìn)崩潰是由應(yīng)力引發(fā)，例如使電壓跨過(guò)該材料層。本發(fā)明的實(shí)施例對(duì)應(yīng)施加電壓跨過(guò)該材料層而產(chǎn)生特性累進(jìn)改變的操作電壓小于5伏特。在一些實(shí)施例中，程序化應(yīng)力是由施加一正電壓至第一電極并施加一負(fù)電壓至第二電極所引發(fā)，其中正電壓與負(fù)電壓的絕對(duì)值小于2伏特。
本發(fā)明提供一種存儲(chǔ)單元的制造方法，包括于一基底上形成一第一電極。在第一電極上形成一電極間(inter-electrode)材料層，此電極間材料層的特征在于具有對(duì)應(yīng)應(yīng)力而累進(jìn)改變的特性。然后，于電極間材料層上形成一第二電極。第一電極是利用提供一基底，然后植入n型或p型摻質(zhì)而在基底中形成一導(dǎo)電區(qū)而形成的?？蛇x擇的，第一電極也可以在基底上利用成長(zhǎng)或沉積一或多層的導(dǎo)體層而形成的。同樣的，電極間材料層可以在第一電極上利用成長(zhǎng)或沉積材料層而形成的。在一實(shí)施例中，電極間材料層的材質(zhì)為在由摻雜硅基底所形成的電極上利用熱成長(zhǎng)制程形成的二氧化硅或氮氧化硅。第二電極在本發(fā)明的另一實(shí)施例中是在電極間材料層上利用成長(zhǎng)或沉積一或多層的導(dǎo)體層而形成的。
本發(fā)明提供一種存儲(chǔ)單元陣列的制造方法，包括下列步驟于一基底上形成多個(gè)第一導(dǎo)線，這些第一導(dǎo)線在第一方向平行延伸；于這些第一導(dǎo)線上形成多個(gè)第二導(dǎo)線，這些第二導(dǎo)線在與第一方向垂直的一第二方向平行延伸，而定義出一相交的陣列；于第一導(dǎo)線與第二導(dǎo)線之間的相交區(qū)域形成電極間材料層，此電極間材料層的特征在于對(duì)應(yīng)應(yīng)力具有累進(jìn)改變的特性，而于相交區(qū)域形成存儲(chǔ)單元；以及在基底上形成電路，以供給應(yīng)力和感測(cè)存儲(chǔ)單元的特性。
在本發(fā)明的實(shí)施例中，利用例如淺溝渠隔離制程或LOCOS隔離制程在多個(gè)第一導(dǎo)線之間形成填滿有介電材料的溝渠。如此即在存儲(chǔ)單元的列之間形成隔離結(jié)構(gòu)。多個(gè)溝渠系在形成多個(gè)第一導(dǎo)線之前形成的。然后，多個(gè)第一導(dǎo)線例如通過(guò)摻雜半導(dǎo)體基底而形成在溝渠之間的區(qū)域。在另一實(shí)施例中，多個(gè)溝渠在沉積或形成用于第一導(dǎo)線的材料層之后形成的。在此情況下，于形成多個(gè)溝渠的步驟中將上述材料層分成多個(gè)導(dǎo)線。
在本發(fā)明的一實(shí)施例中，存儲(chǔ)單元是以下述步驟形成的于一硅基底植入摻質(zhì)以形成具有第一導(dǎo)電型態(tài)的導(dǎo)電擴(kuò)散區(qū)；于導(dǎo)電擴(kuò)散區(qū)上形成氧化硅層，此氧化硅層的厚度小于15埃；以及在氧化硅層上形成具有第二導(dǎo)電型態(tài)的摻雜多晶硅。
用于形成第一導(dǎo)線、第二導(dǎo)線與電極間材料層的制程會(huì)隨著所選擇的材料與所使用的材料的厚度而有所不同。
本發(fā)明所使用的超薄層包括氧化硅、氮氧化硅、摻雜及未摻雜二氧化硅，其在第一導(dǎo)線和第二導(dǎo)線之間具有小于20埃的厚度；在另一實(shí)施例中，其在第一導(dǎo)線和第二導(dǎo)線之間具有小于15埃的厚度。利用氧化硅或其它材料的厚度在下限時(shí)具有特性累進(jìn)改變的特征而用于存儲(chǔ)器組件是根據(jù)程序化及感測(cè)特性累進(jìn)改變量的能力。其它作為本發(fā)明的超薄層的材質(zhì)包括氮化硅、如氧化硅-氮化硅-氧化硅ONO堆棧層之多層堆棧結(jié)構(gòu)、氧化鋁等。介電材料如Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy、La2O3等也可以作為存儲(chǔ)單元的上述超薄層的材質(zhì)。
第一電極與第二電極之組成會(huì)因本發(fā)明應(yīng)用的環(huán)境而改變。在本發(fā)明的一實(shí)施例中，第一電極包括一多晶硅層，第二電極包括在半導(dǎo)體基底的導(dǎo)電擴(kuò)散區(qū)。在另一實(shí)施例中，多晶硅層與導(dǎo)電擴(kuò)散區(qū)具有相反的導(dǎo)電型態(tài)，而形成一類(lèi)二極管(Diode-like)可程序電阻存儲(chǔ)單元。在另一實(shí)施例中，第一電極與第二電極可包括導(dǎo)體組合，含有金屬如銅、鋁、鎢、鈦、合金及其組合、p型與n型多晶硅、p型與n型擴(kuò)散區(qū)、金屬硅化物、半金屬、及其類(lèi)似物。在一些實(shí)施例中，電極的材質(zhì)包括含一元素的材料，在電極間的電極間材料層的材質(zhì)包括同一元素的化合物。舉例來(lái)說(shuō)，第一與第二電極的材質(zhì)包括硅，如非晶硅、單晶硅、多晶硅、金屬硅化物及其類(lèi)似物，則在第一電極與第二電極之間的電極間材料層包括一含硅的化合物，如氧化硅或氮化硅等。
本發(fā)明也提供一種集成電路，包括如上述的存儲(chǔ)單元陣列，利用邏輯電路通過(guò)引起介電層的累進(jìn)崩潰以程序化存儲(chǔ)單元，并利用感測(cè)電路感測(cè)陣列中存儲(chǔ)單元的累進(jìn)崩潰量。在本發(fā)明實(shí)施例中，累進(jìn)崩潰量是由存儲(chǔ)單元中電阻的改變來(lái)表示。通過(guò)程序化與感測(cè)特性的多階變化而在單一存儲(chǔ)單元建立多位。舉例來(lái)說(shuō)，在一實(shí)施例中操作程序化邏輯電路而對(duì)一選定存儲(chǔ)單元施加一偏壓，然后確認(rèn)是否該偏壓造成預(yù)期的累進(jìn)改變量。如果確認(rèn)此操作失敗，然后重試施加電壓與確認(rèn)操作，并重復(fù)此流程直到存儲(chǔ)單元成功的程序化或到達(dá)重試的極限。
本發(fā)明實(shí)施例的感測(cè)電路包括一參考電流源與一電路，此電路用以比較來(lái)自存儲(chǔ)單元的電流與來(lái)自參考電流源的電流。在用于感測(cè)單一存儲(chǔ)單元多位或多階特性累進(jìn)改變的實(shí)施例中，感測(cè)電路可包括多個(gè)參考電流源，且電路用以比較來(lái)自存儲(chǔ)單元的電流與來(lái)自多個(gè)參考電流源的一或多個(gè)參考電流。
本發(fā)明更提供一種存儲(chǔ)單元的程序化方法，包括在進(jìn)行程序化時(shí)，供應(yīng)一應(yīng)力至電極間材料層以引發(fā)該層的特性累進(jìn)改變。因?yàn)樘匦缘睦圻M(jìn)改變，所以可以達(dá)到多階程序化。此多階程序化可應(yīng)用于多次程序化一個(gè)存儲(chǔ)單元而不需要抹除操作，而可于單一存儲(chǔ)單元中程序化多個(gè)位，且可以結(jié)合多位與多次程序化。
根據(jù)本發(fā)明的實(shí)施例，在程序化時(shí)供應(yīng)一應(yīng)力至存儲(chǔ)單元的流程包括使用連續(xù)的電流脈沖與確認(rèn)步驟，其敘述如下供應(yīng)一第一程序化脈沖至具有第一脈沖高度與第一脈沖寬度的存儲(chǔ)單元；測(cè)量是否該存儲(chǔ)單元對(duì)應(yīng)該第一程序化脈沖而被程序化；以及，如果不是供應(yīng)一程序化重試脈沖至存儲(chǔ)單元；測(cè)量是否該存儲(chǔ)單元對(duì)應(yīng)該程序化重試脈沖而被程序化；以及，如果不是重復(fù)供應(yīng)另一程序化重試脈沖至該存儲(chǔ)單元與測(cè)量該存儲(chǔ)單元是否被程序化，直到測(cè)量出該存儲(chǔ)單元已被程序化或重試的次數(shù)到達(dá)最大值；其中，程序化重試脈沖各自具有脈沖寬度與脈沖高度，其會(huì)根據(jù)一模式而改變，在此模式中至少一個(gè)程序化重試脈沖具有與其它在模式中的程序化重試脈沖不同的脈沖寬度或脈沖高度。
在本發(fā)明實(shí)施例中，程序化的方法包括一確認(rèn)步驟。此確認(rèn)步驟包括產(chǎn)生一信號(hào)，如參考電流，其可以表示出在選定存儲(chǔ)單元中的特性值。然后，將此信號(hào)與參考信號(hào)作比較，以確認(rèn)預(yù)期數(shù)據(jù)的程序化。
在單一存儲(chǔ)單元被程序化多次的實(shí)施例中，此程序化的方法包括使用例如狀態(tài)機(jī)、其它數(shù)據(jù)儲(chǔ)存器或邏輯電路結(jié)構(gòu)，維持施與存儲(chǔ)單元陣列的程序化循環(huán)數(shù)的紀(jì)錄。在確認(rèn)步驟或感測(cè)存儲(chǔ)單元數(shù)據(jù)時(shí)所使用的參考信號(hào)是根據(jù)已執(zhí)行的程序化循環(huán)數(shù)而分別從對(duì)應(yīng)多個(gè)程序化循環(huán)的多個(gè)參考信號(hào)來(lái)源中選擇出的。
本發(fā)明通過(guò)簡(jiǎn)單的改變參考位準(zhǔn)而允許重置儲(chǔ)存在存儲(chǔ)單元列中的數(shù)據(jù)，其中儲(chǔ)存在存儲(chǔ)單元列中的數(shù)據(jù)是通過(guò)設(shè)定陣列中的存儲(chǔ)單元的特性高于或低于參考位準(zhǔn)來(lái)表示數(shù)據(jù)值。上述的術(shù)語(yǔ)“重置”是指設(shè)定所有存儲(chǔ)單元至標(biāo)準(zhǔn)值，通常對(duì)單一位存儲(chǔ)單元為“0”或?qū)Χ淮鎯?chǔ)單元為“00”等等。此重置的方法使對(duì)陣列進(jìn)行多次程序化操作以于單一存儲(chǔ)單元儲(chǔ)存一或多個(gè)位的數(shù)據(jù)成為可能。根據(jù)本發(fā)明實(shí)施例的程序包括首先通過(guò)對(duì)單位元存儲(chǔ)單元改變參考位準(zhǔn)或?qū)Χ辔淮鎯?chǔ)單元改變參考位準(zhǔn)狀態(tài)以重置存儲(chǔ)單元陣列，因此陣列中的所有存儲(chǔ)單元具有處于一個(gè)位準(zhǔn)的感測(cè)特性，此位準(zhǔn)是高于或低于新的參考位準(zhǔn)或參考位準(zhǔn)。在通過(guò)改變參考位準(zhǔn)而進(jìn)行重置之后，使用新的參考位準(zhǔn)或參考位準(zhǔn)使陣列可以如上述一樣通過(guò)施加應(yīng)力至選擇的存儲(chǔ)單元而再次被程序化。于是，本發(fā)明執(zhí)行重置步驟而不需要執(zhí)行“抹除”操作，其中抹除操作設(shè)計(jì)成通過(guò)施加應(yīng)力至存儲(chǔ)單元以改變已被感測(cè)的存儲(chǔ)單元的特性。在此種理論下，本發(fā)明的程序化方法的特征在于“不需抹除”。
在一些實(shí)施例中，在單一存儲(chǔ)單元中儲(chǔ)存有多位，程序化的方法包括對(duì)被程序化至存儲(chǔ)單元的多位數(shù)據(jù)提供一數(shù)值。在確認(rèn)步驟或感測(cè)在存儲(chǔ)單元中的多位數(shù)據(jù)時(shí)所使用的參考信號(hào)是從用于多位數(shù)據(jù)的多個(gè)數(shù)值所對(duì)應(yīng)的多個(gè)參考信號(hào)中選出。
本發(fā)明也提供一種集成電路，包括一邏輯電路如通用處理器或?qū)Ｓ眠壿嬰娐?、一高速存?chǔ)器如靜態(tài)隨機(jī)存取存儲(chǔ)器與如上述的根據(jù)由介電層的累進(jìn)崩潰引發(fā)的可程序電阻的PREM存儲(chǔ)單元陣列。在一些實(shí)施例中，用于程序化存儲(chǔ)單元陣列的邏輯電路包括由晶載通用處理器所執(zhí)行的指令。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1是本發(fā)明的含有累進(jìn)崩潰介電層的可程序電阻存儲(chǔ)單元的簡(jiǎn)圖。
圖2是在半導(dǎo)體基底上具有超薄氮氧化硅、作為第一電極的p型多晶硅層、作為第二電極的n型擴(kuò)散區(qū)的含有累進(jìn)崩潰介電層的類(lèi)二極管可程序電阻存儲(chǔ)單元的簡(jiǎn)圖。
圖3是在半導(dǎo)體基底上具有作為第一電極的n型多晶硅層、作為第二電極的p型擴(kuò)散區(qū)的含有累進(jìn)崩潰介電層的類(lèi)二極管可程序電阻存儲(chǔ)單元的簡(jiǎn)圖。
圖4是de Graaf等人所提出公知介電層的災(zāi)難性崩潰行為示意圖。
圖5是圖2的累進(jìn)崩潰存儲(chǔ)單元的程序化電流對(duì)程序化時(shí)間關(guān)系圖。
圖6是圖2的累進(jìn)崩潰存儲(chǔ)單元的讀取電流對(duì)程序化時(shí)間關(guān)系圖。
圖6A是圖2的累進(jìn)崩潰存儲(chǔ)單元具有四種不同程序化施加電壓量值之讀取電流對(duì)程序化時(shí)間關(guān)系圖。
圖7是本發(fā)明的適用于測(cè)量程序化在存儲(chǔ)單元內(nèi)的數(shù)據(jù)的參考電流值Ref-1.1關(guān)系圖。
圖8是本發(fā)明的適用于測(cè)量程序化在存儲(chǔ)單元內(nèi)的二位數(shù)據(jù)的參考電流值Ref-1.1、Ref-1.2、Ref-1.3關(guān)系圖。
圖9是本發(fā)明的適用于測(cè)量程序化在存儲(chǔ)單元內(nèi)的數(shù)據(jù)的15參考電流值關(guān)系圖。
圖10是本發(fā)明的存儲(chǔ)單元陣列的基本陣列結(jié)構(gòu)圖。
圖11是本發(fā)明的圖2所示存儲(chǔ)單元的陣列的基本陣列結(jié)構(gòu)圖。
圖12是本發(fā)明的圖3所示存儲(chǔ)單元的陣列的基本陣列結(jié)構(gòu)圖。
圖13是本發(fā)明的存儲(chǔ)單元的基本制造流程圖。
圖14是本發(fā)明的圖2所示存儲(chǔ)單元的基本制造流程圖。
圖15是本發(fā)明的圖3所示存儲(chǔ)單元的基本制造流程圖。
圖16是本發(fā)明的圖11所示陣列結(jié)構(gòu)的基本制造流程圖。
圖17是本發(fā)明的圖11所示陣列結(jié)構(gòu)的另一種基本制造流程圖。
圖18是根據(jù)本發(fā)明的圖16、圖17所示制造流程所制造出來(lái)的陣列結(jié)構(gòu)的俯視圖。
圖19是本發(fā)明的陣列和感測(cè)電路結(jié)構(gòu)的示意圖。
圖20是本發(fā)明的另一種陣列和感測(cè)電路結(jié)構(gòu)的示意圖。
圖21是本發(fā)明的驅(qū)動(dòng)存儲(chǔ)器的集成電路的組成結(jié)構(gòu)圖。
圖22是本發(fā)明的多次程序化實(shí)施例在第一次程序化后用于感測(cè)一位數(shù)據(jù)的參考電流位準(zhǔn)關(guān)系圖。
圖23是本發(fā)明的多次程序化實(shí)施例在第二次程序化后用于感測(cè)一位數(shù)據(jù)的參考電流位準(zhǔn)關(guān)系圖。
圖24是本發(fā)明的多次程序化實(shí)施例在第三次程序化后用于感測(cè)一位數(shù)據(jù)的參考電流位準(zhǔn)關(guān)系圖。
圖25是本發(fā)明的多次程序化實(shí)施例在第四次程序化后用于感測(cè)一位數(shù)據(jù)的參考電流位準(zhǔn)關(guān)系圖。
圖26是本發(fā)明的多次程序化模式圖。
圖27A至圖27D是本發(fā)明的存儲(chǔ)單元陣列程序化與程序化干擾狀態(tài)圖。
圖28是圖27A至圖27D中的圖27C所示的未選定存儲(chǔ)單元的程序化干擾狀態(tài)圖。
圖29是圖27A至圖27D中的圖27D所示的未選定存儲(chǔ)單元的程序化干擾狀態(tài)圖。
圖30A至圖30D是本發(fā)明的存儲(chǔ)單元陣列讀取與讀取干擾狀態(tài)圖。
圖31是選擇已程序化存儲(chǔ)單元與圖30B、圖30C所示的選擇未程序化存儲(chǔ)單元的讀取電流對(duì)柵極電壓關(guān)系圖。
圖32是選擇已程序化存儲(chǔ)單元與圖30B、圖30C所示的選擇未程序化存儲(chǔ)單元的讀取電流對(duì)讀取時(shí)間關(guān)系圖。
圖33是選擇已程序化存儲(chǔ)單元與圖30B、圖30C所示的選擇未程序化存儲(chǔ)單元的讀取電流對(duì)保持時(shí)間關(guān)系圖。
圖34是本發(fā)明的多次程序化、單一存儲(chǔ)單元多位的實(shí)施例的參考電流值示意圖。
圖35是本發(fā)明的具有可程序電阻不需抹除存儲(chǔ)單元陣列、專(zhuān)用邏輯電路、靜態(tài)隨機(jī)存取存儲(chǔ)器的記體電路的方框示意圖。
圖36是本發(fā)明的具有可程序電阻不需抹除存儲(chǔ)單元陣列、通用處理器、專(zhuān)用邏輯電路、靜態(tài)隨機(jī)存取存儲(chǔ)器的記體電路的方框示意圖。
圖式標(biāo)示說(shuō)明10、12、40導(dǎo)體11、14、17、51、58、63介電層13、16第一電極15、18第二電極30、31、32、33、100、101、102、103、104、105、122、123、124、125、126隔離溝渠34、35、36、46、48、50、55、60下電極導(dǎo)體37、38、39超薄氧化層45、47、52、59、64上電極導(dǎo)體56、61、106、120摻質(zhì)57、62、100基底107、108、119、110埋入式擴(kuò)散區(qū)
111、112、113、114超薄介電層115多晶硅121擴(kuò)散區(qū)127、128、129、130、200、201、202埋入式擴(kuò)散位線203、204、205多晶硅字符線206相交區(qū)域250、270、601、701PREM陣列251數(shù)據(jù)輸出線252、253、254、260感測(cè)放大器255、256、257、265導(dǎo)線261、263、263開(kāi)關(guān)271行譯碼器272列譯碼器273地址總線275電壓源276感測(cè)放大器與輸入數(shù)據(jù)結(jié)構(gòu)277讀取與程序化狀態(tài)裝置280輸入數(shù)據(jù)總線281輸出數(shù)據(jù)總線300、301、302、303、304、310、320、330方框400、401、402、403、500、501、502、503字符線410、411、412、413、504、505、506、507位線
420、423、426、520、523、527上電極421、424、427、521、524、528下電極422、425、428、522、525、529電極間介電層550、551、560、561、562、565、566、567標(biāo)記線552線602、702SRAM603、703邏輯電路704處理器A、B、B1、B2、C存儲(chǔ)單元具體實(shí)施方式
請(qǐng)參照?qǐng)D1至圖36，其用以說(shuō)明本發(fā)明的較佳實(shí)施例。
圖1至圖3所示為本發(fā)明的基本存儲(chǔ)單元結(jié)構(gòu)圖。如圖1所示，存儲(chǔ)單元包括導(dǎo)體10、累進(jìn)崩潰介電層11與導(dǎo)體12。導(dǎo)體10系作為第一電極。導(dǎo)體12作為第二電極。介電層11具有一厚度或結(jié)構(gòu)特性，使其會(huì)依照應(yīng)力而累進(jìn)改變。典型的介電材料都具有累進(jìn)崩潰特性而造成電阻的累進(jìn)改變，其包括超薄氧化層，例如氮氧化硅的厚度小 20埃左右，較佳是小于15埃左右。
氮氧化硅的形成方法包括使用二氧化硅熱成長(zhǎng)制程，在制程期間或之后，暴露在NO或N2O下進(jìn)行氮化反應(yīng)，此步驟可以與存儲(chǔ)單元陣列外的周邊電路區(qū)的熱氧化制程一起進(jìn)行。介電層11也可以使用其它經(jīng)過(guò)氮化制程或未經(jīng)過(guò)氮化制程的二氧化硅。介電層11也可以包括利用化學(xué)氣相沉積法(CVD)、等離子增強(qiáng)化學(xué)氣相沉積法(PECVD)、TEOSCVD、高密度等離子化學(xué)氣相沉積法(HPCVD)或其它制程所形成的氧化硅或其它材料。介電層11所使用的材質(zhì)也可以包括利用濺鍍、脈沖氣相沉積(PVD)、噴射氣相沉積(JVD)、原子層沉積(ALD)所形成的氧化物。對(duì)于各種可應(yīng)用的沉積技術(shù)可以參照Rossnagel，S.M.等人提出的“From PVD to CVD to ALD forinterconnects and related applications，”Interconnect TechnologyConference，2001.Proceedings of the IEEE 2001 International，4-6 June2001 Page(s)3-5；Jelinek，M.等人提出的“Hybrid PLD technique fornitrogen rich CN，layers，”Lasers and Electro-Optics Europe，2000，Conference Digest 2000，Conference on 10-15 Sept 2000，Page(s)1PP.；Wang，X，W.等人提出的“Ultra-thin silicon nitride films on Sibyjet vapor deposition，”VLSI Technology，Systems，and Applications，1995.Proceedings of Technical Papers.，1995 International Symposiumon，31 May-2 June 1995，Page(s)49-52.等相關(guān)文獻(xiàn)。
此外，本發(fā)明也可以使用其它具有累進(jìn)崩潰特性的介電材料，包括如氧化硅-氮化硅-氧化硅ONO的多層堆棧介電層或氧化鋁等。介電材料如Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy、La2O3等也可以作為存儲(chǔ)單元的上述介電層11的材質(zhì)。
導(dǎo)體10與導(dǎo)體12包括導(dǎo)體材料，但是并不限定為金屬、半金屬或?qū)щ姄诫s半導(dǎo)體。導(dǎo)體10與導(dǎo)體12并不需要由相同的材質(zhì)所構(gòu)成，但是其較佳是使用在制造過(guò)程中已經(jīng)準(zhǔn)備好的材料。于是，導(dǎo)體10與導(dǎo)體12的材質(zhì)可以使用摻雜半導(dǎo)體，如p型與n型多晶硅、摻雜砷化鎵等；金屬，如鋁、銅、鎢、鈦、鉭等；半金屬，如TiW、TiN等；金屬硅化物，如WSix、TiSix。
圖2為繪示一較佳實(shí)施例，包括由p型多晶硅所構(gòu)成的第一電極13、由厚度15埃的氮氧化硅所構(gòu)成的累進(jìn)崩潰介電層14與由在半導(dǎo)體基底中的n型擴(kuò)散區(qū)所構(gòu)成的第二電極15。圖3為繪示另一較佳實(shí)施例，包括由n型多晶硅所構(gòu)成的第一電極16、累進(jìn)崩潰介電層17與由在半導(dǎo)體基底中的p型擴(kuò)散區(qū)所構(gòu)成的第二電極18。用于形成第一電極與第二電極的導(dǎo)體(p型或n型)中所使用的摻質(zhì)的導(dǎo)電型態(tài)可為相同也可為不同，其選擇可取決于制程方便性或不同的組件設(shè)計(jì)。
圖4顯示上述由de Graaf等人所提出公知存儲(chǔ)單元所使用25埃厚氮氧化硅層的嚴(yán)重崩潰特性。如圖4所示，在應(yīng)力時(shí)間區(qū)間35秒后，程序化電流突然的從0左右升到30毫安左右，顯示出介電層的嚴(yán)重崩潰。
請(qǐng)參照?qǐng)D5所示，本發(fā)明應(yīng)用具有累進(jìn)崩潰特性的介電層，程序化電流會(huì)隨著程序化時(shí)間而逐漸增加。而且，對(duì)于具有p型多晶硅上電極與n型埋入式擴(kuò)散下電極的15埃氮氧化硅而言，當(dāng)施加1.8伏特的電壓至上電極與-1.5伏特的電壓至下電極以進(jìn)行程序化時(shí)，程序化時(shí)間從5秒左右至140秒左右，程序化電流會(huì)從1毫安近似線性的上升至6毫安。在對(duì)此種已程序化的類(lèi)二極管存儲(chǔ)單元進(jìn)行讀取操作時(shí)，其讀取電壓例如是施加1.3伏特至上電極與0伏特至下電極。
如圖6所示，在讀取電壓為施加1.3伏特至上電極與0伏特至下電極的情況下，讀取電流會(huì)隨著當(dāng)施加1.8伏特的電壓至上電極與-1.5伏特的電壓至下電極以進(jìn)行程序化的程序化時(shí)間增加而增加。由圖6可看出，讀取電流基本上是累進(jìn)的，當(dāng)程序化時(shí)間從15秒左右至150秒左右，讀取電流會(huì)從小于1微安培近似線性的上升至0.25毫安。
如圖6A所示，在讀取電壓為施加1.3伏特至上電極與0伏特至下電極的情況下，對(duì)于四種不同程序化施加電壓量值，讀取電流會(huì)隨著程序化時(shí)間增加而增加。第1條標(biāo)記線表示施加2.5伏特的電壓至字符線(上電極)與-2.3伏特的電壓至位線(下電極)。第2條標(biāo)記線表示施加2.5伏特的電壓至字符線(上電極)與-2.0伏特的電壓至位線(下電極)。第3條標(biāo)記線表示施加2.5伏特的電壓至字符線(上電極)與-1.7伏特的電壓至位線(下電極)。第4條線表示施加2.5伏特的電壓至字符線(上電極)與-1.4伏特的電壓至位線(下電極)。由圖6A可看出，對(duì)于不同的程序化電壓量值，讀取電流基本上是累進(jìn)的，且對(duì)應(yīng)程序化時(shí)間而近似線性的上升。程序化偏壓越高，達(dá)到相同的電阻累進(jìn)改變量所需要的時(shí)間區(qū)間越短。舉例來(lái)說(shuō)，以程序化電壓量值為4.8伏特(2.5伏特減去-2.3伏特)程序化100毫秒(0.1秒)后，得到的讀取電流為約95微安培左右。對(duì)于程序化電壓量值為4.5伏特(2.5伏特減去-2.0伏特)的情況下，程序化時(shí)間需要1秒鐘才能夠得到約95微安培左右的讀取電流。
圖7是圖6的讀取電流對(duì)程序化時(shí)間關(guān)系圖加上數(shù)據(jù)位準(zhǔn)啟始值與參考電流值。如此，通過(guò)設(shè)定參考電流Ref-1.1在8微安培，將代表1位的數(shù)據(jù)程序化至存儲(chǔ)單元中。在進(jìn)行存儲(chǔ)單元程序化操作時(shí)，為了儲(chǔ)存等于“1”的數(shù)據(jù)值而需要施加低電壓程序化應(yīng)力100秒左右。為了儲(chǔ)存等于“0”的數(shù)據(jù)值而不需要施加任何程序化應(yīng)力。
圖8是圖6的讀取電流對(duì)程序化時(shí)間關(guān)系圖加上用于在單一存儲(chǔ)單元中儲(chǔ)存二位數(shù)據(jù)的數(shù)據(jù)位準(zhǔn)啟始值與參考電流值。為了儲(chǔ)存等于“00”的數(shù)據(jù)值而不需要施加任何程序化應(yīng)力。為了儲(chǔ)存等于“01”的數(shù)據(jù)值而需要施加低電壓程序化應(yīng)力75秒左右。為了儲(chǔ)存等于“10”的數(shù)據(jù)值而需要施加低電壓程序化應(yīng)力110秒左右。為了儲(chǔ)存等于“11”的數(shù)據(jù)值而需要施加低電壓程序化應(yīng)力150秒左右。參考電流源是為了感測(cè)數(shù)據(jù)值的目的而設(shè)置的。參考電流Ref-1.1在本實(shí)施例中設(shè)定為4微安培。參考電流Ref-1.2在本實(shí)施例中設(shè)定為12微安培。參考電流Ref-1.3在本實(shí)施例中設(shè)定為21微安培。通過(guò)將讀取電流與參考電流作比較，而可以檢測(cè)出數(shù)據(jù)值。
圖9是圖6的讀取電流對(duì)程序化時(shí)間關(guān)系圖加上用于在單一存儲(chǔ)單元中儲(chǔ)存四位數(shù)據(jù)的數(shù)據(jù)位準(zhǔn)啟始值與參考電流值。如圖9所示，為了達(dá)到單一存儲(chǔ)單元多位儲(chǔ)存而將程序化時(shí)間與參考電流位準(zhǔn)設(shè)定的更為緊密。當(dāng)然，程序化時(shí)間與參考電流的差可以使用公知的感測(cè)技術(shù)，例如已經(jīng)應(yīng)用在多階閃存、只讀存儲(chǔ)器等組件的感測(cè)技術(shù)，以達(dá)到單一存儲(chǔ)單元四位儲(chǔ)存或單一存儲(chǔ)單元多位儲(chǔ)存。
圖10是本發(fā)明的可程序電阻不需抹除存儲(chǔ)器的存儲(chǔ)單元陣列結(jié)構(gòu)圖。此結(jié)構(gòu)包括隔離溝渠30、31、32、33，其在與頁(yè)面垂直的線上延伸。于隔離溝渠30、31、32、33之間設(shè)置有在并行線延伸的下電極導(dǎo)體34、35、36。下電極導(dǎo)體34、35、36系形成于一絕緣基底上或利用摻質(zhì)擴(kuò)散而形成在一半導(dǎo)體基底中。超薄氧化層37、38、39形成于下電極導(dǎo)體34、35、36上。在一實(shí)施例中，超薄氧化層37、38、39利用單一沉積步驟，而于芯片的整個(gè)陣列區(qū)上形成一整層薄膜。在另一實(shí)施例中，超薄氧化層經(jīng)圖案化以符合存儲(chǔ)單元的布局。上電極導(dǎo)體，包括導(dǎo)體40覆蓋超薄氧化層37、38、39，包括與下電極導(dǎo)體垂直的多個(gè)平行導(dǎo)線，而在兩者相交之處形成存儲(chǔ)單元。下電極導(dǎo)體34、35、36作為陣列的位線與字符線的其中之一。同樣的，上電極導(dǎo)體(例如導(dǎo)體40)作為陣列的字符線與位線的其中之一。
圖11所述為類(lèi)似圖10所示的存儲(chǔ)單元陣列結(jié)構(gòu)剖面圖，其中上電極導(dǎo)體45是由p型多晶硅所構(gòu)成，下電極導(dǎo)體46是由n型埋入式擴(kuò)散井區(qū)所構(gòu)成。在一些實(shí)施例中，n型埋入式擴(kuò)散井區(qū)是形成于未圖標(biāo)的深n型井區(qū)中的p型擴(kuò)散隔離井區(qū)中，用以供給負(fù)電壓至下電極導(dǎo)體。圖11所示的結(jié)構(gòu)中，其它與圖10相同的構(gòu)件，在此不再贅述。
圖12所述為類(lèi)似圖10所示的存儲(chǔ)單元陣列結(jié)構(gòu)剖面圖，其中上電極導(dǎo)體47是由n型多晶硅所構(gòu)成，下電極導(dǎo)體48是由p型埋入式擴(kuò)散井區(qū)所構(gòu)成。圖12所示的結(jié)構(gòu)中，構(gòu)件與圖10相同的構(gòu)件，在此不再贅述。
圖13是本發(fā)明的可程序電阻不需抹除存儲(chǔ)單元的基本制造流程圖。此制程包括形成下電極導(dǎo)體50、在下電極導(dǎo)體50上形成介電層51，此介電層51在低電壓具有累進(jìn)崩潰的特性、以及在介電層51上形成上電極導(dǎo)體52。在一些實(shí)施例中，在介電層形成之前，需使下電極導(dǎo)體50適用于形成超薄氧化層或其它介電層。舉例來(lái)說(shuō)，導(dǎo)體層在沈積或成長(zhǎng)介電層之前先經(jīng)過(guò)研磨或蝕刻以形成平滑表面。在一些實(shí)施例中，下電極導(dǎo)體50包括形成有助于形成介電層之薄的成核層或結(jié)晶層。下電極導(dǎo)體也可以包括一阻障層避免材料擴(kuò)散至介電層，以保護(hù)將發(fā)生的累進(jìn)崩潰行為。
圖14表示圖13所示的制程，其中利用植入n型摻質(zhì)56至半導(dǎo)體基底57的擴(kuò)散區(qū)而形成下電極導(dǎo)體55。然后，在下一步驟中，在下電極導(dǎo)體55上形成介電層58，此介電層58在低電壓具有累進(jìn)崩潰的特性。之后，在介電層51上形成由p型多晶硅所構(gòu)成的上電極導(dǎo)體59。
圖15表示圖13所示的制程，其中利用植入p型摻質(zhì)61至半導(dǎo)體基底62的擴(kuò)散區(qū)而形成下電極導(dǎo)體60。然后，在下一步驟中，在下電極導(dǎo)體60上形成介電層63，此介電層63在低電壓具有累進(jìn)崩潰的特性。之后，在介電層63上形成由n型多晶硅所構(gòu)成的上電極導(dǎo)體64。
圖16是本發(fā)明的可程序電阻不需抹除存儲(chǔ)器的存儲(chǔ)單元陣列結(jié)構(gòu)的制造流程圖。如圖16所示，先提供一半導(dǎo)體基底100，例如是具有p型摻雜的單晶硅。于基底100中形成隔離溝渠101-105，在一些實(shí)施例中，其形成方法例如是淺溝渠隔離制程(STI)。在另一實(shí)施例中，也可以使用LOCOS氧化制程而形成隔離結(jié)構(gòu)。然后，植入N型摻質(zhì)106，以于隔離溝渠101-105之間形成埋入式擴(kuò)散區(qū)107-110。在一些實(shí)施例中，形成有深n型井區(qū)，接著于深n型井區(qū)內(nèi)形成p型隔離井區(qū)，然后，再于p型隔離并區(qū)內(nèi)形成n型埋入式擴(kuò)散區(qū)。深n型井區(qū)與p型隔離井區(qū)是在形成隔離溝渠101-105之前或之后形成的。
在n型埋入式擴(kuò)散區(qū)107-110形成之后，于n型埋入式擴(kuò)散區(qū)107-110表面形成超薄介電層111-114。在本實(shí)施例中，單晶硅中的n型埋入式擴(kuò)散區(qū)107-110表面是一個(gè)良好的表面，此表面可形成適用于存儲(chǔ)單元的氮氧化硅。在其它實(shí)施例中，此表面也可經(jīng)過(guò)處理，以預(yù)備形成介電層。
之后，于基底100上沉積一層p型多晶硅115，然后圖案化p型多晶硅115以形成與由n型埋入式擴(kuò)散區(qū)107-110所構(gòu)成的位線垂直相交的字符線。在字符線與位線的相交區(qū)域形成類(lèi)二極管可程序電阻不需抹除存儲(chǔ)單元，其可以利用公知的字符線與位線編碼結(jié)構(gòu)來(lái)進(jìn)行存取。在本發(fā)明的實(shí)施例中，上下電極分別包括位線與字符線的一部份，而且上下電極分別和位線與字符線接觸。在另一實(shí)施例中，上下電極在相交區(qū)域更包括形成一層額外的材料層，此材料層分別和位線與字符線接觸。
圖17是本發(fā)明另一實(shí)施例陣列結(jié)構(gòu)的制造流程圖。其構(gòu)件與圖16給予標(biāo)號(hào)的構(gòu)件類(lèi)似。如圖17所示，先提供一半導(dǎo)體基底100。于基底100表面利用微影技術(shù)定義出陣列區(qū)域，或者在基底表面植入n型摻質(zhì)120，以形成n型擴(kuò)散區(qū)121。于基底100中形成隔離溝渠122-126以截?cái)鄋型擴(kuò)散區(qū)121并填入介電材料，而形成埋入式擴(kuò)散位線127-130。從此制程之后，制造流程與上述圖16的制造流程相同。
根據(jù)圖16與圖17的制造流程而可以制作出一陣列結(jié)構(gòu)，此陣列結(jié)構(gòu)的俯視圖如圖18所示，此陣列結(jié)構(gòu)具有埋入式擴(kuò)散位線200-202與多晶硅字符線203-205，且兩者彼此垂直相交。存儲(chǔ)單元形成在兩者相交的區(qū)域，如相交區(qū)域206。
圖19與圖20是本發(fā)明的不同的存儲(chǔ)單元陣列的感測(cè)電路結(jié)構(gòu)的示意圖。在圖19與圖20中，陣列250代表存儲(chǔ)單元陣列，其是由在圖式中水平排列的多條字符線與垂直排列的多條位線所構(gòu)成。存儲(chǔ)單元是以二極管符號(hào)來(lái)表示由圖16至圖18的制程所制造出的類(lèi)二極管可程序電阻不需抹除存儲(chǔ)單元。使用標(biāo)準(zhǔn)的編碼技術(shù)，位線之一連接至數(shù)據(jù)輸出線251。數(shù)據(jù)輸出線251連接至電流模式感測(cè)放大器252-254，此3個(gè)感測(cè)放大器用于測(cè)量如圖8所示的單一存儲(chǔ)單元二位儲(chǔ)存的數(shù)據(jù)。每一個(gè)電流模式感測(cè)放大器連接至一參考電流源。于是，電流模式感測(cè)放大器252連接至供應(yīng)參考電流Ref-1.3的參考電流源。電流模式感測(cè)放大器253連接至供應(yīng)參考電流Ref-1.2的參考電流源。電流模式感測(cè)放大器254連接至供應(yīng)參考電流Ref-1.1的參考電流源。感測(cè)放大器的輸出在導(dǎo)線255-257上然后被譯碼以計(jì)算出儲(chǔ)存在選定存儲(chǔ)單元中的二位的值。
圖20是本發(fā)明的另一種存儲(chǔ)單元陣列的感測(cè)電路結(jié)構(gòu)的示意圖。來(lái)自陣列250的數(shù)據(jù)輸出線251連接至單一電流模式感測(cè)放大器260。在導(dǎo)線265上供給至感測(cè)放大器的參考電流是由開(kāi)關(guān)261-263來(lái)選擇，這些開(kāi)關(guān)261-263分別連接至供應(yīng)參考電流Ref-1.3、Ref-1.2、Ref-1.1的參考電流源。在其它實(shí)施例中，并不使用數(shù)字感測(cè)放大器，而且儲(chǔ)存在存儲(chǔ)單元中的數(shù)據(jù)是以模擬值輸出而被送出。
圖21是應(yīng)用可程序電阻不需抹除存儲(chǔ)單元PREM陣列270的存儲(chǔ)器組件的簡(jiǎn)單組成方框圖。存儲(chǔ)器組件包括行譯碼器271與列譯碼器272，行譯碼器271與列譯碼器272連接至地址總線273。來(lái)自電壓源275的用于讀取及程序化操作的供應(yīng)電壓經(jīng)由列譯碼器272與行譯碼器271供給至陣列中的選定存儲(chǔ)單元。感測(cè)放大器與輸入數(shù)據(jù)結(jié)構(gòu)276連接至列譯碼器272的輸出端、輸入數(shù)據(jù)總線280與輸出數(shù)據(jù)總線281。讀取與程序化狀態(tài)裝置277連接存儲(chǔ)器組件的各構(gòu)件。狀態(tài)裝置可由專(zhuān)用邏輯、可程序邏輯陣列結(jié)構(gòu)、通用處理器執(zhí)行指令或這些執(zhí)行的組合來(lái)執(zhí)行。
如上所述，可程序電阻不需抹除存儲(chǔ)單元陣列也可用于在單一存儲(chǔ)單元中儲(chǔ)存多位的數(shù)據(jù)。在其它實(shí)施例中，此種存儲(chǔ)單元陣列適用于多次程序化循環(huán)。請(qǐng)參照?qǐng)D22至圖25，執(zhí)行第一程序化循環(huán)以設(shè)定用于感測(cè)在位準(zhǔn)Ref-1的單一位的參考電流(如圖22所示)。執(zhí)行第二程序化循環(huán)以設(shè)定用于感測(cè)在位準(zhǔn)Ref-2的單一位的參考電流(如圖23所示)。執(zhí)行第三程序化循環(huán)以設(shè)定用于感測(cè)在位準(zhǔn)Ref-3的單一位的參考電流(如圖24所示)。執(zhí)行第四程序化循環(huán)以設(shè)定用于感測(cè)在位準(zhǔn)Ref-4的單一位的參考電流(如圖25所示)。存儲(chǔ)單元程序化的次數(shù)是適用在特定的執(zhí)行，此次數(shù)是由電阻累進(jìn)改變的可靠程序化數(shù)目的能力，以及在存取存儲(chǔ)器時(shí)可清楚區(qū)別所產(chǎn)生的電流位準(zhǔn)來(lái)決定。讀取與程序化狀態(tài)裝置(如圖21的標(biāo)號(hào)277所示)設(shè)定成尋找出經(jīng)執(zhí)行的程序化循環(huán)數(shù)目，以致于適當(dāng)?shù)膮⒖茧娏骺晒?yīng)至感測(cè)電路。
圖26是本發(fā)明的可程序電阻不需抹除存儲(chǔ)單元的基本程序化規(guī)則。對(duì)于第一程序化循環(huán)300，設(shè)定用于感測(cè)與驗(yàn)證的第一電流值(方框301)。然后，執(zhí)行應(yīng)力/程序化操作以引發(fā)一累進(jìn)崩潰量，使得經(jīng)程序化存儲(chǔ)單元在讀取時(shí)可以產(chǎn)生大于第一參考電流值的一輸出電流(方框302)。在另一實(shí)施例中，在程序化操作時(shí)施加一應(yīng)力，使用連續(xù)的短脈沖逐漸的引起電阻的累進(jìn)改變，短脈沖例如是具有會(huì)改變的波長(zhǎng)及/或電壓位準(zhǔn)、或固定的波長(zhǎng)及電壓位準(zhǔn)，使得存儲(chǔ)單元特性具有多種的累進(jìn)崩潰控制總量。然后，執(zhí)行確認(rèn)操作以確定成功的程序化(方框303)。如果確認(rèn)失敗，接著以下一應(yīng)力脈沖重試應(yīng)力程序化操作。如果確認(rèn)成功，就完成第一程序化循環(huán)(方框304)。如圖26所示，只要設(shè)定了累進(jìn)參考電流，第二程序化循環(huán)310、第三程序化循環(huán)320、第四程序化循環(huán)320等等也可以使用相同的基本程序來(lái)執(zhí)行。
三個(gè)典型的程序化操作是有用的，在這些操作中連續(xù)的施加脈沖以在存儲(chǔ)單元特性上建立選擇的累進(jìn)改變量，根據(jù)程序規(guī)則執(zhí)行每個(gè)脈沖，其中重試規(guī)則包括(1)一確認(rèn)步驟，以測(cè)量是否達(dá)到選擇的位準(zhǔn)，如果為否，則在每一循環(huán)中供應(yīng)具有等脈沖電壓與等脈沖長(zhǎng)度的脈沖。
(2)一確認(rèn)步驟，以測(cè)量是否達(dá)到選擇的位準(zhǔn)，如果為否，則在每一接續(xù)循環(huán)中供應(yīng)具有增加的脈沖電壓與等脈沖長(zhǎng)度的脈沖。
(3)一確認(rèn)步驟，以測(cè)量是否達(dá)到選擇的位準(zhǔn)，如果為否，則在每一接續(xù)循環(huán)中供應(yīng)具有增加的脈沖長(zhǎng)度與等脈沖電壓的脈沖。
(4)一確認(rèn)步驟，以測(cè)量是否達(dá)到選擇的位準(zhǔn)，如果為否，則在接續(xù)的循環(huán)中供應(yīng)一脈沖，此脈沖在連續(xù)的接續(xù)循環(huán)的一或多個(gè)步驟的期間，其脈沖寬度與脈沖長(zhǎng)度之其中之一或兩者會(huì)改變。
在根據(jù)圖2所示結(jié)構(gòu)的較佳實(shí)例中，程序化程序包括固定n型擴(kuò)散電極在-2伏特左右的電壓、對(duì)p型多晶硅電極逐步的施加0.5伏特左右至2伏特左右的電壓，以固定的脈沖寬度(例如1ms或10ms)在每一步驟增加0.1伏特的電壓，在每一脈沖之間使用一確認(rèn)步驟，并且在當(dāng)存儲(chǔ)單元通過(guò)確認(rèn)步驟后停止。
在根據(jù)圖2所示結(jié)構(gòu)的另一定電壓操作中，程序化程序包括固定n型擴(kuò)散電極在-2伏特左右的電壓，并對(duì)p型多晶硅電極施加2伏特左右的電壓，以供應(yīng)等脈沖高度，并供應(yīng)具有等脈沖寬度(例如1ms或10ms)的脈沖，在每一脈沖之間使用一確認(rèn)步驟，并且在當(dāng)存儲(chǔ)單元通過(guò)確認(rèn)步驟后停止。當(dāng)然，脈沖高度與脈沖寬度可視特定系統(tǒng)的需要而改變。
本發(fā)明的可程序電阻不需抹除存儲(chǔ)單元顯示出卓越的程序化干擾與讀取性能。程序化干擾的效能可參照?qǐng)D27A至圖27D來(lái)說(shuō)明之。圖27A表示陣列部分的示意圖，繪示出字符線400-403與位線410-413。在字符線401與位線411的交錯(cuò)區(qū)域的存儲(chǔ)單元A，通過(guò)施加1.8伏特的電壓至字符線401上的電極與施加-1.5伏特的電壓至位線411上的電極而被程序化。在字符線401與相鄰位線412的交錯(cuò)區(qū)域的存儲(chǔ)單元B，從字符線接收到1.8伏特的電壓，但是位線接地。在位線411與相鄰字符線402的交錯(cuò)區(qū)域的存儲(chǔ)單元C，從位線接收到-1.5伏特的電壓，但是字符線接地。
圖27B表示選定存儲(chǔ)單元A，其中上電極420是由p型多晶硅所構(gòu)成，下電極421是由n型埋入式擴(kuò)散(或井)區(qū)所構(gòu)成，電極間介電層422是由15埃的氮氧化硅所構(gòu)成。3.3伏特左右的程序化電位跨過(guò)兩電極促成對(duì)于組件的p-n接合的偏壓模式，供給電壓的絕對(duì)值小于2伏特，造成跨過(guò)兩電極的電阻累進(jìn)減少，導(dǎo)致讀取電流的累進(jìn)增加，如圖6所示。
圖27C表示未選定存儲(chǔ)單元C，其中上電極423是由p型多晶硅所構(gòu)成，下電極424是由n型埋入式擴(kuò)散(或井)區(qū)所構(gòu)成，電極間介電層425是由15埃的氮氧化硅所構(gòu)成。從位線接收到-1.5伏特的電壓，但是字符線接地。對(duì)于組件的p-n接合的是處于反向偏壓模式。
圖27D表示未選定存儲(chǔ)單元B，其中上電極426是由p型多晶硅所構(gòu)成，下電極427是由n型埋入式擴(kuò)散(或井)區(qū)所構(gòu)成，電極間介電層428是由15埃的氮氧化硅所構(gòu)成。從字符線接收到1.8伏特的電壓，但是位線接地。
圖28顯示出施加如存儲(chǔ)單元B那樣的偏壓使存儲(chǔ)單元在程序化應(yīng)力下經(jīng)過(guò)10000秒后的程序化電流仍然很低。圖29顯示出施加如存儲(chǔ)單元C那樣的偏壓，使存儲(chǔ)單元在程序化應(yīng)力下經(jīng)過(guò)10000秒后的程序化電流仍然很低。而且，從圖式的刻度并無(wú)法看出程序化干擾。
圖30A至圖30D是本發(fā)明的存儲(chǔ)單元陣列讀取與讀取干擾狀態(tài)圖。
本發(fā)明的可程序電阻不需抹除存儲(chǔ)單元的讀取性能可參照?qǐng)D30A至圖30D是來(lái)說(shuō)明之。圖30A表示陣列部分的示意圖，繪示出字符線500-503與位線504-507。在字符線502與位線505的交錯(cuò)區(qū)域的存儲(chǔ)單元A通過(guò)施加1.3伏特的電壓至字符線502上的電極，并使位線507上的電極接地而進(jìn)行讀取。在字符線502與相鄰位線506的交錯(cuò)區(qū)域的存儲(chǔ)單元B1，從字符線接收到1.3伏特的電壓，但是位線設(shè)定在一抑制電壓為1.3伏特左右。在字符線503與相鄰位線505的交錯(cuò)區(qū)域的存儲(chǔ)單元B2，從字符線接收到0伏特的電壓，從位線接收到接地電位。在位線506與相鄰字符線503的交錯(cuò)區(qū)域的存儲(chǔ)單元C，從字符線接收到接地電位，從位線接收到1.3伏特左右的抑制電壓。
圖30B表示選定存儲(chǔ)單元A，其中上電極520是由p型多晶硅所構(gòu)成，下電極521是由n型埋入式擴(kuò)散(或井)區(qū)所構(gòu)成，電極間介電層522是由15埃的氮氧化硅所構(gòu)成。在如圖30B所示的存儲(chǔ)單元中，介電層經(jīng)程序化至低電阻狀態(tài)。1.3伏特左右的讀取電位跨過(guò)兩電極促成對(duì)于組件的p-n接合的偏壓模式，而在組件中引發(fā)可被感測(cè)出的電流。
圖30C表示選定存儲(chǔ)單元A，其中上電極523是由p型多晶硅所構(gòu)成，下電極524是由n型埋入式擴(kuò)散(或并)區(qū)所構(gòu)成，電極間介電層525是由15埃的氮氧化硅所構(gòu)成。在如圖30C所示的存儲(chǔ)單元中，介電層并未經(jīng)程序化至低電阻狀態(tài)。1.3伏特左右的讀取電位跨過(guò)兩電極促成對(duì)于組件的p-n接合的偏壓模式，但是在組件中并不會(huì)引發(fā)電流。
圖30D表示處于程序化狀態(tài)的未選定存儲(chǔ)單元B1，其中上電極527是由p型多晶硅所構(gòu)成，下電極528是由n型埋入式擴(kuò)散(或井)區(qū)所構(gòu)成，電極間介電層529是由15埃的氮氧化硅所構(gòu)成。下電極接收1.3伏特左右的抑制偏壓，且上電極接地。對(duì)于組件的p-n接合的是處于反向偏壓模式，而且基本上沒(méi)有電流。同樣的，如圖30A所示的存儲(chǔ)單元B2與存儲(chǔ)單元C都不會(huì)產(chǎn)生電流，無(wú)論其是處于經(jīng)程序化低電阻狀態(tài)或未程序化高電阻狀態(tài)。
圖31為讀取電流對(duì)柵極電壓關(guān)系圖，其中標(biāo)記線550表示已程序化存儲(chǔ)單元，標(biāo)記線551表示未程序化存儲(chǔ)單元(“未使用”)。如圖所示，當(dāng)存儲(chǔ)單元被反向偏壓(Vg＜0)，基本上沒(méi)有電流。在偏壓狀態(tài)之前，Vg小于十分之一伏特，在經(jīng)程序化與未程序化存儲(chǔ)單元中都有少量的電流。然而，在本實(shí)施例中Vg于1.3伏特(線552)左右，經(jīng)程序化存儲(chǔ)單元顯示出具有較未程序化存儲(chǔ)單元為高的電流。
圖32表示本發(fā)明的存儲(chǔ)單元的耐久性。對(duì)于處于不同程序化位準(zhǔn)的已程序化存儲(chǔ)單元(標(biāo)記線560與561)與未程序化存儲(chǔ)單元(標(biāo)記線562)，在長(zhǎng)讀取時(shí)間的情況下，讀取電流仍保持接近固定值。
而且，如圖33所示，數(shù)據(jù)保持特性也很好。在長(zhǎng)時(shí)間高溫烘烤的情況下，對(duì)于不同程序化位準(zhǔn)的已程序化存儲(chǔ)單元(標(biāo)記線565與566)與未程序化存儲(chǔ)單元(標(biāo)記線567)，讀取電流仍保持接近固定值。
因?yàn)楸景l(fā)明的存儲(chǔ)單元具有良好的穩(wěn)定性、耐久性與保持性，此存儲(chǔ)單元可以程序化多次而適用于單一存儲(chǔ)單元多位儲(chǔ)存的存儲(chǔ)單元陣列。圖34是圖6的讀取電流對(duì)程序化時(shí)間關(guān)系圖，加上用于單一存儲(chǔ)單元二位儲(chǔ)存的數(shù)據(jù)位準(zhǔn)啟始值與參考電流，而且也可以支持多次程序化循環(huán)。
本發(fā)明的多次程序化、單一存儲(chǔ)單元多位的實(shí)施例的參考電流值示意圖。在第1循環(huán)，為了儲(chǔ)存等于“00”的數(shù)據(jù)值而不需要施加任何程序化電壓(應(yīng)力)。為了儲(chǔ)存等于“01”的數(shù)據(jù)值而需要施加低電壓程序化電壓(應(yīng)力)25秒左右。為了儲(chǔ)存等于“10”的數(shù)據(jù)值而需要施加低電壓程序化電壓(應(yīng)力)35秒左右。為了儲(chǔ)存等于“11”的數(shù)據(jù)值而需要施加低電壓程序化電壓(應(yīng)力)45秒左右。參考電流源是為了感測(cè)數(shù)據(jù)值的目的而設(shè)置的。參考電流Ref-1.1在本實(shí)施例中設(shè)定為10微安培。參考電流Ref-1.2在本實(shí)施例中設(shè)定為22微安培。參考電流Ref-1.3在本實(shí)施例中設(shè)定為35微安培。通過(guò)將讀取電流與參考電流作比較，而可以檢測(cè)出數(shù)據(jù)值。對(duì)于第2程序化循環(huán)，通過(guò)將讀取電流與參考電流Ref-2.1、Ref-2.2、Ref-2.3作比較，而可以檢測(cè)出數(shù)據(jù)值。對(duì)于第3程序化循環(huán)，通過(guò)將讀取電流與參考電流Ref-3.1、Ref-3.2、Ref-3.3作比較，而可以檢測(cè)出數(shù)據(jù)值。
圖35與圖36是本發(fā)明的具有可程序電阻不需抹除存儲(chǔ)單元應(yīng)用在“系統(tǒng)芯片(System On a Chip，SOC)”的實(shí)施例?？沙绦螂娮璨恍枘ǔ鎯?chǔ)單元(PREM)的制程完全與標(biāo)準(zhǔn)互補(bǔ)式金氧半導(dǎo)體(CMOS)制程兼容，在實(shí)施例中只需要增加一道光罩，所以相當(dāng)?shù)倪m用于制作SOC產(chǎn)品中緊密的非揮發(fā)性存儲(chǔ)器。對(duì)于具有p+型多晶硅上電極與n+型埋入式擴(kuò)散下電極的存儲(chǔ)單元結(jié)構(gòu)，只需要增加一道額外的光罩，以定義出用于n+型埋入式擴(kuò)散區(qū)的植入步驟，而其它STI制程、介電層的形成制程與p+型多晶硅形成制程是共享CMOS結(jié)構(gòu)的形成制程。此外，PREM的低電壓操作使得此種存儲(chǔ)單元對(duì)于低電壓與低功率環(huán)境至一種良好的選擇。
圖35繪制的集成電路包括可程序電阻不需抹除存儲(chǔ)單元(PREM)陣列601、邏輯電路603例如專(zhuān)用邏輯電路或可程序柵極陣列邏輯電路、與靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)602。PREM陣列601可用于儲(chǔ)存較多的不變數(shù)據(jù)例如可程序柵極陣列與持續(xù)控制參數(shù)的程序規(guī)格。SRAM 602可用于儲(chǔ)存在邏輯電路603操作期間所使用的工作數(shù)據(jù)。
圖36是本發(fā)明的另一系統(tǒng)芯片的實(shí)施例。圖36繪制的集成電路包括可程序電阻不需抹除存儲(chǔ)單元(PREM)陣列701、邏輯電路703例如專(zhuān)用邏輯電路或可程序柵極陣列邏輯電路、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)702與通用處理器704。PREM陣列701可用于儲(chǔ)存通用處理器704所執(zhí)行的指令程序。而且，由外加控制器儲(chǔ)存在SRAM 702或從PREM陣列701傳送至SRAM 702的指令可供應(yīng)至處理器，并由處理器執(zhí)行以控制PREM陣列701的程序化。
總而言之，本發(fā)明提供一種稱(chēng)為PREM(可程序電阻不需抹除存儲(chǔ)器(Programmable Resistor With Erase-less Memory))的非揮發(fā)性存儲(chǔ)器，其電極間介電層隨著應(yīng)力而改變的特性是電阻。在一實(shí)施例中，PREM存儲(chǔ)單元具有p+型多晶硅柵極、超薄氧化層與n+型擴(kuò)散區(qū)，其中使用超薄氧化層的累進(jìn)崩潰作為數(shù)據(jù)儲(chǔ)存的特征。PREM組件可以達(dá)到與CMOS制程完全兼容、多次程序化(multi-time programming)、多階存儲(chǔ)單元(multi-level cell)與低電壓操作(±2V)等特點(diǎn)。邏輯電路、SRAM與非揮發(fā)PREM可更容易的整合在SOC的應(yīng)用上。存儲(chǔ)單元數(shù)據(jù)保存效能也非常良好。而且，存儲(chǔ)單元并沒(méi)有檢測(cè)出程序化干擾現(xiàn)象與讀取干擾現(xiàn)象。
權(quán)利要求
1.一種集成電路，其特征是，包括一存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列的各存儲(chǔ)單元包括一第一電極、一第二電極與一電極間材料層，該電極間材料層設(shè)置于該第一電極與該第二電極之間，且該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性；一用以程序化該些存儲(chǔ)單元的一邏輯電路，通過(guò)產(chǎn)生該應(yīng)力而程序化該存儲(chǔ)單元陣列中的該些存儲(chǔ)單元；以及一感測(cè)電路，感測(cè)該存儲(chǔ)單元陣列中之該些存儲(chǔ)單元在該特性上的累進(jìn)改變量。
2.如權(quán)利要求1所述的集成電路，其特征是，該電極間材料層包括厚度小于20埃的氧化硅。
3.如權(quán)利要求1所述的集成電路，其特征是，該電極間材料層包括厚度小于20埃的氮氧化硅。
4.如權(quán)利要求1所述的集成電路，其特征是，該電極間材料層包括厚度小于15埃的氧化硅。
5.如權(quán)利要求1所述的集成電路，其特征是，該電極間材料層包括厚度小于15埃的氮氧化硅。
6.如權(quán)利要求1所述的集成電路，其特征是，該電極間材料層包括超薄材料。
7.如權(quán)利要求1所述的集成電路，其特征是，該電極間材料層包括氮化硅。
8.如權(quán)利要求1所述的集成電路，其特征是，該電極間材料層選自Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy與La2O3所組的族群的至少其中之一。
9.如權(quán)利要求1所述的集成電路，其特征是，用以程序化該些存儲(chǔ)單元的該邏輯電路包括一電路用以供應(yīng)一程序化電壓至該些存儲(chǔ)單元一段足夠的時(shí)間以使該電極間材料層的該特性產(chǎn)生累進(jìn)改變。
10.如權(quán)利要求1所述的集成電路，其特征是，用以程序化該些存儲(chǔ)單元的該邏輯電路包括一電路用以供應(yīng)一程序化電壓跨過(guò)該些存儲(chǔ)單元的該第一電極與該第二電極一段時(shí)間，該程序化電壓小于5伏特。
11.如權(quán)利要求1所述的集成電路，其特征是，用以程序化該些存儲(chǔ)單元的該邏輯電路包括一電路用以供應(yīng)一正程序化電壓至該些存儲(chǔ)單元的該第一電極與供應(yīng)一負(fù)程序化電壓至該些存儲(chǔ)單元的該第二電極一段時(shí)間，該正程序化電壓與該負(fù)程序化電壓的絕對(duì)值分別小于2伏特。
12.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括多晶硅層，該第二電極包括在一半導(dǎo)體基底中的一導(dǎo)電擴(kuò)散區(qū)。
13.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括含有一元素的材料層，該第二電極包括含有該元素的材料層，該電極間材料層包括含有該元素的化合物。
14.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括具有第一導(dǎo)電型態(tài)的多晶硅層，該第二電極包括在一半導(dǎo)體基底中的具有第二導(dǎo)電型態(tài)的一導(dǎo)電擴(kuò)散區(qū)。
15.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括p型多晶硅層，該第二電極包括在一半導(dǎo)體基底中的n型導(dǎo)電擴(kuò)散區(qū)。
16.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括具有第一導(dǎo)電型態(tài)的半導(dǎo)體材料，該第二電極包括具有第二導(dǎo)電型態(tài)的半導(dǎo)體材料。
17.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括一第一多晶硅層，該第二電極包括一第二多晶硅層。
18.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括金屬層，該第二電極包括在一半導(dǎo)體基底中的一導(dǎo)電擴(kuò)散區(qū)。
19.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括金屬層，該第二電極包括多晶硅層。
20.如權(quán)利要求1所述的集成電路，其特征是，該第一電極包括第一金屬層，該第二電極包括第二金屬層。
21.如權(quán)利要求1所述的集成電路，其特征是，該感測(cè)電路包括一電路用以供應(yīng)一讀取電壓跨過(guò)在陣列中選擇的該些存儲(chǔ)單元的該第一電極與該第二電極，并感測(cè)該特性。
22.如權(quán)利要求1所述的集成電路，其特征是，該感測(cè)電路包括一電路用以供應(yīng)小于2伏特的一讀取電壓跨過(guò)在陣列中選擇的該些存儲(chǔ)單元的該第一電極與該第二電極，并感測(cè)該特性。
23.如權(quán)利要求1所述的集成電路，其特征是，該感測(cè)電路包括一電路用以供應(yīng)一讀取電壓跨過(guò)在陣列中選擇的該些存儲(chǔ)單元的該第一電極與該第二電極，并感測(cè)該特性的四個(gè)位準(zhǔn)以表示二位的數(shù)據(jù)。
24.如權(quán)利要求1所述的集成電路，其特征是，該感測(cè)電路包括一電路用以供應(yīng)一讀取電壓跨過(guò)在陣列中選擇的該些存儲(chǔ)單元的該第一電極與該第二電極，并感測(cè)該特性的八個(gè)量值以表示三位的數(shù)據(jù)。
25.如權(quán)利要求1所述的集成電路，其特征是，該感測(cè)電路包括一電路用以供應(yīng)一讀取電壓跨過(guò)在陣列中選擇的該些存儲(chǔ)單元的該第一電極與該第二電極，并感測(cè)該特性的十六個(gè)量值以表示單一存儲(chǔ)單元四位的數(shù)據(jù)。
26.如權(quán)利要求1所述的集成電路，其特征是，用以程序化該些存儲(chǔ)單元的該邏輯電路包括一邏輯電路用以供應(yīng)一應(yīng)力至一選定存儲(chǔ)單元，并確認(rèn)是否該應(yīng)力使該特性的改變到達(dá)一設(shè)定量，如果為否，重試供應(yīng)應(yīng)力與確認(rèn)操作，一段足夠的時(shí)間以使該電極間材料層的該特性產(chǎn)生累進(jìn)改變。
27.如權(quán)利要求1所述的集成電路，其特征是，該感測(cè)電路包括多個(gè)參考電流源與一電路，該電路供應(yīng)一讀取電壓至一選定存儲(chǔ)單元，并將來(lái)自該選定存儲(chǔ)單元的電流與一或多個(gè)該些參考電流源作比較。
28.如權(quán)利要求1所述的集成電路，其特征是，更包括一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列與一邏輯電路，該邏輯電路用以存取儲(chǔ)存在該存儲(chǔ)單元陣列與該靜態(tài)隨機(jī)存取存儲(chǔ)器陣列中的數(shù)據(jù)。
29.如權(quán)利要求1所述的集成電路，其特征是，更包括一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列與一處理器，該處理器可執(zhí)行指令，包括用以存取儲(chǔ)存在該存儲(chǔ)單元陣列與該靜態(tài)隨機(jī)存取存儲(chǔ)器陣列中的數(shù)據(jù)的指令。
30.如權(quán)利要求1所述的集成電路，其特征是，更包括一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列與一處理器，該處理器可執(zhí)行指令，包括用以存取儲(chǔ)存在該存儲(chǔ)單元陣列與該靜態(tài)隨機(jī)存取存儲(chǔ)器陣列中的數(shù)據(jù)的指令，以及用以程序化該存儲(chǔ)單元陣列的該邏輯電路所包括的指令。
31.一種存儲(chǔ)單元，其特征是，包括一第一電極；一第二電極；以及一電極間材料層，該電極間材料層設(shè)置于該第一電極與該第二電極之間，且該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性。
32.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該應(yīng)力包括以小于5伏特的一電壓跨過(guò)該第一電極與該第二電極一段時(shí)間，以引發(fā)該存儲(chǔ)單元電阻累進(jìn)改變。
33.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層包括厚度小于20埃的氧化硅。
34.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層包括厚度小于20埃的氮氧化硅。
35.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層包括厚度小于15埃的氧化硅。
36.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層包括厚度小于15埃的氮氧化硅。
37.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層包括介電材料。
38.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層包括超薄材料。
39.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層包括氮化硅。
40.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該電極間材料層選自Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy與La2O3所組的族群的至少其中之一。
41.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括含有一元素的材料層，該第二電極包括含有該元素的材料層，該電極間材料層包括含有該元素的化合物。
42.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括多晶硅層，該第二電極包括在一半導(dǎo)體基底中的一導(dǎo)電擴(kuò)散區(qū)。
43.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括具有第一導(dǎo)電型態(tài)的多晶硅層，該第二電極包括在一半導(dǎo)體基底中的具有第二導(dǎo)電型態(tài)的一導(dǎo)電擴(kuò)散區(qū)。
44.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括p型多晶硅層，該第二電極包括在一半導(dǎo)體基底中的n型導(dǎo)電擴(kuò)散區(qū)。
45.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括具有第一導(dǎo)電型態(tài)的半導(dǎo)體材料，該第二電極包括具有第二導(dǎo)電型態(tài)的半導(dǎo)體材料。
46.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括一第一多晶硅層，該第二電極包括一第二多晶硅層。
47.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括金屬層，該第二電極包括在一半導(dǎo)體基底中的一導(dǎo)電擴(kuò)散區(qū)。
48.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括金屬層，該第二電極包括多晶硅層。
49.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該第一電極包括第一金屬層，該第二電極包括第二金屬層。
50.如權(quán)利要求31所述的存儲(chǔ)單元，其特征是，該特性的累進(jìn)改變是由供應(yīng)一正程序化電壓至該第一電極與供應(yīng)一負(fù)程序化電壓至該第二電極一段時(shí)間所引發(fā)的，該正程序化電壓與該負(fù)程序化電壓的絕對(duì)值分別小于2伏特。
51.一種存儲(chǔ)單元，其特征是，包括一第一電極；一第二電極；以及一電極間材料層，該電極間材料層包括設(shè)置于該第一電極與該第二電極之間、厚度小于15埃的氧化硅，且該電極間材料層通過(guò)使小于5伏特的一電壓跨過(guò)該第一電極與該第二電極，以引發(fā)電阻的累進(jìn)改變。
52.一種存儲(chǔ)單元，其特征是，包括一第一電極，包括具有第一導(dǎo)電型的半導(dǎo)體；一第二電極，包括具有第二導(dǎo)電型的半導(dǎo)體；以及一電極間材料層，該電極間材料層包括設(shè)置于該第一電極與該第二電極之間、厚度小于15埃的氧化硅，且該電極間材料層通過(guò)使小于5伏特的一電壓跨過(guò)該第一電極與該第二電極，以引發(fā)電阻的累進(jìn)改變。
53.一種集成電路，其特征是，設(shè)置在單一基底上包括一存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列包括多行與列的多個(gè)存儲(chǔ)單元，陣列中的各該些存儲(chǔ)單元包括一第一電極、一第二電極與一電極間材料層，該電極間材料層設(shè)置于該第一電極與該第二電極之間，且該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性；多個(gè)字符線，設(shè)置在該存儲(chǔ)單元陣列中，連接該存儲(chǔ)單元陣列中各行的該些存儲(chǔ)單元的該第一電極；多個(gè)位線，設(shè)置在該存儲(chǔ)單元陣列中，連接該存儲(chǔ)單元陣列中各列的該些存儲(chǔ)單元的該第二電極；用以程序化該些存儲(chǔ)單元的一邏輯電路，連接該些字符線與該些位線，通過(guò)于一選定存儲(chǔ)單元中產(chǎn)生該應(yīng)力而程序化該選定存儲(chǔ)單元；以及一感測(cè)電路，連接該些位線，感測(cè)該存儲(chǔ)單元陣列中的該選定存儲(chǔ)單元在該特性上的累進(jìn)改變量。
54.如權(quán)利要求53所述的集成電路，其特征是，該電極間材料層包括厚度小于20埃的氧化硅。
55.如權(quán)利要求53所述的集成電路，其特征是，該電極間材料層包括厚度小于20埃的氮氧化硅。
56.如權(quán)利要求53所述的集成電路，其特征是，該電極間材料層包括厚度小于15埃的氧化硅。
57.如權(quán)利要求53所述的集成電路，其特征是，該電極間材料層包括厚度小于15埃的氮氧化硅。
58.如權(quán)利要求53所述的集成電路，其特征是，該電極間材料層包括超薄材料。
59.如權(quán)利要求53所述的集成電路，其特征是，該電極間材料層包括氮化硅。
60.如權(quán)利要求53所述的集成電路，其特征是，該電極間材料層選自Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy與La2O3所組的族群的至少其中之一。
61.如權(quán)利要求53所述的集成電路，其特征是，該邏輯電路包括一電路用以供應(yīng)一程序化電壓至該些選定存儲(chǔ)單元一段足夠的時(shí)間以使該電極間材料層的該特性產(chǎn)生累進(jìn)改變。
62.如權(quán)利要求53所述的集成電路，其特征是，該邏輯電路包括一電路用以供應(yīng)一程序化電壓至該些選定存儲(chǔ)單元一段足夠的時(shí)間以使該電極間材料層的該特性產(chǎn)生累進(jìn)改變，該程序化電壓小于5伏特。
63.如權(quán)利要求53所述的集成電路，其特征是，該邏輯電路包括一電路用以供應(yīng)一正程序化電壓至該些字符線的一字符線與供應(yīng)一負(fù)程序化電壓至該些位線的一位線一段時(shí)間，該正程序化電壓與該負(fù)程序化電壓的絕對(duì)值分別小于2伏特。
64.如權(quán)利要求53所述的集成電路，其特征是，更包括一負(fù)電壓產(chǎn)生器，設(shè)置在該基底中。
65.如權(quán)利要求53所述的集成電路，其特征是，該些字符線包括多晶硅層，該些位線包括在一半導(dǎo)體基底中的各個(gè)導(dǎo)電擴(kuò)散區(qū)。
66.如權(quán)利要求53所述的集成電路，其特征是，該第一電極包括含有一元素的材料層，該第二電極包括含有該元素的材料層，該電極間材料層包括含有該元素的化合物。
67.如權(quán)利要求53所述的集成電路，其特征是，該些字懸線包括具有第一導(dǎo)電型態(tài)的多晶硅層，該些位線包括在一半導(dǎo)體基底中的具有第二導(dǎo)電型態(tài)的各個(gè)導(dǎo)電擴(kuò)散區(qū)。
68.如權(quán)利要求53所述的集成電路，其特征是，該些字符線包括p型多晶硅層，該些位線包括在一半導(dǎo)體基底中的各個(gè)n型導(dǎo)電擴(kuò)散區(qū)。
69.如權(quán)利要求53所述的集成電路，其特征是，該第一電極包括具有第一導(dǎo)電型態(tài)的半導(dǎo)體材料，該第二電極包括具有第二導(dǎo)電型態(tài)的半導(dǎo)體材料。
70.如權(quán)利要求53所述的集成電路，其特征是，該第一電極包括一第一多晶硅層，該第二電極包括一第二多晶硅層。
71.如權(quán)利要求53所述的集成電路，其特征是，該些字符線包括金屬層，該些位線包括在一半導(dǎo)體基底中的各個(gè)導(dǎo)電擴(kuò)散區(qū)。
72.如權(quán)利要求53所述的集成電路，其特征是，該些字符線包括金屬層，該些位線包括多晶硅層。
73.如權(quán)利要求53所述的集成電路，其特征是，該些字符線包括金屬層，該些位線包括金屬層。
74.如權(quán)利要求53所述的集成電路，其特征是，該感測(cè)電路包括一電路用以供應(yīng)一讀取電壓至該些字符線的一字符線，并從該些位線的一位線感測(cè)該特性。
75.如權(quán)利要求53所述的集成電路，其特征是，該感測(cè)電路包括一電路用以供應(yīng)小于2伏特的一讀取電壓至該些字符線的一字符線，并從該些位線的一位線感測(cè)該特性。
76.如權(quán)利要求53所述的集成電路，其特征是，該感測(cè)電路包括一電路用以從一選定存儲(chǔ)單元感測(cè)該特性的四個(gè)位準(zhǔn)以表示二位的數(shù)據(jù)。
77.如權(quán)利要求53所述的集成電路，其特征是，該感測(cè)電路包括一電路用以從一選定存儲(chǔ)單元感測(cè)該特性的八個(gè)量值以表示三位的數(shù)據(jù)。
78.如權(quán)利要求53所述的集成電路，其特征是，該感測(cè)電路包括一電路用以從一選定存儲(chǔ)單元感測(cè)該特性的十六個(gè)量值以表示四位的數(shù)據(jù)。
79.如權(quán)利要求53所述的集成電路，其特征是，用以程序化該些存儲(chǔ)單元的該邏輯電路包括一邏輯電路用以供應(yīng)一應(yīng)力至一選定存儲(chǔ)單元，并確認(rèn)是否該應(yīng)力使該特性的改變到達(dá)一設(shè)定量，如果為否，重試供應(yīng)應(yīng)力與確認(rèn)操作，一段足夠的時(shí)間以使該電極間材料層的該特性產(chǎn)生累進(jìn)改變。
80.如權(quán)利要求53所述的集成電路，其特征是，該感測(cè)電路包括多個(gè)參考電流源與一電路，該電路供應(yīng)一讀取電壓至一選定存儲(chǔ)單元，并將來(lái)自該選定存儲(chǔ)單元的電流與一或多個(gè)該些參考電流源作比較。
81.如權(quán)利要求53所述的集成電路，其特征是，更包括一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列與一邏輯電路，該邏輯電路用以存取來(lái)自該靜態(tài)隨機(jī)存取存儲(chǔ)器陣列而儲(chǔ)存在該存儲(chǔ)單元陣列的數(shù)據(jù)。
82.如權(quán)利要求53所述的集成電路，其特征是，更包括一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列與一處理器，該處理器可執(zhí)行指令，包括用以存取儲(chǔ)存在該存儲(chǔ)單元陣列與該靜態(tài)隨機(jī)存取存儲(chǔ)器陣列中的數(shù)據(jù)的指令。
83.如權(quán)利要求53所述的集成電路，其特征是，更包括一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列與一處理器，該處理器可執(zhí)行指令，包括用以存取儲(chǔ)存在該存儲(chǔ)單元陣列與該靜態(tài)隨機(jī)存取存儲(chǔ)器陣列中的數(shù)據(jù)的指令，以及用以程序化該存儲(chǔ)單元陣列的該邏輯電路所包括的指令。
84.一種集成電路的制造方法，其特征是，該集成電路系形成于一基底上，包括下列步驟于該基底上形成多個(gè)第一導(dǎo)線，該些第一導(dǎo)線在一第一方向平行延伸；于該些第一導(dǎo)線上形成多個(gè)第二導(dǎo)線，該些第二導(dǎo)線在與該第一方向垂直的一第二方向平行延伸，而定義出一相交的陣列；于該些第一導(dǎo)線與該些第二導(dǎo)線之間的多個(gè)相交區(qū)域形成一電極間材料層，該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性，而于該些相交區(qū)域形成多個(gè)存儲(chǔ)單元；以及在該基底上形成一電路，以供給該應(yīng)力并感測(cè)該些存儲(chǔ)單元的特性。
85.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的材質(zhì)包括厚度小于20埃的氧化硅。
86.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的材質(zhì)包括厚度小于20埃的氮氧化硅。
87.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的形成方法包括利用熱氧化法形成二氧化硅。
88.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的形成方法包括原子層沉積法。
89.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的形成方法包括脈沖氣相沉積法。
90.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的形成方法包括噴射氣相沉積法。
91.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的形成方法包括濺鍍法。
92.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的形成方法包括化學(xué)氣相沉積法。
93.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層的形成方法包括利用一熱氧化法形成一二氧化硅，并在進(jìn)行該熱氧化法的期間或之后暴露該二氧化硅在含氮?dú)獾沫h(huán)境中。
94.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層包括厚度小于15埃的氧化硅。
95.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層包括厚度小于15埃的氮氧化硅。
96.如權(quán)利要求84所述的集成電路的制造方法，其特征是，更包括于該些第一導(dǎo)線之間的該基底中形成多個(gè)隔離結(jié)構(gòu)。
97.如權(quán)利要求84所述的集成電路的制造方法，其特征是，更包括于該些第一導(dǎo)線之間的該基底中形成多個(gè)溝渠，并于該些溝渠中填入介電材料。
98.如權(quán)利要求84所述的集成電路的制造方法，其特征是，更包括于該基底中形成填入介電材料的多個(gè)溝渠，該些溝渠在該第一方向平行延伸；以及在形成該些第一導(dǎo)線的步驟中，包括對(duì)該些溝渠之間的該基底進(jìn)行摻雜而形成導(dǎo)電擴(kuò)散區(qū)。
99.如權(quán)利要求84所述的集成電路的制造方法，其特征是，用于供應(yīng)該應(yīng)力的該電路包括一電路用以供應(yīng)一程序化電壓至該些存儲(chǔ)單元一段足夠的時(shí)間以引發(fā)該電極間材料層的累進(jìn)崩潰。
100.如權(quán)利要求84所述的集成電路的制造方法，其特征是，用于供應(yīng)該應(yīng)力的該電路包括一電路用以供應(yīng)一程序化電壓跨在從該些第一導(dǎo)線與該些第二導(dǎo)線中選擇的導(dǎo)線一段足夠的時(shí)間，該程序化電壓小于5伏特。
101.如權(quán)利要求84所述的集成電路的制造方法，其特征是，用于供應(yīng)該應(yīng)力的該電路包括一電路用以供應(yīng)一正程序化電壓至該些第一導(dǎo)線的一第一選擇導(dǎo)線與供應(yīng)一負(fù)程序化電壓至該些第二導(dǎo)線的一第二選擇導(dǎo)線一段時(shí)間，該正程序化電壓與該負(fù)程序化電壓的絕對(duì)值分別小于2伏特。
102.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該基底包括一半導(dǎo)體基底，在形成該些第一導(dǎo)線的步驟中包括在該基底中圖案化并摻雜出一導(dǎo)電擴(kuò)散區(qū)；以及在形成該些第二導(dǎo)線的步驟中包括沉積并圖案化出多晶硅條狀物。
103.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該基底包括一半導(dǎo)體基底，在形成該些第一導(dǎo)線的步驟中包括在該基底中圖案化并摻雜出具有第一導(dǎo)電型的一導(dǎo)電擴(kuò)散區(qū)；以及在形成該些第二導(dǎo)線的步驟中包括沉積并圖案化出具有第二導(dǎo)電型的多晶硅條狀物。
104.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該基底包括一半導(dǎo)體基底，在形成該些第一導(dǎo)線的步驟中包括在該基底中圖案化并摻雜出p型導(dǎo)電擴(kuò)散區(qū)；以及在形成該些第二導(dǎo)線的步驟中包括沉積并圖案化出n型多晶硅條狀物。
105.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該基底包括一半導(dǎo)體基底，在形成該些第一導(dǎo)線的步驟中包括在該基底中圖案化并摻雜出一導(dǎo)電擴(kuò)散區(qū)；以及在形成該些第二導(dǎo)線的步驟中包括沉積并圖案化出金屬條狀物。
106.如權(quán)利要求84所述的集成電路的制造方法，其特征是，在形成該些第一導(dǎo)線的步驟中包括沉積并圖案化出金屬條狀物；以及在形成該些第二導(dǎo)線的步驟中包括沉積并圖案化出金屬條狀物。
107.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該感測(cè)電路包括一電路用以供應(yīng)一讀取電壓跨在選擇的該些第一導(dǎo)線與該些第二導(dǎo)線的其中之一，以存取該存儲(chǔ)單元陣列中的該選定存儲(chǔ)單元，并感測(cè)累進(jìn)崩潰的量。
108.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該感測(cè)電路包括一電路用以供應(yīng)小于2伏特的一讀取電壓跨在選擇的該些第一導(dǎo)線與該些第二導(dǎo)線的其中之一，以存取該存儲(chǔ)單元陣列中的該選定存儲(chǔ)單元，并感測(cè)累進(jìn)崩潰的量。
109.如權(quán)利要求84所述的集成電路的制造方法，其特征是，形成該些第一導(dǎo)線的步驟中與在形成該些第二導(dǎo)線的步驟中包括沉積并圖案化出至少半金屬與金屬硅化物之其中之一。
110.如權(quán)利要求84所述的集成電路的制造方法，其特征是，該電極間材料層選自Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy與La2O3所組的族群的至少其中之一。
111.一種存儲(chǔ)單元的制造方法，其特征是，包括下列步驟形成一第一電極；于該第一電極上形成一電極間材料層，該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性；以及于該第一電極上的該電極間材料層上形成一第二電極。
112.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該電極間材料層的材質(zhì)包括厚度小于20埃的氧化硅。
113.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該電極間材料層的材質(zhì)包括厚度小于20埃的氮氧化硅。
114.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該電極間材料層包括厚度小于15埃的氧化硅。
115.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該電極間材料層包括厚度小于15埃的氮氧化硅。
116.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該電極間材料層選自Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy與La2O3所組的族群的至少其中之一。
117.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，在形成該些第一電極的步驟中包括摻雜一半導(dǎo)體基底以形成一導(dǎo)電擴(kuò)散區(qū)；以及在形成該些第二電極的步驟中包括沉積多晶硅。
118.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，在形成該些第一電極的步驟中包括摻雜一半導(dǎo)體基底以形成具有第一導(dǎo)電型的一導(dǎo)電擴(kuò)散區(qū)；以及在形成該些第二電極的步驟中包括沉積具有第二導(dǎo)電型的多晶硅。
119.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，在形成該些第一電極的步驟中包括沉積多晶硅；以及在形成該些第二電極的步驟中包括沉積多晶硅。
120.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，在形成該些第一電極的步驟中包括摻雜一半導(dǎo)體基底以形成一導(dǎo)電擴(kuò)散區(qū)；以及在形成該些第二電極的步驟中包括沉積金屬。
121.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，在形成該些第一電極的步驟中與在形成該第二電極的步驟中包括沉積金屬。
122.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，形成該第一電極的步驟中與在形成該第二電極的步驟中包括沉積并圖案化出至少半金屬與金屬硅化物的其中之一。
123.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該應(yīng)力是由供應(yīng)一正程序化電壓至該第一電極與供應(yīng)一負(fù)程序化電壓至該第二電極一段時(shí)間所產(chǎn)生的，該正程序化電壓與該負(fù)程序化電壓的絕對(duì)值分別小于2伏特。
124.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該應(yīng)力是由一電壓跨在該第一電極與該第二電極一段時(shí)間所產(chǎn)生的。
125.如權(quán)利要求111所述的存儲(chǔ)單元的制造方法，其特征是，該應(yīng)力是由小于5伏特的一電壓跨在該第一電極與該第二電極一段時(shí)間所產(chǎn)生的。
126.一種存儲(chǔ)單元的制造方法，該存儲(chǔ)單元形成于一半導(dǎo)體基底上，其特征是，該方法包括下列步驟植入摻質(zhì)于該半導(dǎo)體基底上以形成具有第一導(dǎo)電型的一導(dǎo)電擴(kuò)散區(qū)；于該導(dǎo)電擴(kuò)散區(qū)上形成一電極間材料層，該電極間材料層具有通過(guò)使小于5伏特的一電壓跨過(guò)該電極間材料層，以引發(fā)電阻的累進(jìn)改變；以及于該電極間材料層上形成具有第二導(dǎo)電型的一摻雜半導(dǎo)體層。
127.一種存儲(chǔ)單元的制造方法，該存儲(chǔ)單元形成于一硅基底上，其特征是，該方法包括下列步驟植入摻質(zhì)于該硅基底上以形成具有第一導(dǎo)電型的一導(dǎo)電擴(kuò)散區(qū)；于該導(dǎo)電擴(kuò)散區(qū)上形成一氧化硅層，該氧化硅層的厚度小于15埃；以及于該氧化硅層上形成具有第二導(dǎo)電型的一摻雜多晶硅層。
128.如權(quán)利要求127所述的存儲(chǔ)單元的制造方法，其特征是，該氧化硅層的形成方法包括利用一熱成長(zhǎng)制程形成一二氧化硅，并在進(jìn)行該熱成長(zhǎng)制程的期間或之后暴露該二氧化硅在含氮?dú)獾沫h(huán)境中。
129.一種存儲(chǔ)單元的程序化方法，該存儲(chǔ)單元包括一第一電極、一第二電極與一電極間材料層，其特征是，該方法包括供應(yīng)一應(yīng)力至該電極間材料層以引發(fā)該電極間材料層的一特性的一累進(jìn)改變。
130.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該電極間材料層包括介電材料，該特性是電阻。
131.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該電極間材料層包括超薄材料。
132.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該電極間材料層包括厚度小于20埃的二氧化硅。
133.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該電極間材料層包括厚度小于20埃的氮氧化硅。
134.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該電極間材料層包括厚度小于15埃的氧化硅。
135.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該電極間材料層包括厚度小于15埃的氮氧化硅。
136.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該電極間材料層選自Al2O3、YTa2O5、HfO2、Y2O3、CeO2、TiO2、HfSixOy、HfSiON、HfAlOx、TaOxNy、ZrO2、ZrSixOy與La2O3所組的族群的至少其中之一。
137.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，更包括在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)顯示該特性，并將該信號(hào)與一參考信號(hào)作比較以確認(rèn)程序化要求的數(shù)據(jù)。
138.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，更包括在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)顯示該特性，并將該信號(hào)與一參考信號(hào)作比較以確認(rèn)程序化要求的數(shù)據(jù)；以及如果確認(rèn)失敗，再供應(yīng)一應(yīng)力以引發(fā)該特性的額外改變。
139.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該存儲(chǔ)單元包括一存儲(chǔ)單元陣列中的一個(gè)基本組件，該特性的多個(gè)位準(zhǔn)是與供應(yīng)至該存儲(chǔ)單元陣列的程序化循環(huán)數(shù)有關(guān)，該方法包括維持供應(yīng)至該存儲(chǔ)單元陣列的一程序化循環(huán)數(shù)的記錄；產(chǎn)生符合該程序化循環(huán)數(shù)的一參考信號(hào)；以及在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)顯示該特性，并將該信號(hào)與該參考信號(hào)作比較以確認(rèn)程序化要求的數(shù)據(jù)。
140.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該存儲(chǔ)單元包括一存儲(chǔ)單元陣列中的一個(gè)基本組件，該特性的多個(gè)位準(zhǔn)是與供應(yīng)至該存儲(chǔ)單元陣列的程序化循環(huán)數(shù)有關(guān)，該方法包括維持供應(yīng)至該存儲(chǔ)單元陣列的一程序化循環(huán)數(shù)的記錄；提供符合一第一程序化循環(huán)數(shù)與一第二程序化循環(huán)數(shù)的兩個(gè)參考信號(hào)的來(lái)源；在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)顯示該特性，并將該信號(hào)與符合該程序化循環(huán)數(shù)而選自該兩參考信號(hào)的一參考信號(hào)作比較以確認(rèn)程序化要求的數(shù)據(jù)。
141.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該存儲(chǔ)單元包括一存儲(chǔ)單元陣列中的一個(gè)基本組件，該特性的多個(gè)位準(zhǔn)是與供應(yīng)至該存儲(chǔ)單元陣列的程序化循環(huán)數(shù)有關(guān)，該方法包括維持供應(yīng)至該存儲(chǔ)單元陣列的一程序化循環(huán)數(shù)的記錄；提供符合一第一程序化循環(huán)數(shù)、一第二程序化循環(huán)數(shù)與一第三程序化循環(huán)數(shù)的三個(gè)參考信號(hào)的來(lái)源；在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)顯示該特性，并將該信號(hào)與符合該程序化循環(huán)數(shù)而選自該三參考信號(hào)的一參考信號(hào)作比較以確認(rèn)程序化要求的數(shù)據(jù)。
142.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該存儲(chǔ)單元包括一存儲(chǔ)單元陣列中的一個(gè)基本組件，該特性的多個(gè)位準(zhǔn)是與供應(yīng)至該存儲(chǔ)單元陣列的程序化循環(huán)數(shù)有關(guān)，該方法包括維持供應(yīng)至該存儲(chǔ)單元陣列的一程序化循環(huán)數(shù)的記錄；提供符合各個(gè)程序化循環(huán)數(shù)的多個(gè)參考電流的來(lái)源；在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)電流顯示該特性，并將該信號(hào)電流與符合該程序化循環(huán)數(shù)而選自該些參考電流的一選擇參考電流作比較以確認(rèn)程序化要求的數(shù)據(jù)。
143.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該特性的多個(gè)位準(zhǔn)是與在存儲(chǔ)單元中的多位數(shù)據(jù)的各個(gè)量值有關(guān)，該方法包括提供被程序化在存儲(chǔ)單元中的多位數(shù)據(jù)的一值；產(chǎn)生符合該值的一參考信號(hào)；在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)顯示該特性，并將該信號(hào)與該參考信號(hào)作比較以確認(rèn)程序化該值。
144.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該特性的多個(gè)位準(zhǔn)是與在存儲(chǔ)單元中的多位數(shù)據(jù)的各個(gè)量值有關(guān)，該方法包括提供被程序化在存儲(chǔ)單元中的一多位數(shù)據(jù)的一值；提供符合該多位數(shù)據(jù)的各該值的多個(gè)參考信號(hào)的來(lái)源；在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)電流顯示該特性，并將該信號(hào)電流與符合該值而選自該些參考電流的一選擇參考電流作比較以確認(rèn)程序化該值。
145.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該特性的多個(gè)位準(zhǔn)是與在存儲(chǔ)單元中的多位數(shù)據(jù)的各個(gè)量值有關(guān)，該方法包括提供被程序化在存儲(chǔ)單元中的一多位數(shù)據(jù)的一值；提供符合二位的各該值的一三個(gè)參考信號(hào)的來(lái)源；在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)電流顯示該特性，并將該信號(hào)電流與符合該值而選自該三個(gè)參考電流的一選擇參考電流作比較以確認(rèn)程序化該值。
146.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，該特性的多個(gè)位準(zhǔn)是與在存儲(chǔ)單元中的多位數(shù)據(jù)的各個(gè)量值有關(guān)，該方法包括提供被程序化在存儲(chǔ)單元中的一多位數(shù)據(jù)的一值；提供符合三位的各該值的一七個(gè)參考信號(hào)的來(lái)源；在供應(yīng)該應(yīng)力以引發(fā)該特性的該累進(jìn)改變之后，產(chǎn)生一信號(hào)電流顯示該特性，并將該信號(hào)電流與符合該值而選自該七個(gè)參考電流的一選擇參考電流作比較以確認(rèn)程序化該值。
147.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，在供應(yīng)該應(yīng)力之后，感測(cè)是否該特性超過(guò)一第一參考位準(zhǔn)以表示一第一儲(chǔ)存值，然后供應(yīng)該應(yīng)力另一段時(shí)間以引發(fā)額外的該特性的累進(jìn)改變以改變?cè)摰谝粌?chǔ)存值，然后感測(cè)是否該特性超過(guò)一第二參考位準(zhǔn)以表示一第二儲(chǔ)存值。
148.如權(quán)利要求129所述的存儲(chǔ)單元的程序化方法，其特征是，供應(yīng)該應(yīng)力包括供應(yīng)一第一程序化脈沖至具有第一脈沖高度與第一脈沖寬度的該存儲(chǔ)單元；測(cè)量是否該存儲(chǔ)單元對(duì)應(yīng)該第一程序化脈沖而被程序化；如果為否，供應(yīng)一程序化重試脈沖至該存儲(chǔ)單元；測(cè)量是否該存儲(chǔ)單元對(duì)應(yīng)該程序化重試脈沖而被程序化；如果為否，重復(fù)的供應(yīng)其它程序化重試脈沖至該存儲(chǔ)單元，并且測(cè)量是否該存儲(chǔ)單元被程序化，直到該存儲(chǔ)單元被測(cè)量出以成是話，或重試數(shù)達(dá)到最大值；其中該些程序化脈沖具有各自的脈沖寬度與脈沖高度，這些脈沖高度與脈沖寬度會(huì)根據(jù)一模式而改變，在該模式中至少一個(gè)程序化重試脈沖具有較其它在模式中的程序化重試脈沖不同的脈沖寬度或脈沖高度。
149.一種多次程序化存儲(chǔ)器陣列的方法，其特征是，該方法包括供應(yīng)一應(yīng)力至該陣列中的一選定存儲(chǔ)單元以設(shè)定該選定存儲(chǔ)單元的特性值；維持供應(yīng)至該存儲(chǔ)單元陣列的一程序化循環(huán)數(shù)的記錄；提供符合該程序化循環(huán)數(shù)的一參考信號(hào)，該參考信號(hào)對(duì)應(yīng)連續(xù)程序化循環(huán)而累進(jìn)改變；以及在供應(yīng)該應(yīng)力之后，產(chǎn)生一信號(hào)顯示程序化于該選定存儲(chǔ)單元中的該特性之值，并將該信號(hào)與該參考信號(hào)作比較以感測(cè)儲(chǔ)存在該選定存儲(chǔ)單元中的數(shù)據(jù)。
150.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，提供該參考信號(hào)包括提供符合一第一程序化循環(huán)與一第二程序化循環(huán)的兩個(gè)參考信號(hào)的來(lái)源；以及對(duì)應(yīng)該第一程序化循環(huán)而選擇該兩參考信號(hào)的其中的一個(gè)，并且對(duì)應(yīng)該第二程序化循環(huán)而選擇該兩參考信號(hào)的其中的另一個(gè)。
151.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，提供該參考信號(hào)包括提供一第一組參考信號(hào)與一第二組參考信號(hào)的來(lái)源，該第一組參考信號(hào)與該第二組參考信號(hào)符合該第一程序化循環(huán)與該第二程序化循環(huán)，該第一組參考信號(hào)與該第二組參考信號(hào)分別包括符合儲(chǔ)存在該選定存儲(chǔ)單元中的多位數(shù)據(jù)的各值的多個(gè)參考信號(hào)；以及對(duì)應(yīng)該第一程序化循環(huán)而從該第一組參考信號(hào)選擇一參考信號(hào)，并且對(duì)應(yīng)該第二程序化循環(huán)而從該第二組參考信號(hào)選擇一參考信號(hào)。
152.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性。
153.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括超薄層。
154.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃的二氧化硅。
155.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的二氧化硅。
156.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃之氮氧化硅。
157.如權(quán)利要求149所述的多次程序化存儲(chǔ)器陣列的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的氮氧化硅。
158.一種儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，將數(shù)據(jù)儲(chǔ)存在存儲(chǔ)器陣列中是通過(guò)設(shè)定在該存儲(chǔ)器陣列中存儲(chǔ)單元的一特性高于或低于一參考位準(zhǔn)以表示一數(shù)據(jù)值，其特征是，該方法包括改變?cè)搮⒖嘉粶?zhǔn)。
159.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其特征是，改變?cè)搮⒖嘉粶?zhǔn)以重置儲(chǔ)存在該存儲(chǔ)器陣列中的數(shù)據(jù)，不需要改變?cè)摯鎯?chǔ)器陣列中存儲(chǔ)單元的該特性。
160.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其中改變?cè)搮⒖嘉粶?zhǔn)包括改變用于感測(cè)該存儲(chǔ)器陣列中存儲(chǔ)單元的該特性的位準(zhǔn)的參考值。
161.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該特性包括電阻，改變?cè)搮⒖嘉粶?zhǔn)包括改變用于感測(cè)該存儲(chǔ)器陣列中存儲(chǔ)單元的電阻的位準(zhǔn)的參考電流。
162.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性。
163.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括超薄層。
164.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃的二氧化硅。
165.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的二氧化硅。
166.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其中該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃的氮氧化硅。
167.如權(quán)利要求158所述的儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的重置方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的氮氧化硅。
168.一種多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該方法包括設(shè)定在該存儲(chǔ)器陣列中存儲(chǔ)單元的一特性高于或低于一第一參考位準(zhǔn)以表示在該存儲(chǔ)單元中的數(shù)據(jù)值；改變?cè)搮⒖嘉粶?zhǔn)至一第二參考位準(zhǔn)以重置該存儲(chǔ)器陣列；以及設(shè)定在該存儲(chǔ)器陣列中存儲(chǔ)單元的該特性高于或低于該第二參考位準(zhǔn)以表示在該存儲(chǔ)單元中的數(shù)據(jù)值。
169.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，包括改變用于感測(cè)該存儲(chǔ)器陣列中存儲(chǔ)單元的該特性的位準(zhǔn)的參考值。
170.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性。
171.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該特性包括電阻，改變?cè)搮⒖嘉粶?zhǔn)包括改變用于感測(cè)該存儲(chǔ)器陣列中存儲(chǔ)單元的電阻的位準(zhǔn)的參考電流。
172.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括超薄層。
173.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃的二氧化硅。
174.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的二氧化硅。
175.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃的氮氧化硅。
176.如權(quán)利要求168所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的氮氧化硅。
177.一種多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該方法包括設(shè)定在該存儲(chǔ)器陣列中存儲(chǔ)單元的一特性高于或低于一第一組參考位準(zhǔn)以表示在該存儲(chǔ)單元中的多位數(shù)據(jù)；改變?cè)摰谝唤M參考位準(zhǔn)至一第二組參考位準(zhǔn)以重置該存儲(chǔ)器陣列；以及設(shè)定在該存儲(chǔ)器陣列中存儲(chǔ)單元的該特性高于或低于該第二組參考位準(zhǔn)以表示在該存儲(chǔ)單元中的多位數(shù)據(jù)。
178.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，改變?cè)摰谝唤M參考位準(zhǔn)至一第二組參考位準(zhǔn)包括改變用于感測(cè)該存儲(chǔ)器陣列中存儲(chǔ)單元的該特性的位準(zhǔn)的參考值。
179.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該特性包括電阻，改變?cè)摰谝唤M參考位準(zhǔn)至一第二組參考位準(zhǔn)包括改變用于感測(cè)該存儲(chǔ)器陣列中存儲(chǔ)單元的電阻的位準(zhǔn)的參考電流。
180.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層具有隨一應(yīng)力而累進(jìn)改變的一特性。
181.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括超薄層。
182.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃的二氧化硅。
183.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的二氧化硅。
184.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于20埃的氮氧化硅。
185.如權(quán)利要求177所述的多次程序化儲(chǔ)存在存儲(chǔ)器陣列中的數(shù)據(jù)的方法，其特征是，該存儲(chǔ)器陣列包括一存儲(chǔ)單元的陣列，各該存儲(chǔ)單元各別包括一第一電極、一第二電極與一電極間材料層，該電極間材料層包括厚度小于15埃的氮氧化硅。
全文摘要
一種可電程序非揮發(fā)性存儲(chǔ)單元，此存儲(chǔ)單元包括第一電極、第二電極以及在兩電極間的一材料層(如超薄氧化硅)，其特征在于此材料層對(duì)應(yīng)相對(duì)低電壓的程序化應(yīng)力，其電阻具有累進(jìn)改變的特性。通過(guò)施加應(yīng)力于兩電極之間的材料層以建立表示儲(chǔ)存數(shù)據(jù)的可程序電阻。此種存儲(chǔ)器適用于在單一存儲(chǔ)單元中儲(chǔ)存多位的數(shù)據(jù)及/或適用于可程序化多次而不需抹除操作。
文檔編號(hào)H01L21/82GK1581489SQ200410054679
公開(kāi)日2005年2月16日 申請(qǐng)日期2004年7月27日 優(yōu)先權(quán)日2003年8月15日
發(fā)明者葉致鍇, 賴(lài)漢昭, 蔡文哲, 盧道政, 盧志遠(yuǎn) 申請(qǐng)人:旺宏電子股份有限公司