專利名稱：堆疊式芯片封裝體的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種芯片封裝體，且特別涉及一種堆疊式芯片封裝體。
背景技術(shù)：
隨著集成電路(Integrated Circuit，IC)工藝技術(shù)的高度發(fā)展，IC芯片的內(nèi)部電路的集成度(integration)不斷地升高，因而大幅地增加IC芯片的內(nèi)部電路的晶體管數(shù)目，并逐漸地縮小IC芯片的內(nèi)部電路的導(dǎo)線截面積。因此，IC芯片在工作時，IC芯片的內(nèi)部電路將產(chǎn)生大量的熱能，因而導(dǎo)致IC芯片的本身的溫度不斷地升高。值得注意的是，當(dāng)IC芯片的本身的溫度一旦超出正常的工作溫度范圍時，IC芯片的內(nèi)部電路可能會發(fā)生運(yùn)算錯誤、暫時性地失效或永久性地?fù)p壞等情況。因此，IC封裝(package)除了必須提供IC芯片的信號向外連接的媒介以外，更必須提供適當(dāng)?shù)谋Ｗo(hù)作用及良好的散熱效果，使得正在運(yùn)行的IC芯片其本身的溫度可以獲得適當(dāng)?shù)目刂疲员苊獬銎湔５墓ぷ鳒囟确秶?br> 就常見的引線接合(wire bonding)型的芯片封裝體而言，為了響應(yīng)散熱的需求，傳統(tǒng)技術(shù)通常是利用空白芯片(dummy die)或?qū)嵝约训慕饘賶K(metal block)來作為散熱塊(thermal conductive block)，并將散熱塊堆疊于功能性芯片(functional die)的上，用以降低功能性芯片的熱傳導(dǎo)路徑上的熱阻抗(thermal impedance)，使得功能性芯片在工作時所產(chǎn)生的熱能，能夠很快地傳導(dǎo)到芯片封裝體的表面，并散逸至外界的大氣環(huán)境。
參考圖1，其示出傳統(tǒng)的一種堆疊式芯片封裝體的截面示意圖。就引線接合(W/B)型的芯片封裝體100而言，芯片封裝體100主要包括載體(carrier)110、芯片120、散熱塊130、膠層140、多條導(dǎo)線150及封膠160。首先，載體110，例如為基板(substrate)或?qū)Ь€架(leadframe)(此處的載體110以基板作為代表)，載體110具有一承載表面112及多個的接合墊114，而這些接合墊114均配置在載體110的承載表面112。此外，芯片120具有一有源表面122及對應(yīng)的一背面124，且芯片120是以其背面124并通過一膠層142，而貼附至載體110的承載表面112，且芯片120更具有多個金屬墊(metal pad)126，其配置于芯片120的有源表面122。另外，散熱塊130例如為空白芯片或?qū)嵝粤己玫慕饘賶K，散熱塊130具有一接合面132，且散熱塊130是以其接合面132并通過另一膠層140，而貼附至芯片120的有源表面122。最后，這些導(dǎo)線150則分別電連接這些金屬墊126中的一個至其所對應(yīng)的該些接合墊114中的一個，而封膠160則包覆芯片120、散熱塊130及該些導(dǎo)線150。
同樣，參考圖1，受到機(jī)械加工的影響，散熱塊130通常具有矩形立方體的外形，使得散熱塊130的接合面132(即底面)通常會正交于散熱塊130的側(cè)面134(即接合面132與側(cè)面134的夾角通常為90度)，導(dǎo)致散熱塊130的底部周緣極易發(fā)生應(yīng)力集中的現(xiàn)象。因此，當(dāng)芯片封裝體100接受熱應(yīng)力(thermal stress)測試，例如溫度循環(huán)測試(Temperature Cycle Test，TCT)或熱沖擊測試(Thermal Shock Test，TST)時，由于散熱塊130的本身所產(chǎn)生的反復(fù)熱漲冷縮及彎曲運(yùn)動，因而在散熱塊130的底部周緣產(chǎn)生應(yīng)力集中環(huán)，如此將導(dǎo)致芯片120的有源表面122的保護(hù)層(未示出)發(fā)生破裂的現(xiàn)象，甚至?xí)茐谋Ｗo(hù)層的下方的線路(未示出)，進(jìn)而導(dǎo)致芯片120的功能失效。
同樣，參考圖1，為了提高芯片120與散熱塊130之間的彈性緩沖，可通過增加膠層140的厚度來實現(xiàn)。值得注意的是，由于膠層140的熱阻抗系數(shù)大于散熱塊130的熱阻抗系數(shù)，所以增加膠層140的厚度將相對提高芯片120的熱傳導(dǎo)路徑上的熱阻抗。然而，為了顧及芯片封裝體100的本身的散熱需求，膠層140的厚度必須限制為小于某個默認(rèn)值，如此又將無法增加散熱塊130的底部周緣的膠層140的厚度，使得芯片120的表層受到應(yīng)力所破壞的現(xiàn)象仍舊無法解決。
實用新型內(nèi)容有鑒于此，本實用新型的目的就是在提供一種堆疊式芯片封裝體，用以大幅地降低散熱塊的底部周緣所產(chǎn)生的應(yīng)力集中的程度，使得芯片的表層不易受到應(yīng)力的破壞，故可有效地延長芯片封裝體的使用壽命。
基于本實用新型的上述目的，本實用新型提出一種堆疊式芯片封裝體，其具有一載體、一芯片、一膠層、一散熱塊及一封膠。首先，載體具有一承載表面及多個接合墊，且這些接合墊設(shè)置于載體的承載表面。此外，芯片具有一有源表面及對應(yīng)的一背面，且芯片以背面設(shè)置于載體的承載表面，而芯片更具有多個金屬墊，其設(shè)置于芯片的有源表面。另外，膠層設(shè)置于芯片的有源表面，而散熱塊具有一接合面，且散熱塊以接合面，并通過膠層而貼附至芯片的有源表面，而接合面包括一中央面及多個階梯面，而這些階梯面圍繞于中央面的外圍，而相對遠(yuǎn)離芯片的有源表面，且這些階梯面與中央面不共面。最后，這些導(dǎo)線分別電連接該些金屬墊中的一個至其所對應(yīng)的該些接合墊中的一個，而封膠則包覆芯片、散熱塊及該些導(dǎo)線。
依照本實用新型的優(yōu)選實施例所述，膠層的位于這些階梯面的一及有源表面之間的部分比膠層的位于中央面及有源表面之間的部分厚。此外，載體可為基板或?qū)Ь€架，而散熱塊可為空白芯片、金屬塊或石墨塊。
同樣基于本實用新型的上述目的，本實用新型更提出一種堆疊式芯片封裝體，其具有一芯片、一膠層、一散熱塊、多個引腳及一封膠。首先，芯片具有一有源表面，且芯片更具有多個金屬墊，其設(shè)置于芯片的有源表面。此外，膠層設(shè)置于芯片的有源表面，而散熱塊具有一接合面，且散熱塊以接合面并通過膠層貼附至芯片的有源表面，而接合面包括一中央面及多個階梯面，而這些階梯面圍繞于中央面的外圍，而相對遠(yuǎn)離芯片的有源表面，且這些階梯面與中央面不共面。另外，這些引腳的一端分別搭接至這些金屬墊中的一個，而封膠則包覆至少部分的芯片、散熱塊及部分的該些引腳。
依照本實用新型的優(yōu)選實施例所述，封膠暴露出芯片的背面。此外，膠層的位于該些階梯面中的一個及有源表面之間的部分比膠層的位于中央面及有源表面之間的部分厚。
同樣基于本實用新型的上述目的，本實用新型再提出一種堆疊式芯片封裝體，其主要包括一芯片、一膠層及一堆疊結(jié)構(gòu)體。芯片具有一有源表面，而膠層設(shè)置于芯片的有源表面。此外，堆疊結(jié)構(gòu)體具有一接合面，且堆疊結(jié)構(gòu)體以接合面并通過膠層貼附至芯片的有源表面，而接合面包括一中央面及多個階梯面，而這些階梯面圍繞于中央面的外圍，而相對遠(yuǎn)離芯片的有源表面，且這些階梯面與中央面不共面。
依照本實用新型的優(yōu)選實施例所述，膠層的位于這些階梯面及有源表面之間的部分比膠層的位于中央面及有源表面之間的部分厚。此外，堆疊結(jié)構(gòu)體為空白芯片、散熱塊或功能性芯片。并且，芯片更具有多個金屬墊，其設(shè)置于芯片的有源表面，且此堆疊式芯片封裝體更包括一載體、多個導(dǎo)線及一封膠，其中載體具有一承載表面及多個接合墊，且這些接合墊設(shè)置于載體的承載表面，而芯片以背面設(shè)置于載體的承載表面，并且這些導(dǎo)線分別電連接該些金屬墊中的一個至其所對應(yīng)的該些接合墊中的一個，而封膠包覆芯片、堆疊結(jié)構(gòu)體及該些導(dǎo)線。
基于上述，本實用新型的堆疊式芯片封裝體主要是在堆疊結(jié)構(gòu)體的底部周緣形成多個階梯面，故可增加堆疊結(jié)構(gòu)體的底部周緣的膠含量。因此，當(dāng)芯片封裝體接受熱應(yīng)力測試時，堆疊結(jié)構(gòu)體的底部周緣的膠層將可提供適當(dāng)?shù)膹椥跃彌_，因而大幅降低堆疊結(jié)構(gòu)體的底部周緣所產(chǎn)生應(yīng)力集中的程度，以避免芯片的表層受到應(yīng)力不當(dāng)?shù)仄茐?，故可有效延長芯片封裝體的使用壽命。
為讓本實用新型的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合所附圖式，作詳細(xì)說明。


圖1示出傳統(tǒng)的一種堆疊式芯片封裝體的截面示意圖。
圖2A示出本實用新型的優(yōu)選實施例的第一種堆疊式芯片封裝體的截面示意圖。
圖2B示出圖2A的芯片封裝體，其散熱塊的階梯面為曲面的截面示意圖。
圖3示出本實用新型的優(yōu)選實施例的第二種堆疊式芯片封裝體的截面示意圖。
圖4示出本實用新型的優(yōu)選實施例的第三種堆疊式芯片封裝體的截面示意圖。
圖5示出本實用新型的第四種堆疊式芯片封裝體的截面示意圖。
圖6示出圖5的堆疊式芯片封裝體，其插入一墊塊于兩芯片之間的截面示意圖。
其中附圖標(biāo)記說明如下100芯片封裝體110載體
112承載表面 114接合墊120芯片 122有源表面124背面 126金屬墊130散熱塊 132接合面140膠層 142膠層150導(dǎo)線 160封膠200芯片封裝體 210載體212承載表面 214接合墊220芯片 222有源表面224背面 226金屬墊230散熱塊 232接合面232a中央面 232b階梯面240膠層 242膠層250導(dǎo)線 260封膠300芯片封裝體 310載體310a管座310b引腳312承載表面 314接合墊320芯片 322有源表面324背面 326金屬墊330散熱塊 332接合面340膠層 342膠層350導(dǎo)線 360封膠400芯片封裝體 411引腳420芯片 422有源表面424背面 426金屬墊430散熱塊 432接合面440膠層 442膠層460封膠500、502芯片封裝體 510載體512承載表面 514接合墊520(功能性)芯片 522有源表面
524背面526金屬墊540膠層550導(dǎo)線560封膠570(功能性)芯片572有源表面574背面576金屬墊 580墊塊具體實施方式
參考圖2A，其示出本實用新型的優(yōu)選實施例的第一種堆疊式芯片封裝體的截面示意圖。芯片封裝體200主要包括載體210、芯片220、散熱塊230、膠層240、多條導(dǎo)線250及封膠260。首先，載體210，例如為基板或?qū)Ь€架等(此處的載體210為基板)，載體210具有一承載表面212及多個的接合墊214，而這些接合墊214均設(shè)置于載體210的承載表面212。此外，芯片220具有一有源表面222及對應(yīng)的一背面224，且芯片220以其背面224并通過一膠層142，而貼附至載體210的承載表面212，而芯片220更具有多個金屬墊226，其配置于芯片220的有源表面222。另外，散熱塊230例如為一空白芯片、一導(dǎo)熱性好的金屬塊或石墨塊，且散熱塊230具有一接合面232，而散熱塊230以其接合面232，通過另一膠層240貼附至芯片220的有源表面222，其中膠層240的材質(zhì)例如為環(huán)氧樹脂(epoxy resin)。最后，這些導(dǎo)線250分別電連接金屬墊226中的一個至其所對應(yīng)的接合墊214中的一個，而封膠260則包覆芯片220、散熱塊230及導(dǎo)線250。
同樣，參考圖2A，散熱塊230的接合面232包括一中央面232a及多個階梯面232b(圖2A的部分放大區(qū)域)。值得注意的是，這些階梯面232b圍繞于中央面232a的外圍，而相對遠(yuǎn)離芯片220的有源表面222，且這些階梯面232b與中央面232a不共面(non-coplanarity)，并且散熱塊230的多個側(cè)面234通過階梯面232b，而間接地連接至中央面232a，換句話說，散熱塊230的中央面232通過階梯面232b，而間接地連接至中央面232a。因此，階梯面232b其相對于有源表面222的高度大于中央面232a其相對于有源表面222的高度，即階梯面232b將比中央面232a遠(yuǎn)離有源表面222。
接著，當(dāng)散熱塊230的接合面232通過膠層240貼附至芯片220的有源表面222時，由于階梯面232b其相對于有源表面222的高度大于中央面232a其相對于有源表面222的高度，故可使膠層240的位于階梯面232b及有源表面222之間的部分比膠層240的位于中央面232a及有源表面222之間的部分厚，因而增加散熱塊230的底部周緣的部分膠層240的厚度。因此，當(dāng)芯片封裝體200接受熱應(yīng)力測試時，芯片封裝體200的本身所產(chǎn)生的反復(fù)熱漲冷縮及彎曲運(yùn)動，可利用位于散熱塊230的階梯面232b與芯片220的有源表面222之間的部分膠層240來提供適當(dāng)?shù)膹椥跃彌_，因而大幅降低散熱塊230的底部周緣產(chǎn)生應(yīng)力集中的程度，以避免芯片220的表層受到應(yīng)力不當(dāng)?shù)钠茐摹?br> 同時參考圖2A和2B，其中圖2B示出圖2A的芯片封裝體，其散熱塊的階梯面為連續(xù)階梯結(jié)構(gòu)的截面示意圖。如圖2A所示，階梯面232b除了可以是單一階梯結(jié)構(gòu)以外，如圖2B所示，階梯面232b也可以是連續(xù)階梯結(jié)構(gòu)(僅以二階梯面232b表示)，如此，同樣可以降低在散熱塊230的底部周緣產(chǎn)生應(yīng)力集中的程度。
同時參考圖2A、2B和3，其中圖3示出本實用新型的優(yōu)選實施例的第二種堆疊式芯片封裝體的截面示意圖。圖2A和2B的芯片封裝體200與圖3的芯片封裝體300相比，圖2A和2B的芯片封裝體200是以”基板”作為載體210，而圖3的芯片封裝體300則是以“導(dǎo)線架”作為載體310。如圖3所示，當(dāng)載體310為導(dǎo)線架時，其通常具有一管座(die pad)310a及多根引腳(lead)310b，而芯片320及散熱塊330則是依次堆疊于管座310a上，且引腳310b的一端分別提供引線接合用的接合墊314，并且這些導(dǎo)線350則分別電連接金屬墊326中的一個至其所對應(yīng)的接合墊314中的一個。此外，封膠360則包覆芯片320、散熱塊330、導(dǎo)線360及部分的載體310(即管座310a及部分的引腳310b)。值得注意的是，由于散熱塊330的接合面332的設(shè)計與圖2A和2B的接合面232的設(shè)計相同，兩者均包括中央面(232a)及多個階梯面(232b)，故于此不再重復(fù)描述。
同時參考圖2A、2B和4，其中圖4示出本實用新型的優(yōu)選實施例的第三種堆疊式芯片封裝體的截面示意圖。圖2A和2B的芯片封裝體200與圖4的芯片封裝體400相比，芯片封裝體300為一種“線覆芯片(Lead On Chip，LOC)”的芯片封裝型，其并無載體的設(shè)置。如圖4所示，芯片封裝體400并未通過圖3的導(dǎo)線350，而是直接利用引腳411中的一端分別搭接至芯片420的有源表面422的多個金屬墊426。此外，散熱塊430的接合面432也同樣地通過一膠層440貼附至芯片420的有源表面422。另外，封膠460則包覆部分的芯片420、散熱塊430及部分的引腳411，其中封膠460更可暴露出芯片420的背面424。值得注意的是，由于散熱塊430的接合面432的設(shè)計與圖2A和2B的接合面232的設(shè)計相同，兩者均包括中央面(232a)及多個階梯面(232b)，故于此不再重復(fù)描述。
為了符合系統(tǒng)單封裝(System in Package，SIP)的要求，尚可堆疊多個功能性芯片于載體上。參考圖5，其示出本實用新型的第四種堆疊式芯片封裝體的截面示意圖。芯片封裝體500包括載體510、(功能性)芯片520、(功能性)芯片570、膠層540、導(dǎo)線550及封膠560。芯片封裝體500是以功能性的芯片520b取代散熱塊230，且芯片570的有源表面572的金屬墊576通過導(dǎo)線550電連接至載體510的承載表面512的接合墊514。值得注意的是，由于芯片570的背面574與圖2A的散熱塊230的接合面232相同，所以芯片570以其背面574并通過膠層540貼附至芯片520的有源表面522時，將可增加芯片570的底部周緣的膠層540的厚度，這是相對于芯片570的底部中央的膠層540的厚度而言。
接著，參考圖6，其示出圖5的堆疊式芯片封裝體，其插入一墊塊于兩芯片之間的截面示意圖。就芯片封裝體502而言，芯片520與芯片570之間更可插入一墊塊580來墊高芯片570，以避免芯片570的背面碰觸到導(dǎo)線550而造成導(dǎo)線550之間的短路。值得注意的是，墊塊580的頂部周緣及底部周緣亦可形成階梯面，以使膠層540的周緣的厚度大于其中央的厚度，使得厚度不均勻的膠層可在結(jié)構(gòu)上提供適當(dāng)?shù)膹椥跃彌_。此外，墊塊580可為空白芯片、金屬塊、石墨塊或由其它材質(zhì)所制成。
本實用新型的堆疊式芯片封裝體更可依次由多個堆疊結(jié)構(gòu)體(例如功能性芯片、空白芯片、金屬塊、石墨塊或墊塊)依次堆疊而成，而任意兩個相鄰的堆疊結(jié)構(gòu)體之間的膠層的厚度可隨著堆疊結(jié)構(gòu)體的相鄰的表面其形成起伏而加以改變，特別是可在兩堆疊結(jié)構(gòu)體中的一個的底部周緣形成多個階梯面，使得膠層的位于堆疊結(jié)構(gòu)體的底部周緣的部分比膠層的位于堆疊結(jié)構(gòu)體的底部中央的部分厚，故可在結(jié)構(gòu)上提供適當(dāng)?shù)膹椥跃彌_。
綜上所述，本實用新型的堆疊式芯片封裝體僅需在堆疊結(jié)構(gòu)體(例如空白芯片、金屬塊、石墨塊或功能性芯片)的底部周緣，簡單地利用機(jī)械加工的方式形成多個階梯面，用以增加堆疊結(jié)構(gòu)體的底部周緣與芯片的有源表面的相對距離，從而增加堆疊結(jié)構(gòu)體的底部周緣的膠層的厚度，其為相對于堆疊結(jié)構(gòu)體的底部中央的膠層的厚度而言，這樣，不須通過全面性增加膠層的整體厚度來增加堆疊結(jié)構(gòu)體的底部周緣的膠層的厚度。因此，當(dāng)芯片封裝體接受熱應(yīng)力測試時，堆疊結(jié)構(gòu)體的底部周緣的膠層將可提供適當(dāng)?shù)膹椥跃彌_，因而大幅降低堆疊結(jié)構(gòu)體的底部周緣所產(chǎn)生應(yīng)力集中的程度，以避免芯片的表層(特別是芯片的有源表面)受到應(yīng)力不當(dāng)?shù)仄茐?，故可有效延長芯片封裝體的使用壽命。
此外，本實用新型的堆疊式芯片封裝體除可應(yīng)用于“引線接合(W/B)”型態(tài)的芯片封裝體的外，更可應(yīng)用于“線覆芯片(LOC)”型態(tài)的芯片封裝體，或可應(yīng)用于“系統(tǒng)單封裝(SIP)”型態(tài)的芯片封裝體。
雖然本實用新型已通過一優(yōu)選實施例公開如上，然而，其并非用以限定本實用新型，本領(lǐng)域技術(shù)人員在不脫離本實用新型的精神和范圍內(nèi)，當(dāng)可作各種調(diào)整與改進(jìn)，因此本實用新型的保護(hù)范圍應(yīng)當(dāng)以所附權(quán)利要求所規(guī)定的范圍為準(zhǔn)。
權(quán)利要求1.一種堆疊式芯片封裝體，其特征在于，至少包括一芯片，具有一有源表面；一膠層，設(shè)置于該芯片的該有源表面；以及一堆疊結(jié)構(gòu)體，具有一接合面，且該堆疊結(jié)構(gòu)體以該接合面并通過該膠層貼附至該芯片的該有源表面，而該接合面包括一中央面及多個階梯面，且該些階梯面圍繞于該中央面的外圍，而相對遠(yuǎn)離該芯片的該有源表面，且該些階梯面與該中央面不共面。
2.如權(quán)利要求1所述的堆疊式芯片封裝體，其特征在于，該膠層的位于該些階梯面及該有源表面之間的部分比該膠層的位于該中央面及該有源表面之間的部分厚。
3.如權(quán)利要求1所述的堆疊式芯片封裝體，其特征在于，該堆疊結(jié)構(gòu)體為空白芯片。
4.如權(quán)利要求1所述的堆疊式芯片封裝體，其特征在于，該堆疊結(jié)構(gòu)體為散熱塊。
5.如權(quán)利要求1所述的堆疊式芯片封裝體，其特征在于，該堆疊結(jié)構(gòu)體為功能性芯片。
6.如權(quán)利要求1所述的堆疊式芯片封裝體，其特征在于，該芯片更具有多個金屬墊，其設(shè)置于該芯片的該有源表面，且該堆疊式芯片封裝體更包括一載體，具有一承載表面及多個接合墊，且該些接合墊設(shè)置于該載體的該承載表面，而該芯片以該背面設(shè)置于該載體的該承載表面；多個導(dǎo)線，分別電連接該些金屬墊中的一個至其所對應(yīng)的該些接合墊中的一個；以及一封膠，包覆該芯片、該堆疊結(jié)構(gòu)體及該些導(dǎo)線。
7.如權(quán)利要求6所述的堆疊式芯片封裝體，其特征在于，該載體為基板及導(dǎo)線架其中之一。
專利摘要本實用新型公開了一種堆疊式芯片封裝體，其特征在于堆疊結(jié)構(gòu)體的底部周緣形成多個階梯面，因此，當(dāng)堆疊結(jié)構(gòu)體的底部通過膠層貼附至芯片的有源表面時，相對于堆疊結(jié)構(gòu)體的底部中央的膠層的厚度而言，可增加堆疊結(jié)構(gòu)體的底部周緣的膠層的厚度。因此，當(dāng)芯片封裝體接受熱應(yīng)力測試時，堆疊結(jié)構(gòu)體的底部周緣的膠層可提供適當(dāng)?shù)膹椥跃彌_，從而大幅降低堆疊結(jié)構(gòu)體的底部周緣所產(chǎn)生應(yīng)力集中的程度，以避免芯片的表層受到應(yīng)力不當(dāng)?shù)仄茐?，因此可有效延長芯片封裝體的使用壽命。
文檔編號H01L23/34GK2606966SQ0320154
公開日2004年3月17日 申請日期2003年2月19日 優(yōu)先權(quán)日2003年2月19日
發(fā)明者李怡增, 廖學(xué)國, 曾仁德 申請人:威盛電子股份有限公司