專利名稱：芯片封裝體與堆疊型芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片封裝體與堆疊型芯片封裝結(jié)構(gòu)，特別是涉及一種薄型化的芯片封裝體與堆疊型芯片封裝結(jié)構(gòu)。
背景技術(shù)：
在現(xiàn)今的信息社會(huì)中，使用者均是追求高速度、高品質(zhì)、多工能性的電子產(chǎn)品。就產(chǎn)品外觀而言，電子產(chǎn)品的設(shè)計(jì)也朝向輕、薄、短、小的趨勢(shì)邁進(jìn)。為了達(dá)到上述目的，許多公司在進(jìn)行電路設(shè)計(jì)時(shí)，均融入系統(tǒng)化的概念，使得單顆芯片可以具備有多種功能，以節(jié)省配置在電子產(chǎn)品中的芯片數(shù)目。另外，就電子封裝技術(shù)而言，為了配合輕、薄、短、小的設(shè)計(jì)趨勢(shì)，亦發(fā)展出多芯片模組(multi-chip module，MCM)的封裝設(shè)計(jì)概念、芯片尺寸構(gòu)裝(chip scale package，CSP)的封裝設(shè)計(jì)概念及堆疊型多芯片封裝設(shè)計(jì)的概念等。以下就分別針對(duì)幾種現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)進(jìn)行說明。
圖1繪示現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參閱圖1所示，現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)100包括一電路基板(circuit board)110、芯片120a、120b、一間隔物(spacer)130、多條導(dǎo)線140與一封裝膠體(molding compounds)150。其中，芯片120a與120b配置于電路基板110上，且間隔物130配置于芯片120a與120b之間。部分導(dǎo)線140分別電性連接于芯片120a與電路基板110之間，而其他部分導(dǎo)線140則分別電性連接于芯片120b與電路基板110之間。此外，封裝膠體150配置于電路基板110上，并包覆這些導(dǎo)線140、芯片120a與120b與間隔物130。
由于芯片120a與120b之間必須相距一定的距離，以便于進(jìn)行打線制程(wire bonding process)，因此現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)100的整體厚度會(huì)因?yàn)殚g隔物130的厚度而無法進(jìn)一步縮減。此外，現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)100也會(huì)產(chǎn)生散熱方面的問題。因此，為了解決上述問題，現(xiàn)有習(xí)知發(fā)展出另一種堆疊型芯片封裝結(jié)構(gòu)。
圖2繪示另一現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參閱圖2所示，現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)10包括一電路基板12與多個(gè)芯片封裝體200a、200b，其中這些芯片封裝體200a、200b堆疊于電路基板12上，并與電路基板12電性連接。每一芯片封裝體200a、200b包括一電路基板210、一芯片220、多個(gè)凸塊230、一底膠240與多個(gè)焊球250。芯片220與這些凸塊230配置于電路基板210上，而這些凸塊230配置于芯片220與電路基板210之間，且芯片220經(jīng)由這些凸塊電性連接至電路基板210。底膠240配置于芯片220與電路基板210之間，以包覆這些凸塊230。
電路基板210具有多個(gè)導(dǎo)電柱212與多個(gè)焊球墊214，其中這些導(dǎo)電柱212分別貫穿電路基板210，且這些焊球墊214分別配置于這些導(dǎo)電柱212上。此外，這些焊球250配置于這些焊球墊214上。值得注意的是，芯片封裝體200a與200b經(jīng)由焊球250彼此電性連接，而芯片封裝體200b經(jīng)由焊球250電性連接至電路基板12。
相較于現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)100，此種現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)10雖然制程復(fù)雜度較低，但此種現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)10的厚度卻是大于現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)100的厚度。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種新型結(jié)構(gòu)的芯片封裝體，所要解決的技術(shù)問題是使其整體的厚度較薄，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，提供一種新型的堆疊型芯片封裝結(jié)構(gòu)，所要解決的技術(shù)問題是使其具有較高的封裝積集度，從而更加適于實(shí)用。
基于上目的及其他目的，本發(fā)明提出一種芯片封裝體，其包括第一電路基板、第一芯片、第二電路基板、第二芯片以及復(fù)數(shù)個(gè)導(dǎo)電柱。其中，第一電路基板具有復(fù)數(shù)個(gè)第一導(dǎo)電貫孔，第一芯片配置于第一電路基板上，且與第一電路基板電性連接。第二電路基板具有復(fù)數(shù)個(gè)第二導(dǎo)電貫孔，第二芯片配置于第二電路基板上，且與第二電路基板電性連接，第一電路基板是位于第二電路基板上方，而第二芯片與第一芯片是位于第一電路基板與第二電路基板之間，且第一導(dǎo)電貫孔是對(duì)應(yīng)于第二導(dǎo)電貫孔。導(dǎo)電柱穿設(shè)于第一導(dǎo)電貫孔與第二導(dǎo)電貫孔內(nèi)，且第一導(dǎo)電貫孔經(jīng)由導(dǎo)電柱電性連接于第二導(dǎo)電貫孔。
在本發(fā)明的芯片封裝體中，其例如更包括多個(gè)第一凸塊。這些第一凸塊配置于第一芯片與第一電路基板之間，且第一芯片經(jīng)由這些第一凸塊與第一電路基板電性連接。
在本發(fā)明的芯片封裝體中，其例如更包括多個(gè)第二凸塊。這些第二凸塊配置于第二芯片與第二電路基板之間，且第二芯片經(jīng)由這些第二凸塊與第二電路基板電性連接。
在本發(fā)明的芯片封裝體中，其例如更包括多條第一導(dǎo)線以及第一封裝膠體。每一條第一導(dǎo)線的一端連接于第一芯片，而另一端則連接于第一電路基板。第一封裝膠體則配置于第一電路基板上，以包覆第一芯片與這些第一導(dǎo)線。
在本發(fā)明的芯片封裝體中，其例如更包括多條第二導(dǎo)線以及第二封裝膠體。每一條第二導(dǎo)線的一端連接于第二芯片，而另一端則連接于第二電路基板。第二封裝膠體則配置于第二電路基板上，以包覆第二芯片與這些第二導(dǎo)線。
在本發(fā)明的芯片封裝體中，其更包括多個(gè)外部連接端子。這些外部連接端子配置于第二電路基板上，而且這些外部連接端子與第二芯片是分別位于第二電路基板的二相對(duì)表面上。
本發(fā)明更提出一種堆疊型芯片封裝結(jié)構(gòu)，其包括多個(gè)芯片封裝體。這些芯片封裝體彼此堆疊。每一芯片封裝體包括第一電路基板、第一芯片、第二電路基板、第二芯片以及復(fù)數(shù)個(gè)導(dǎo)電柱。第一電路基板具有復(fù)數(shù)個(gè)第一導(dǎo)電貫孔，而第一芯片位于第一電路基板上，且與第一電路基板電性連接。第二芯片配置于第二電路基板上，且與第二電路基板電性連接，該第二電路基板并具有復(fù)數(shù)個(gè)第二導(dǎo)電貫孔，其中第一電路基板是位于第二電路基板上方，而第二芯片與第一芯片是位于第一電路基板與第二電路基板之間，且第一導(dǎo)電貫孔是對(duì)應(yīng)于第二導(dǎo)電貫孔。這些導(dǎo)電柱則穿設(shè)于這第一導(dǎo)電貫孔與這第二導(dǎo)電貫孔內(nèi)，以使這第一導(dǎo)電貫孔經(jīng)由導(dǎo)電柱電性連接于這第二導(dǎo)電貫孔。
在本發(fā)明的堆疊型芯片封裝結(jié)構(gòu)中，其例如更包括多條第一導(dǎo)線、第一封裝膠體、多條第二導(dǎo)線以及第二封裝膠體。每一條第一導(dǎo)線的一端連接于第一芯片，而另一端則連接于第一電路基板。第一封裝膠體則配置于第一電路基板上，以包覆第一芯片與這些第一導(dǎo)線。每一條第二導(dǎo)線的一端連接于第二芯片，而另一端則連接于第二電路基板。第二封裝膠體則配置于第二電路基板上，以包覆第二芯片與這些第二導(dǎo)線。
在本發(fā)明的堆疊型芯片封裝結(jié)構(gòu)中，其更包括多個(gè)外部連接端子。這些外部連接端子配置于第二電路基板上，而且這些外部連接端子與第二芯片是分別位于第二電路基板的二相對(duì)表面上。
本發(fā)明是將第一與第二芯片配置于第一與第二電路基板之間，并且經(jīng)由復(fù)數(shù)個(gè)導(dǎo)電柱而使得第一電路基板電性連接于第二電路基板，其中導(dǎo)電柱是穿設(shè)于第一與第二電路基板上彼此相對(duì)應(yīng)的第一與第二導(dǎo)電貫孔。因此本發(fā)明的芯片封裝體的厚度與體積較現(xiàn)有習(xí)知技術(shù)更為輕薄且更為小巧。此外，本發(fā)明是將前述的芯片封裝體堆疊成堆疊型芯片封裝結(jié)構(gòu)，因此，相較于現(xiàn)有習(xí)知技術(shù)而言，本發(fā)明的堆疊型芯片封裝結(jié)構(gòu)更能夠在有限的空間下，堆疊出較多個(gè)芯片，因此其具有較高的封裝積集度。
經(jīng)由上述可知，本發(fā)明是有關(guān)于一種芯片封裝體與堆疊型芯片封裝結(jié)構(gòu)。該芯片封裝體包括第一電路基板、第一芯片、第二電路基板、第二芯片以及一導(dǎo)電柱。第一電路基板具有一第一導(dǎo)電貫孔，而第一芯片則配置于第一電路基板上，且與第一電路基板電性連接。第二電路基板具有一第二導(dǎo)電貫孔，而第二芯片則配置于第二電路基板上，且與第二電路基板電性連接，其中第二電路基板位于第一電路基板上方，而第二芯片與第一芯片位于第一電路基板與第二電路基板之間，且第一導(dǎo)電貫孔對(duì)應(yīng)于第二導(dǎo)電貫孔。導(dǎo)電柱穿設(shè)于第一導(dǎo)電貫孔與第二導(dǎo)電貫孔內(nèi)，且第一導(dǎo)電貫孔經(jīng)由導(dǎo)電柱電性連接于第二導(dǎo)電貫孔。
本發(fā)明芯片封裝體與堆疊型芯片封裝結(jié)構(gòu)至少具有以下優(yōu)點(diǎn)相較于現(xiàn)有習(xí)知技術(shù)而言，由于本發(fā)明所揭露的芯片封裝體的厚度較薄，因此相應(yīng)的堆疊型芯片封裝結(jié)構(gòu)的整體厚度也隨著變薄。另外，由于每一個(gè)芯片封裝體均是單獨(dú)制造而成，并且可以在芯片封裝體制造完成之后逐一地進(jìn)行檢驗(yàn)，不良品的芯片封裝體不會(huì)使用至堆疊型芯片封裝結(jié)構(gòu)內(nèi)，因此堆疊型芯片封裝結(jié)構(gòu)在制程上具有較高良率的優(yōu)點(diǎn)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1繪示現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖。
圖2繪示另一現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖。
圖3繪示為本發(fā)明較佳實(shí)施例的芯片封裝體的示意圖。
圖4繪示為本發(fā)明較佳實(shí)施例的另一種底膠的配置方式。
圖5繪示為本發(fā)明較佳實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的示意圖。
圖6繪示為本發(fā)明較佳實(shí)施例的另一種堆疊式芯片封裝結(jié)構(gòu)。
圖7繪示為本發(fā)明另一較佳實(shí)施例的芯片封裝體的剖面意圖。
圖8繪示為本發(fā)明另一較佳實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的剖示意圖。
10、100、400、400’、400”堆疊型芯片封裝結(jié)構(gòu)12、110、210電路基板 120a、120b、220芯片130間隔物 140、366、368導(dǎo)線150、375封裝膠體200a、200b、300、300′、300a、300b、300c芯片封裝體212、350、350’導(dǎo)電柱 214焊球墊230、360、365凸塊 240、370底膠250焊球 310第一電路基板312第一導(dǎo)電貫孔 320第一芯片330第二電路基板 332第二導(dǎo)電貫孔
340第二芯片380黏著層390外部連接端子410共同承載器具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的芯片封裝體與堆疊型芯片封裝結(jié)構(gòu)其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
圖3繪示為本發(fā)明較佳實(shí)施例的芯片封裝體的示意圖。請(qǐng)參閱圖3所示，芯片封裝體300主要包括第一電路基板310、第一芯片320、第二電路基板330、第二芯片340以及復(fù)數(shù)個(gè)導(dǎo)電柱350。其中，第一電路基板310具有復(fù)數(shù)個(gè)第一導(dǎo)電貫孔312，而第一芯片320是配置于第一電路基板310上，且第一芯片320與第一電路基板310電性連接。第二電路基板330具有復(fù)數(shù)個(gè)第二導(dǎo)電貫孔332，而第二芯片340是配置于第二電路基板330上，且第二芯片340與第二電路基板330電性連接。
在本實(shí)施例中，導(dǎo)電柱350是穿設(shè)于第一導(dǎo)電貫孔312與第二導(dǎo)電貫孔332內(nèi)，而且第一導(dǎo)電貫孔312是經(jīng)由導(dǎo)電柱350而與第二導(dǎo)電貫孔332電性連接，其中導(dǎo)電柱350例如為銅柱。更詳細(xì)地說，第一芯片320可以經(jīng)由第一電路基板310、導(dǎo)電柱350以及第二電路基板330而電性連接于第二芯片340。此外，芯片封裝體300例如更可以包括多個(gè)配置于第二電路基板330上的外部連接端子390，其中外部連接端子390與第二芯片340分別位于第二電路基板330的兩相對(duì)表面上，且外部連接端子390例如為焊球或是其他導(dǎo)電元件。
另外，在本實(shí)施例中，第一電路基板310與第一芯片320電性連接的方式，例如可以將多個(gè)第一凸塊360制作于第一電路基板310或第一芯片320上，之后再將第一電路基板310與第一芯片320對(duì)位，并對(duì)第一凸塊360進(jìn)行回焊(reflow)，以使得第一電路基板310經(jīng)由這些第一凸塊360而與第一芯片320電性連接。此外，本實(shí)施例例如更可以在第一電路基板310與第一芯片320之間，填入適量的底膠370，以包覆這些第一凸塊360。
當(dāng)然，在本實(shí)施例中，除了可以在第一電路基板310與第一芯片320之間配置多個(gè)第一凸塊360與適量的底膠370之外，當(dāng)然也可以將多個(gè)第二凸塊365制作于第二電路基板330或第二芯片340上，之后再將第二電路基板330與第二芯片340對(duì)位，并對(duì)第二凸塊365進(jìn)行回焊，使得第二電路基板330經(jīng)由第二凸塊365而與第二芯片340電性連接。此外，本實(shí)施例亦可以在第二電路基板330與第二芯片340之間，填入適量的底膠370，以包覆這些第二凸塊365。
再者，本實(shí)施例例如可以直接在第一芯片310與第二芯片340之間形成黏著層380，以固定第一芯片310與第二芯片340之間的相對(duì)位置，進(jìn)而強(qiáng)化芯片封裝體300的結(jié)構(gòu)強(qiáng)度，其中黏著層380的材料例如為樹脂。
除了上述底膠370的填充方式外，為了使芯片封裝體300具有更良好的結(jié)構(gòu)強(qiáng)度，本實(shí)施例例如更可以如圖4所示的方式所示，除了可以將底膠370填入第一電路基板310與第二電路基板330之間的空間外，更可填入第一芯片320與第二芯片340之間的空隙。
請(qǐng)參閱圖4所示，其繪示為本發(fā)明較佳實(shí)施例的另一種底膠的配置方式，本實(shí)施例例如可以底膠370填滿第一電路基板310與第二電路基板330之間的間隙，與第一芯片320與第二芯片340之間的空隙，使得底膠370不僅包覆第一凸塊360與第二凸塊365外，更進(jìn)一步包覆住第一芯片320、第二芯片340以及導(dǎo)電柱350的部分。
圖5繪示為本發(fā)明較佳實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的示意圖。請(qǐng)參閱圖5所示，本實(shí)施例可利用上述的芯片封裝體堆疊出具有小型化、輕薄化等優(yōu)點(diǎn)的堆疊型芯片封裝結(jié)構(gòu)400。在本實(shí)施例中，堆疊型芯片封裝結(jié)構(gòu)400包括多個(gè)相互堆疊的芯片封裝體300。為了說明上的方便，在此將這些芯片封裝體300分別命名為芯片封裝體300a、300b與300c。在本實(shí)施例中，堆疊型芯片封裝結(jié)構(gòu)400例如更包括共同承載器410，而這些芯片封裝體300a、300b與300c是依序堆疊于共同承載器410上，并且這些芯片封裝體300a、300b與300c是與共同承載器410電性連接。值得一提的是，本實(shí)施例雖然是以具有三個(gè)芯片封裝體300a、300b與300c的堆疊型芯片封裝結(jié)構(gòu)400為例，但是本實(shí)施例非用以限制本發(fā)明的堆疊數(shù)量。
在堆疊型芯片封裝結(jié)構(gòu)400中，由于芯片封裝體300a是配置于芯片封裝體300b的上方，因此芯片封裝體300a是經(jīng)由配置于其第二電路基板330上的多個(gè)外部連接端子390，而與芯片封裝體300b電性連接。同樣地，配置于最下層的芯片封裝體300c是經(jīng)由配置于其第二電路基板330上的多個(gè)外部連接端子390，而電性連接于位于其下方的共同承載器410。如此一來，芯片封裝體300a、300b、300c以及共同承載器410變能夠相互電性連接。
此外，本實(shí)施例例如可藉由圖6所示的方式，來加強(qiáng)芯片封裝體300a、300b、300c之間的電性連接效果，其中圖6繪示為本發(fā)明較佳實(shí)施例的另一種堆疊式芯片封裝結(jié)構(gòu)。請(qǐng)參閱圖6所示，堆疊式芯片封裝結(jié)構(gòu)400’是相似于圖5所示的堆疊式芯片封裝結(jié)構(gòu)400，其不同處主要在于堆疊式芯片封裝結(jié)構(gòu)400’是以長(zhǎng)度較長(zhǎng)的導(dǎo)電柱350’，取代多根長(zhǎng)度較短的導(dǎo)電柱350，并使導(dǎo)電柱350’同時(shí)穿設(shè)于芯片封裝體300a、300b與300c的第一導(dǎo)電貫孔312與第二導(dǎo)電貫孔332。如此一來，芯片封裝體300a、300b、300c以及共同承載器410之間除了可以經(jīng)由外部連接端子390外，更可以經(jīng)由導(dǎo)電柱350’而達(dá)到彼此之間電性連接的目的。
在芯片與電路基板的接合方式方面，上述實(shí)施例的第一芯片320以及第二芯片340是分別經(jīng)由凸塊360與365而與第一電路基板310與第二電路基板330電性連接。換句話說，在上述的實(shí)施例中第一芯片320與第二芯片340是經(jīng)由覆晶(flip chip)技術(shù)而分別電性連接于第一電路基板310與第二電路基板330，然而上述的實(shí)施例并非用以限定芯片與電路基板的電性連接的方式。在本發(fā)明的另一較佳實(shí)施例中，芯片與電路基板之間例如可以藉由打線接合(wire bonding)的方式來達(dá)到電性連接的目的。
請(qǐng)參閱圖7所示，其繪示為本發(fā)明另一較佳實(shí)施例的芯片封裝體的剖面意圖。芯片封裝體300’的第一芯片320是經(jīng)由多條第一導(dǎo)線366而與第一電路基板310電性連接，其中第一導(dǎo)線366的一端是連接于第一芯片320，而其另一端連則接于第一電路基板310，且第一導(dǎo)線366的材質(zhì)例如為金或鋁。當(dāng)然，芯片封裝體300’的第二芯片340是經(jīng)由多條第二導(dǎo)線368而與第二電路基板330電性連接，其中第二導(dǎo)線368的一端連接于第二芯片340，而其另一端連接于第二電路基板330，而且第二導(dǎo)線的材質(zhì)例如為金或鋁。
另外，芯片封裝體300’還包括封裝膠體375，其配置在第一電路基板310上，以包覆第一芯片320與第一導(dǎo)線366。當(dāng)然，封裝膠體375亦配置于第二電路基板330上，而包覆第二芯片340以及第二導(dǎo)線368。
相似地，本實(shí)施例亦可以將多個(gè)芯片封裝體300’堆疊于共同承載器410上，而形成如圖8所示的另一種堆疊型芯片封裝結(jié)構(gòu)400”。請(qǐng)參閱圖8所示，這些芯片封裝體300’例如是經(jīng)由外部連接端子390而與共同承載器410電性連接。當(dāng)然，這些芯片封裝體300’與共同承載器410之間的電性連接例如更可以輔以長(zhǎng)度較長(zhǎng)的導(dǎo)電柱350’，使得導(dǎo)電柱350’同時(shí)穿設(shè)于這些芯片封裝體300’的第一導(dǎo)電貫孔312與第二導(dǎo)電貫孔332，以加強(qiáng)這些芯片封裝體300’與共同承載器410之間的電性連接。
相較于現(xiàn)有習(xí)知技術(shù)而言，由于本發(fā)明所揭露的芯片封裝體的厚度較薄，因此相應(yīng)的堆疊型芯片封裝結(jié)構(gòu)的整體厚度也隨著變薄。另外，由于每一個(gè)芯片封裝體均是單獨(dú)制造而成，并且可以在芯片封裝體制造完成之后逐一地進(jìn)行檢驗(yàn)，不良品的芯片封裝體不會(huì)使用至堆疊型芯片封裝結(jié)構(gòu)內(nèi)，因此堆疊型芯片封裝結(jié)構(gòu)在制程上具有較高良率的優(yōu)點(diǎn)。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的結(jié)構(gòu)及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種芯片封裝體，其特征在于其包括一第一電路基板，具有至少一第一導(dǎo)電貫孔；一第一芯片，配置于該第一電路基板上，且與該第一電路基板電性連接；一第二電路基板，具有至少一第二導(dǎo)電貫孔；一第二芯片，配置于該第二電路基板上，且與該第二電路基板電性連接，其中該第一電路基板是位于該第二電路基板上方，而該第二芯片與該第一芯片是位于該第一電路基板與該第二電路基板之間，且該第一導(dǎo)電貫孔是對(duì)應(yīng)于該第二導(dǎo)電貫孔；以及至少一導(dǎo)電柱，穿設(shè)于該第一導(dǎo)電貫孔與該第二導(dǎo)電貫孔內(nèi)，且該第一導(dǎo)電貫孔經(jīng)由該導(dǎo)電柱電性連接于該第二導(dǎo)電貫孔。
2.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于更包括多個(gè)第一凸塊，配置于該第一芯片與該第一電路基板之間，且該第一芯片經(jīng)由該些第一凸塊與該第一電路基板電性連接。
3.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于更包括多個(gè)第二凸塊配置于該第二芯片與該第二電路基板之間，且該第二芯片經(jīng)由該些第二凸塊與該第二電路基板電性連接。
4.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于更包括多條第一導(dǎo)線，每一條第一導(dǎo)線的一端連接于該第一芯片，且每一條第一導(dǎo)線的另一端連接于該第一電路基板；以及一第一封裝膠體，配置于該第一電路基板上，以包覆該第一芯片與該些第一導(dǎo)線。
5.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于更包括多條第二導(dǎo)線，每一條第二導(dǎo)線的一端連接于該第二芯片，且每一條第二導(dǎo)線的另一端連接于該第二電路基板；以及一第二封裝膠體，配置于該第二電路基板上，以包覆第二芯片與該些第二導(dǎo)線。
6.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于更包括多個(gè)外部連接端子，配置于該第二電路基板上，其中該些外部連接端子與該第二芯片是分別位于該第二電路基板的二相對(duì)表面上。
7.一種堆疊型芯片封裝結(jié)構(gòu)，其特征在于其包括多個(gè)芯片封裝體，相互堆疊，每一該芯片封裝體包括一第一電路基板，具有至少一第一導(dǎo)電貫孔；一第一芯片，位于該第一電路基板上，且與該第一電路基板電性連接；一第二電路基板，具有至少一第二導(dǎo)電貫孔；一第二芯片，配置于該第二電路基板上，且與該第二電路基板電性連接，其中該第一電路基板是位于該第二電路基板上方，而該第二芯片與該第一芯片是位于該第一電路基板與該第二電路基板之間，且該第一導(dǎo)電貫孔是對(duì)應(yīng)于該第二導(dǎo)電貫孔；以及至少一導(dǎo)電柱，穿設(shè)于該第一導(dǎo)電貫孔與第二導(dǎo)電貫孔內(nèi)，以使該第一導(dǎo)電貫孔經(jīng)由該導(dǎo)電柱電性連接于該第二導(dǎo)電貫孔。
8.根據(jù)權(quán)利要求7所述的堆疊型芯片封裝結(jié)構(gòu)，其特征在于更包括一共同承載器，適于承載該些芯片封裝體，并且該共同承載器電性連接于該些芯片封裝體。
9.根據(jù)權(quán)利要求7所述的堆疊型芯片封裝結(jié)構(gòu)，其特征在于更包括多條第一導(dǎo)線，其中每一條第一導(dǎo)線的一端連接于該第一芯片，其且每一條第一導(dǎo)線的另一端連接于該第一電路基板；一第一封裝膠體，配置于該第一電路基板上，以包覆該第一芯片與該些第一導(dǎo)線；多條第二導(dǎo)線，其中每一條第二導(dǎo)線的一端連接于該第二芯片，其每一條第二導(dǎo)線的另一端連接于該第二電路基板；以及一第二封裝膠體，配置于該第二電路基板上，以包覆第二芯片與該些第二導(dǎo)線。
10.根據(jù)權(quán)利要求7所述的堆疊型芯片封裝結(jié)構(gòu)，其特征在于更包括多個(gè)外部連接端子，配置于該第二電路基板上，其中該些外部連接端子與該第二芯片是分別位于該第二電路基板的二相對(duì)表面上。
全文摘要
本發(fā)明是有關(guān)于一種芯片封裝體與堆疊型芯片封裝結(jié)構(gòu)。該芯片封裝體包括第一電路基板、第一芯片、第二電路基板、第二芯片以及一導(dǎo)電柱。第一電路基板具有一第一導(dǎo)電貫孔，而第一芯片則配置于第一電路基板上，且與第一電路基板電性連接。第二電路基板具有一第二導(dǎo)電貫孔，而第二芯片則配置于第二電路基板上，且與第二電路基板電性連接，其中第二電路基板位于第一電路基板上方，而第二芯片與第一芯片位于第一電路基板與第二電路基板之間，且第一導(dǎo)電貫孔對(duì)應(yīng)于第二導(dǎo)電貫孔。導(dǎo)電柱穿設(shè)于第一導(dǎo)電貫孔與第二導(dǎo)電貫孔內(nèi)，且第一導(dǎo)電貫孔經(jīng)由導(dǎo)電柱電性連接于第二導(dǎo)電貫孔。
文檔編號(hào)H01L23/488GK1933147SQ200510103419
公開日2007年3月21日 申請(qǐng)日期2005年9月15日 優(yōu)先權(quán)日2005年9月15日
發(fā)明者吳政庭, 潘玉堂, 周世文, 邱士峰 申請(qǐng)人:南茂科技股份有限公司, 百慕達(dá)南茂科技股份有限公司