專利名稱：具有抗凹蝕絕緣層的半導體結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種于絕緣層上有硅(silicon on insulator；SOI)上集成電路的制作技術(shù)，且特別是有關(guān)于絕緣層上有硅(silicon oninsulator；SOI)基底上所形成圖案化的主動層所自體隔離而成的島狀隔離物結(jié)構(gòu)，且于上述主動層的島狀隔離物間絕緣層內(nèi)設(shè)置有抗凹蝕區(qū)(recess-resistant region)，以避免絕緣層于后續(xù)組件制程中遭受蝕刻影響而形成凹陷，并確保形成于此些主動層上的半導體組件的電性表現(xiàn)。
背景技術(shù)：
絕緣層上有半導體層(semiconductor on insulator；SOI)的集成電路組件是將傳統(tǒng)的組件(active devices)設(shè)置于一絕緣層上有半導體層的晶圓(silicon on insulator wafer)上，上述晶圓例如為一絕緣層上有硅的晶圓(silicon on insulator wafer)。經(jīng)由SOI技術(shù)所制作而成的集成電路組件可避免如設(shè)置于傳統(tǒng)整體硅晶圓(bulk silicon wafer)上的組件所可能遭遇的電路閉鎖(latch-up)、軟錯記(soft-error)等問題的出現(xiàn)并具有消除組件于晶圓中的接合面電容(junction capacitance)的功效。因此，借由SOI技術(shù)可形成具有較佳速度表現(xiàn)、較高積集度以及較低消耗功率的集成電路組件。
如圖1所示，是顯示出利用SOI技術(shù)形成于一絕緣層上有硅(siliconon insulator wafer)晶圓上的組件的剖面情形。于圖1中，此絕緣層上有硅(silicon on insulator wafer)晶圓通常包含有由含硅材料所構(gòu)成的基底100，而于基底100上則依序設(shè)置有一絕緣層102以及一硅層104。絕緣層102即一般通稱的埋入氧化層(buried oxide layer；BOX layer)，其用途是作為硅層104及基底100間電性絕緣之用，其材質(zhì)如常見的二氧化硅材料。而硅層104即為組件設(shè)置的主動層(active layer)，其厚度通常薄于基底100。
于圖1中所顯示出分別設(shè)置于硅層104上的組件D，組件D例如為二極管、電容器、金屬線或門極等常見的集成電路組件。在此由一閘極介電層110與一閘極導電層112所堆棧而成一閘極D用以說明。
于閘極D形成之前，是先經(jīng)由一微影及蝕刻程序于硅層104中定義出適當?shù)臏\溝槽隔離區(qū)域(shallow trench isolation)STI并露出其內(nèi)的絕緣層102并定義出適當?shù)闹鲃訁^(qū)域AA，并接著于此露出的絕緣層102上更形成例由如二氧化硅的隔離材料所構(gòu)成的一隔離層106，以更電性隔離此些主動區(qū)域AA內(nèi)的主動層(即硅層104)。隨后利用傳統(tǒng)的閘極制作技術(shù)以于主動區(qū)域AA內(nèi)的硅層104上分別形成由一閘極介電層110與一閘極導電層112所堆棧成的閘極D，并借由上述隔離層106以達成此些閘極D間以及其下主動層(即硅層104)間的電性隔離。
如同常見于傳統(tǒng)的淺溝槽隔離物制程的缺點，于隔離層106的邊角亦可發(fā)現(xiàn)凹陷108的出現(xiàn)，凹陷108會造成局部電場的集中而對組件形成可能的電性損害，進而影響設(shè)置于主動層(即硅層104)上閘極D的可靠度及電性表現(xiàn)。
再者，近年來隨著集成電路的縮小化，位于SOI晶圓上作為集成電路組件的主動層(即硅層104)的厚度亦有逐漸薄化的趨勢。以制作如一晶體管的組件而言，其厚度可甚至薄化至此晶體管的閘通道的三分之一。如此的晶體管結(jié)構(gòu)即為俗稱的超薄基底晶體管(ultra-thin bodytransistor)。相對的，針對上述趨勢，一種異于上述采用傳統(tǒng)淺溝槽隔離結(jié)構(gòu)的新穎隔離方法被提出，一般稱之為臺地隔離法(mesaisolation)，以應用于當主動層厚度少于10奈米(nm)的SOI組件制程。
于圖2中是顯示的另一種SOI技術(shù)所形成于一絕緣層上有硅的晶圓(silicon on insulator wafer)上組件的剖面情形。此絕緣層上有硅(SOI)基底具有相同于圖1中的結(jié)構(gòu)。而分別設(shè)置于硅層104上的組件D，可為如二極管、電容器、金屬線或門極等集成電路組件。
在此，以由閘極介電層110與閘極導電層112所堆棧而成一閘極D作為說明。于閘極D形成前，先經(jīng)由一微影及蝕刻程序于硅層104中定義出適當?shù)母綦x溝槽區(qū)(isolation trench)T并露出其內(nèi)的氧化層102，并同時圖案化硅層104以定義出組件設(shè)置的主動區(qū)域(active area)AA。如此，各主動區(qū)域(active area)AA內(nèi)的主動層(即硅層104)已為鄰近的隔離溝槽區(qū)T所圍繞而自然形成一臺地狀(mesa)的主動層，而各主動區(qū)域AA間則為隔離溝槽區(qū)T所隔離。
接著再利用傳統(tǒng)閘極制程以分別于主動區(qū)域AA內(nèi)的主動層(硅層104)上分別形成閘極D。此些閘極D可更借由其下臺地狀的主動層(硅層104)以及鄰近隔離溝槽區(qū)T的作用而形成電性隔離。如此的組件隔離方法即為前述的臺地隔離法(mesa isolation)，其借由設(shè)置組件于孤立于絕緣層上的各主動層內(nèi)而自動地達成組件間的電性隔離。
然而，于閘極D的制作過程中，于閘極介電層110形成前通常先需經(jīng)過一晶圓清洗程序(未圖標)，其通常利用如氫氟酸(49％溶液)∶水為1∶25(體積比)的經(jīng)稀釋氫氟酸溶液、氨水過氧化氫及水的混合物(APM)、鹽酸過氧化氫及水的混合物(HPM)、以及硫酸過氧化氫水的混合物(SPM)等潔凈用化學品以去除位于硅層104表面上的金屬離子、表面缺陷以及原始氧化物(native oxide)等物質(zhì)。
由于SOI制作技術(shù)中硅層104薄化的趨勢，于上述表面清洗過程中的潔凈用化學品對于隔離溝槽區(qū)T內(nèi)露出的絕緣層102內(nèi)如二氧化硅等絕緣材料所造成蝕刻效果亦變的不可忽視，并于晶圓清洗程序后會產(chǎn)生如圖2中的底切108’情形。并于后續(xù)的連結(jié)組件的金屬線形成后，此些形成于絕緣層102上的底切108’會造成局部的寄生電容產(chǎn)生。此外上述底切情形亦會造成硅層104所露出邊角部分的電場集中情形，對于形成于硅層104上的組件D的可靠度及電性方面的表現(xiàn)會造成負面的影響。
如此，因應SOI基底上主動層薄化的趨勢及其所應用的臺地隔離法(mesa isolation)，吾等需要一種可避免于主動層間露出的絕緣層內(nèi)產(chǎn)生凹陷的半導體結(jié)構(gòu)的制作方法，以得到具有相對輕度凹蝕或無凹蝕絕緣層的SOI結(jié)構(gòu)，以形成無底切的臺地隔離結(jié)構(gòu)。
于美國第6410938號專利案中，Xiang揭露了具有氮化的埋入氧化層的SOI組件結(jié)構(gòu)及其制作方法。于此案中，其借由離子植入方式將氮氣或含有氮離子的離子源穿過半導體主動層而植入于埋入氧化層中已形成氮化的埋入氧化層(nitrided buried oxide layer)。此氮化的埋入氧化層具有減低或避免于半導體的主動層內(nèi)摻雜材料(如NMOS晶體管內(nèi)的通道部分)空乏現(xiàn)象的作用。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的就是提供一種可避免于露出絕緣層內(nèi)產(chǎn)生凹陷的制作方法，以得到具有抗凹蝕絕緣層以及無底切的臺地隔離物(mesa isolation)的半導體結(jié)構(gòu)。如此，因應SOI制作技術(shù)中主動層薄化的趨勢，便可應用較適合的臺地隔離法(mesa isolation)以形成位于主動層間無凹陷且具有抗凹蝕功能的絕緣層的半導體結(jié)構(gòu)。
為達上述目的，本發(fā)明提供了一種具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其步驟包括提供一絕緣層上有半導體層的一基底；定義上述半導體層，以形成復數(shù)個圖案化的半導體島并露出未為此些半導體島覆蓋的絕緣層；于露出的絕緣層內(nèi)分別形成一抗凹蝕區(qū)(recess-resistant)，以避免露出的絕緣層于后續(xù)程序中遭受蝕刻而產(chǎn)生凹陷。
再者，上述具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法通常需搭配一適當罩幕層的使用而完成，當使用為含氮材料的罩幕層時，其步驟包括提供一絕緣層上有半導體層的基底；于絕緣層上形成復數(shù)個罩幕圖案，其中此些罩幕圖案為含氮材料的膜層；蝕刻定義半導體層，并以上述罩幕圖案為蝕刻罩幕，于絕緣層上形成復數(shù)個圖案化的半導體島并露出未為此些半導體島覆蓋的絕緣層；施行一氮化處理程序，于露出的絕緣層內(nèi)分別形成一抗凹蝕區(qū)(recess-resistant region)；形成一保護層覆蓋于抗凹蝕區(qū)上；去除此些罩幕圖案；以及去除保護層。
再者，當搭配為含氮材料所構(gòu)成的罩幕層時，上述具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法其步驟則包括提供一絕緣層上有半導體層的基底；于絕緣層上形成復數(shù)個罩幕圖案，其中此些罩幕圖案為一非氮材料的膜層；蝕刻定義半導體層，并以上述罩幕圖案為蝕刻罩幕，于絕緣層上形成復數(shù)個圖案化的半導體島并露出未為此些半導體島覆蓋的絕緣層；施行一氮化處理程序，于露出的絕緣層內(nèi)分別形成一抗凹蝕區(qū)(recess-resistant)；以及去除上述罩幕圖案。
簡言之，經(jīng)由上述不同方法所形成的本發(fā)明的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，包括一基底，其上設(shè)置有一絕緣層；復數(shù)個半導體島，分隔地設(shè)置于絕緣層上并部分遮蔽絕緣層；以及復數(shù)個抗凹蝕區(qū)(recess-resistantregion)，個別地設(shè)置于未為此些半導體島所遮蔽的該絕緣層內(nèi)。
再者，可更利用傳統(tǒng)組件制作技術(shù)于上述半導體結(jié)構(gòu)中的各半導體島上更分別地設(shè)置至少一組件，并借由該等半導體島而分別形成電性隔離。


圖1為利用SOI技術(shù)及淺溝槽隔離技術(shù)(shallow trench isolation)所形成于一絕緣層上有硅(silicon on insulator wafer)晶圓上的組件D的剖面情形。
圖2為利用SOI技術(shù)及臺地隔離法(mesa isolation)所形成于一絕緣層上有硅(silicon on insulator wafer)晶圓上的組件D的剖面情形。
圖3a-圖3e為一系列剖面圖，用以說明本發(fā)明一較佳實施例中制作具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的方法。
圖4a-圖4d為一系列剖面圖，用以說明本發(fā)明另一較佳實施例中制作具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的方法。
圖5為一立體圖，用以說明本發(fā)明的一具有抗凹蝕絕緣層的半導體結(jié)構(gòu)。
圖6a為一立體圖，用以說明本發(fā)明的另一具有抗凹蝕絕緣層的半導體結(jié)構(gòu)。
圖6b為一剖面圖，用以說明沿圖6a中A-A′切線內(nèi)的剖面情形。
符號說明基底-100、200、300； 絕緣層-102、202、302；硅層-104； 隔離層-106；凹陷-108； 底切-108′閘極介電層-110、214、312；閘極導電層-112、216、314；半導體島-204a、304a；罩幕層-206、306；氮化處理程序-208、308； 抗凹蝕區(qū)-210、310；隔離層-212； 主動區(qū)域-AA；淺溝槽隔離區(qū)-STI； 隔離溝槽區(qū)-T；閘極-D。
具體實施例方式
第一實施例本發(fā)明的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作將配合圖3a至圖3e的制作流程作一詳細敘述。首先如圖3a中所示，提供一絕緣層上有半導體層(semiconductor on insulator；SOI)的晶圓。此晶圓通常含有由一含硅材料所構(gòu)成的基底200，于基底200上則依序設(shè)置有一絕緣層202以及一半導體層204。絕緣層202即一般通稱的埋入氧化層(buried oxidelayer；BOX layer)，其用途是作為半導體層204及基底200間的電性隔離，其材質(zhì)例如二氧化硅。而半導體層204為設(shè)置集成電路組件的一主動層(active layer)，其厚度通常薄于基底200，約為20-2000埃。半導體層204則可為一硅層、一硅鍺層或一應變硅層(strained siliconlayer)等含硅材料的膜層。
請參照圖3b，接著于半導體層204上形成圖案化(patterned)的罩幕層206，并以此罩幕層206為一蝕刻罩幕以定義先前半導體層204，以于絕緣層202上形成與罩幕層具有相同圖案的半導體島204a，并露出此些半導體島204a間未被覆蓋的絕緣層202。并于圖案化先前的半導體層后，于基底200上可大致分為含有設(shè)置組件之用的主動層(即半導體島204a)的主動區(qū)域AA及位于主動層間且其內(nèi)絕緣層202的隔離溝槽區(qū)T。在此，罩幕層206的材質(zhì)例如為氮化硅(silicon nitride)、氮氧化硅(oxynitride)等含氮原子的材料所構(gòu)成。
請參照圖3c，為本發(fā)明的關(guān)鍵步驟，借由一氮化處理程序208的施行以對于隔離溝槽區(qū)T內(nèi)露出的絕緣層202表面進行改質(zhì)，并于此氮化處理程序中以罩幕層206作為半導體島204a的適當屏蔽，以避免同時影響主動層的表面性質(zhì)。此氮化處理程序208可例如為一熱氮化程序(thermal nitridation)或為一離子植入程序(ion implantation)。熱氮化程序的使用是將此基底200及其上結(jié)構(gòu)置于一充滿氮氣或含有氮原子的氣氛(如氨氣NH3、氧化亞氮N2O等氣體)下，并于低壓或常壓以及適當?shù)姆磻獪囟?通常約為400-1000℃)下進行以改質(zhì)之。而離子植入程序的使用則借由采用適當劑量(約介于1*1014-1*1016原子/每平方厘米)的氮氣或含有氮離子的離子源，于適當?shù)闹踩肽芰?約介于100eV-100KeV)條件下植入于先前露出的部分絕緣層202中，并借由一回火溫度介于700-1100℃及回火時間介于1-500秒之后續(xù)回火程序(未顯示)以改質(zhì)之。并于此氮化處理程序208結(jié)束后，于露出的絕緣層202內(nèi)形成經(jīng)改質(zhì)的抗凹蝕區(qū)210。此時，先前位于抗凹蝕區(qū)210中的如二氧化硅的絕緣材質(zhì)可經(jīng)氮化處理程序208的處理進而氮化形成如氮氧化硅(siliconoxynitride)或氮化硅(silicon nitride)的材料。此抗凹蝕區(qū)210的厚度約為2-200埃，較佳地為10-100埃。
請參照圖3d，在此由于抗凹蝕區(qū)210與罩幕層206的材質(zhì)類似，皆為含氮的材料所構(gòu)成。故罩幕層206的去除需加以注意。接著，形成一隔離層212于隔離溝槽區(qū)T內(nèi)并覆蓋于先前的抗凹蝕區(qū)210上，其材質(zhì)需為與罩幕層206材質(zhì)具有明顯的蝕刻率差異的隔離材料，例如為二氧化硅。接著蝕刻去除罩幕層206并露出其下的半導體島204a，以作為設(shè)置后續(xù)組件的主動層(active layer)。
請參照圖3e，接著更蝕刻去除隔離層212，以于絕緣層202上露出自我隔離的半導體島204a及其鄰近位于絕緣層202內(nèi)的一露出的抗凹蝕區(qū)210。
接著可更利用傳統(tǒng)集成電路組件制程，于主動區(qū)域AA內(nèi)的半導體島204a上形成適當?shù)募呻娐方M件，在此以由一閘極介電(gate dielectric)層214以及一閘極導電(gate electrode)層216所構(gòu)成閘極D為例。此外，形成于半導體島204a上的集成電路組件可為二極管、電容器、金屬線或其它的集成電路組件。
于構(gòu)成閘極D的閘極介電層214形成前通常先需經(jīng)過一晶圓清洗過程(未圖示)，利用含體積比1∶25的49％氫氟酸∶水的稀釋氫氟酸(dilute HF)溶液、氨水過氧化氫及水的混合物(APM)、鹽酸過氧化氫及水的混合物(HPM)、或硫酸過氧化氫水的混合物(SPM)等清洗用化學品以去除位于半導體島204a表面上如金屬離子、表面微粒(surface particles)等污染物及原始氧化物(native oxide)等物質(zhì)。由于絕緣層202上露出表面已利用前述的表面處理程序208加以改質(zhì)，并于其表面內(nèi)形成一抗凹蝕區(qū)210，故于此晶圓清洗程序(未圖標)中，此些露出的絕緣層表面對于清洗程序中所使用的化學品可表現(xiàn)出一低于10埃/每分鐘的極低被蝕刻率，可防止于露出的絕緣層202中產(chǎn)生凹陷。故于如閘極D的集成電路組件形成后，此些組件所設(shè)置的主動層(如半導體島204a)下方的絕緣層202內(nèi)無習知的底切情形(如圖2中所示的底切108′)發(fā)生。故于后續(xù)連結(jié)組件的金屬線形成后，不會有局部的寄生電容及電場集中的情形發(fā)生，可有效改善形成于主動層(在此為半導體島204a)上如閘極D的集成電路組件的可靠度及電性表現(xiàn)。
第二實施例本發(fā)明的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作將配合圖4a至圖4d的制作流程作一詳細敘述。首先如圖4a中所示，提供一絕緣層上有半導體層(semiconductor on insulator；SOI)的晶圓。此晶圓通常含有為一含硅材料所構(gòu)成的基底300，于基底300上則依序設(shè)置有一絕緣層302以及一半導體層304。絕緣層302即一般通稱的埋入氧化層(buried oxidelayer；BOX layer)，其用途是作為半導體層304及基底300間的電性隔離，其材質(zhì)例如二氧化硅。而半導體層304為設(shè)置集成電路組件的一主動層(active layer)，其厚度通常較薄于基底300，約介于20-2000埃。半導體層304則可為一硅層、一硅鍺層或一應變硅層(strained siliconlayer)等含硅材料的膜層。
請參照圖4b，接著于半導體層304上形成圖案化(patterned)的罩幕層306，并以此罩幕層306為蝕刻罩幕以定義先前半導體層304，以于絕緣層302上形成與罩幕層具有相同圖案的半導體島304a，并露出此些半導體島304a間的絕緣層302。并于先前的半導體層圖案化后，于基底300上大致分出包含組件設(shè)置之用的主動層(即半導體島304a)的主動區(qū)域AA及于主動層間并露出其內(nèi)絕緣層302的隔離溝槽區(qū)T。在此，罩幕層306的材質(zhì)例如為二氧化硅(silicon dioxide)、光阻(photoresist)、抗反射涂層(anti-reglective coating；ARC)等不含氮原子的非氮材料所構(gòu)成。
請參照圖4c，為本發(fā)明的關(guān)鍵步驟，借由一氮化處理程序308的施行以對于隔離溝槽區(qū)T內(nèi)露出的絕緣層302表面進行改質(zhì)，并于此氮化處理程序308中以罩幕層306作為半導體島304a的適當屏蔽，以避免同時影響主動層的表面性質(zhì)。此氮化處理程序308可例如為一熱氮化程序(thermal nitridation)或為一離子植入程序(ion implantation)。熱氮化程序的使用是將此基底200及其上結(jié)構(gòu)置于一充滿氮氣或含有氮原子的氣氛(如氨氣NH3、氧化亞氮N2O等氣體)下，并于低壓或常壓以及適當?shù)姆磻獪囟?通常約為400-1000℃)下進行以改質(zhì)之。而離子植入程序的使用則借由采用適當劑量(約介于1*1014-1*1016原子/每平方厘米)的氮氣或含有氮離子的離子源，于適當?shù)闹踩肽芰?約介于100eV-100KeV)條件下植入于先前露出的部分絕緣層302中，并借由一回火溫度介于700-1100℃及回火時間介于1-500秒之后續(xù)回火程序(未顯示)以改質(zhì)之。并于此氮化處理程序308結(jié)束后，于露出的絕緣層302內(nèi)形成經(jīng)改質(zhì)的抗凹蝕區(qū)310。此時，先前位于抗凹蝕區(qū)310中的如二氧化硅的絕緣材質(zhì)可經(jīng)氮化處理程序308的處理進而氮化形成如氮氧化硅(siliconooxynitride)或氮化硅(silicon nitride)的材料。此抗凹蝕區(qū)310的厚度約為2-200埃，較佳地為10-100埃。
請參照圖4d，在此由于抗凹蝕區(qū)310與罩幕層306的材質(zhì)明顯不同，一為含氮的材料所構(gòu)成(如抗凹蝕區(qū)310中的氮化硅或氮氧化硅材料)而一為不含氮的材料所構(gòu)成(如罩幕層306的光阻或二氧化硅材料)。故罩幕層306可借由溶劑去除或濕蝕刻法等程序以去除的并露出其下的半導體島304a，以作為后續(xù)組件設(shè)置的主動層(active layer)。
接著可更利用傳統(tǒng)集成電路組件制程，于主動區(qū)域AA內(nèi)的半導體島304a上形成適當?shù)募呻娐方M件，在此以由一閘極介電層312以及一閘極導電層314所構(gòu)成閘極D為例此外，形成于半導體島304a上的集成電路組件亦可為二極管、電容器、金屬線或其它的組件結(jié)構(gòu)。
于構(gòu)成閘極D的閘極介電層312形成前通常先需經(jīng)過一晶圓清洗過程(未圖示)，利用含體積比1∶25的49％氫氟酸∶水的稀釋氫氟酸(dilute HF)溶液、氨水過氧化氫及水的混合物(APM)、鹽酸過氧化氫及水的混合物(HPM)、或硫酸過氧化氫水的混合物(SPM)等清洗用化學品以去除位于半導體島204a表面上如金屬離子、表面微粒(surface particles)等污染物及原始氧化物(native oxide)等物質(zhì)。由于絕緣層302上露出表面已利用前述的表面處理程序308加以改質(zhì)，并于其表面內(nèi)形成一抗凹蝕區(qū)310，故于此晶圓清洗程序(未圖標)中，此些露出的絕緣層表面對于清洗程序中所使用的化學品可表現(xiàn)出一低于10埃/每分鐘的極低被蝕刻率，可防止于露出的絕緣層302中產(chǎn)生凹陷。故于如閘極D的集成電路組件形成后，此些組件所設(shè)置的主動層(如半導體島304a)下方的絕緣層302內(nèi)無習知的底切情形(如圖2中所示的底切108′)發(fā)生。故于后續(xù)連結(jié)組件的金屬線形成后，不會有局部的寄生電容及電場集中的情形發(fā)生，可有效改善形成于主動層(在此為半導體島304a)上如閘極D的集成電路組件的可靠度及電性表現(xiàn)。
具有抗凹蝕絕緣層的半導體結(jié)構(gòu)
本發(fā)明的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的立體圖如圖5中所示。此半導體結(jié)構(gòu)可借由上述的第一實施例及第二實施例中的制造方法分別形成，其結(jié)構(gòu)包括一基底(為基底200及300)，其上設(shè)置有一絕緣層(如絕緣層202及302)；復數(shù)個半導體島(如半導體島204a及304a)，分隔地設(shè)置于絕緣層上并部分遮蔽絕緣層；以及復數(shù)個抗凹蝕區(qū)(recess-resistantregion)(如未為半導體島204a及304a所覆蓋的抗凹蝕區(qū)210及310)，個別地設(shè)置于未為此些半導體島所遮蔽的絕緣層內(nèi)。
于圖5中A-A′切線中的橫剖面則雷同于第一實施例中的圖3e以及第二實施例中的圖4d中所示，其剖面情形的差異僅在于半導體島204a以及304a上未有如圖3e及圖4d中閘極D的設(shè)置。
于本發(fā)明中具有抗凹蝕絕緣層的半導體結(jié)構(gòu)是借由一表面處理程序以將絕緣層(絕緣層202及302)上未為用以設(shè)置組件的主動層(如半導體島204a及304a)覆蓋而露出的部分改質(zhì)以形成具有抗凹蝕功能的絕緣層(即一抗凹蝕區(qū))，此區(qū)域?qū)τ诤罄m(xù)晶圓清洗程序中的化學品可表現(xiàn)出較低的被蝕刻率而表現(xiàn)出抗凹蝕(recess-resistant)的作用。
當上述抗凹蝕區(qū)是借由如一熱氮化程序的氮化處理程序形成時，此抗凹蝕區(qū)210/310是形成于絕緣層202/302的表面。再者，當上述抗凹蝕區(qū)是借由如離子布值程序的一氮化處理程序形成時，借由植入能量的調(diào)整，亦可將此抗凹蝕區(qū)210/310形成于接近于絕緣層202/302表面的絕緣層內(nèi)部中，此抗凹蝕區(qū)210/310的表面可距絕緣層202/302表面一距離d，其較佳距離應少于200埃以防止凹蝕(recess)的出現(xiàn)。此時，其立體結(jié)構(gòu)如圖6a內(nèi)所示，其沿A-A′切線的剖面情形則詳示于圖6b。
此外，相較于美國第6410938號專利案由Xiang所揭露了具有氮化的埋入氧化層的SOI組件結(jié)構(gòu)及其制作方法。于本發(fā)明中的氮化處理程序是于適當罩幕的保護下，限定進行改質(zhì)的區(qū)域僅為主動層間露出的絕緣層(即埋入氧化層)部分，使之成為具有抗凹蝕功能的抗凹蝕絕緣層。本發(fā)明中的抗凹蝕區(qū)是位于主動層間露出的絕緣層中，而非形成于整體絕緣層的表面，明顯地與美國第6410938號專利中所形成的全面性的經(jīng)氮化埋入氧化層不同。
再者，本發(fā)明中位于部分絕緣層表面或絕緣層內(nèi)的抗凹蝕區(qū)可對常見的晶圓清洗程序中所使用的潔凈用化學品表現(xiàn)出一極低的蝕刻率(約少于10埃/每分鐘)，可防止形成于絕緣層上如臺地般自我隔離的主動層的鄰近絕緣層內(nèi)的底切情形發(fā)生，以確保后續(xù)形成于主動層上的組件的電性以及可靠度表現(xiàn)。
權(quán)利要求
1.一種具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，包括一基底，其上設(shè)置有一絕緣層；復數(shù)個半導體島，分隔地設(shè)置于該絕緣層上并部分遮蔽該絕緣層；以及復數(shù)個抗凹蝕區(qū)(recess-resistantregion)，個別地設(shè)置于未為該半導體島所遮蔽的該絕緣層內(nèi)。
2.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該半導體島為一硅層或一應變硅層(strainedsiliconlayer)。
3.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該半導體島為一硅鍺層。
4.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該抗凹蝕區(qū)于一晶圓清洗程序中表現(xiàn)出低于10埃/每分鐘的被蝕刻率。
5.根據(jù)權(quán)利要求4所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中于該晶圓清洗制程中所使用的化學品為APM、SPM、HPM或經(jīng)稀釋氫氟酸溶液。
6.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該抗凹蝕區(qū)內(nèi)包括氮氧化硅材料。
7.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該抗凹蝕刻區(qū)內(nèi)包括氮化硅材料。
8.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該抗凹蝕區(qū)是設(shè)置于該絕緣層中且距該絕緣層表面一少于200埃的距離。
9.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該抗凹蝕區(qū)為的厚度為10-200埃。
10.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該基底為一硅基底。
11.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中該絕緣層為一二氧化硅層。
12.根據(jù)權(quán)利要求1所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)，其中于該半導體島上更分別地設(shè)置有至少一組件，并借由該半導體島而分別形成電性隔離。
13.一種具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，包括提供一絕緣層上有半導體層的一基底；定義該半導體層，以形成復數(shù)個圖案化的半導體島并露出未為該半導體島覆蓋的該絕緣層；于該露出的絕緣層內(nèi)分別形成一抗凹蝕區(qū)(recess-resistant)，以避免該露出的絕緣層于后續(xù)程序中遭受蝕刻而產(chǎn)生凹陷。
14.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)是借由一氮化處理程序以改質(zhì)而成。
15.根據(jù)權(quán)利要求14所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序是將該基底置于一充滿氮氣或含有氮氣的一氣氛下以進行的。
16.根據(jù)權(quán)利要求14所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序是借由一離子植入程序所完成，其中于該離子植入程序中所使用的離子源為氮氣或一含氮離子的離子源。
17.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該半導體島為一硅層或一應變硅層。
18.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該半導體島為一硅鍺層。
19.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)于一晶圓清洗程序中表現(xiàn)出低于10埃/每分鐘的被蝕刻率。
20.根據(jù)權(quán)利要求19所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中于該晶圓清洗程序中所使用的化學品為APM、SPM、HPM或經(jīng)稀釋的氫氟酸溶液。
21.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)內(nèi)包括氮氧化硅材料。
22.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)內(nèi)包括氮化硅材料。
23.根據(jù)權(quán)利要求16所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)是設(shè)置于該絕緣層中且距該絕緣層表面一少于200埃的距離。
24.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕刻區(qū)為的厚度為2-200埃。
25.根據(jù)權(quán)利要求13所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中更包括分別于該半導體島上設(shè)置至少一半導體組件的步驟，其中該半導體組件是借由該半導體島以形成電性隔離。
26.一種具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，包括提供一絕緣層上有半導體層的基底；于該絕緣層上形成復數(shù)個罩幕圖案，其中該罩幕圖案為含氮材料的膜層；蝕刻定義該半導體層，并以該罩幕圖案為蝕刻罩幕，于該絕緣層上形成復數(shù)個圖案化的半導體島并露出未為該半導體島覆蓋的該絕緣層；施行一氮化處理程序，于露出的該絕緣層內(nèi)分別形成一抗凹蝕區(qū)(recess-resistantregion)；形成一保護層覆蓋于該抗凹蝕區(qū)上；去除該罩幕圖案；以及去除該保護層。
27.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序的施行，是對該露出的絕緣層進行改質(zhì)。
28.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序為一熱氮化程序，是將該基底置于一充滿氮氣或含有氮氣的一氣氛下以進行的。
29.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該熱氮化程序的施行溫度介于400℃ -1000℃。
30.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序是借由一離子植入程序所完成，其中于該離子植入程序中所使用的離子源為氮氣或一含氮離子的離子源。
31.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該離子植入程序的植入能量介于100eV-100KeV，植入劑量介于1*1014原子/每平方厘米-1*1016原子/每平方厘米。
32.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該半導體島為一硅層或一應變硅層。
33.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該半導體島為一硅鍺層。
34.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)于一晶圓清洗程序中表現(xiàn)出低于10埃/每分鐘的被蝕刻率。
35.根據(jù)權(quán)利要求34所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中于該晶圓清洗程序中所使用的化學品為APM、SPM、HPM或經(jīng)稀釋的氫氟酸溶液。
36.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)內(nèi)包括氮氧化硅材料。
37.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)內(nèi)包括氮化硅材料。
38.根據(jù)權(quán)利要求30所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)是設(shè)置于該絕緣層中且距該絕緣層表面一少于200埃的距離。
39.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)為的厚度為2-200埃。
40.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中更包括分別于該半導體島上設(shè)置至少一半導體組件的步驟，其中該半導體組件是借由該半導體島以形成電性隔離。
41.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該保護層的材料為二氧化硅。
42.根據(jù)權(quán)利要求26所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中構(gòu)成該罩幕圖案的含氮材料為氮化硅或氮氧化硅。
43.一種具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，包括提供一絕緣層上有半導體層的基底；于該絕緣層上形成復數(shù)個罩幕圖案，其中該罩幕圖案為一非氮材料的膜層；蝕刻定義該半導體層，并以該罩幕圖案為蝕刻罩幕，于該絕緣層上形成復數(shù)個圖案化的半導體島并露出未為該半導體島覆蓋的該絕緣層；施行一氮化處理程序，于露出的該絕緣層內(nèi)分別形成一抗凹蝕區(qū)(recess-resistant)；以及去除該罩幕圖案。
44.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序的施行，是對該露出的絕緣層進行改質(zhì)。
45.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序為一熱氮化程序，是將該基底置于一充滿氮氣或含有氮氣的一氣氛下以進行的。
46.根據(jù)權(quán)利要求45所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該熱氮化程序的施行溫度介于400℃ -1000℃。
47.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該氮化處理程序是借由一離子植入程序所完成，其中于該離子植入程序中所使用的離子源為氮氣或一含氮離子的離子源。
48.根據(jù)權(quán)利要求47所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該離子植入程序的植入能量介于100eV-100KeV，植入劑量介于1*1014原子/每平方厘米-1*1016原子/每平方厘米。
49.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該半導體島為一硅層或一應變硅層。
50.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該半導體島為一硅鍺層。
51.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)于一晶圓清洗程序中表現(xiàn)出低于10埃/每分鐘的被蝕刻率。
52.根據(jù)權(quán)利要求51所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中于該晶圓清洗程序中所使用的化學品為APM、SPM、HPM或經(jīng)稀釋的氫氟酸溶液。
53.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中構(gòu)成該罩幕圖案的非含氮材料包括二氧化硅、光阻或抗反射涂層。
54.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕區(qū)是設(shè)置于該絕緣層中且距該絕緣層表面一少于200埃的距離。
55.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中該抗凹蝕刻區(qū)為的厚度為2-200埃。
56.根據(jù)權(quán)利要求43所述的具有抗凹蝕絕緣層的半導體結(jié)構(gòu)的制作方法，其中更包括分別于該半導體島上設(shè)置至少一半導體組件的步驟，其中該半導體組件是借由該半導體島以形成電性隔離。
全文摘要
本發(fā)明是關(guān)于一種具有抗凹蝕絕緣層的半導體結(jié)構(gòu)及其制作方法，此結(jié)構(gòu)包括一基底，其上設(shè)置有一絕緣層；復數(shù)個半導體島，分隔地設(shè)置于絕緣層上并部分遮蔽上述絕緣層；以及復數(shù)個抗凹蝕區(qū)(recess－resistant region)，個別地設(shè)置于未為此些半導體島所遮蔽的該絕緣層內(nèi)。
文檔編號H01L21/762GK1549348SQ0315686
公開日2004年11月24日 申請日期2003年9月10日 優(yōu)先權(quán)日2003年5月9日
發(fā)明者楊育佳, 陳豪育, 曹訓志, 楊富量, 胡正明 申請人:臺灣積體電路制造股份有限公司