專利名稱：用于使電阻性陣列中信噪比最大化的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電阻性存儲(chǔ)單元陣列的領(lǐng)域。更具體來(lái)說(shuō)，本發(fā)明涉及用于最大化陣列的信噪比的方法和電阻性存儲(chǔ)器陣列中的存儲(chǔ)結(jié)構(gòu)。
背景技術(shù)：
電阻性隨機(jī)存取存儲(chǔ)器(RAM)是一種交叉點(diǎn)類型的存儲(chǔ)器陣列，由間隔的存儲(chǔ)單元的平面矩陣組成，平面矩陣夾在存儲(chǔ)單元上下的兩個(gè)沿正交方向延伸的導(dǎo)體網(wǎng)格(meshes)之間。一個(gè)例子是圖1中所示的電阻性RAM陣列10。在一個(gè)方向上延伸的行導(dǎo)體12被稱為字線，在一個(gè)通常垂直于第一個(gè)方向的方向上延伸的列導(dǎo)體14被稱為位線。存儲(chǔ)部件16一般被排列成正方形或矩形陣列，使得每個(gè)存儲(chǔ)部件16與一個(gè)字線12和一個(gè)交叉的位線14連接。
在電阻性RAM陣列中，每個(gè)存儲(chǔ)單元的電阻有多于一個(gè)的狀態(tài)，存儲(chǔ)單元中的數(shù)據(jù)是該單元的電阻狀態(tài)的函數(shù)。這些電阻性存儲(chǔ)單元可以包括一個(gè)或多個(gè)磁層、一個(gè)熔絲或抗熔絲(fuse or anti-fuse)、或任何通過(guò)影響元件的額定電阻而存儲(chǔ)或產(chǎn)生信息的元件。其它類型的用于電阻性RAM陣列的元件包括作為只讀存儲(chǔ)器一部分的多硅電阻、以及作為光學(xué)存儲(chǔ)器、成像裝置或浮柵(floating gate)存儲(chǔ)器件的一部分的浮柵晶體管。
一種類型的電阻性隨機(jī)存取存儲(chǔ)器是磁隨機(jī)存取存儲(chǔ)器(MRAM)，其中的每個(gè)存儲(chǔ)單元由多個(gè)由絕緣層隔離的磁層構(gòu)成。一個(gè)磁層被稱作銷接層(pinned layer)，銷接層中的磁朝向是固定的，以便在出現(xiàn)有意義范圍的外加磁場(chǎng)時(shí)不旋轉(zhuǎn)。另一個(gè)磁層被稱作傳感層(senselayer)，傳感層中的磁朝向是在一個(gè)與銷接層的狀態(tài)對(duì)準(zhǔn)的狀態(tài)與一個(gè)與銷接層的狀態(tài)不對(duì)準(zhǔn)的狀態(tài)之間可變的。一個(gè)絕緣隧道勢(shì)壘層夾在磁銷接層與磁傳感層之間。這個(gè)絕緣隧道勢(shì)壘允許在磁銷接層與磁傳感層之間發(fā)生量子力學(xué)穿隧(tunneling)。穿隧是與電子旋轉(zhuǎn)相關(guān)的，引起存儲(chǔ)單元的電阻，該電阻是傳感層和銷接層的磁化的相對(duì)朝向的函數(shù)。傳感層的兩個(gè)狀態(tài)的結(jié)電阻的變化決定著在存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)。2001年1月2日授權(quán)給Brug等人的美國(guó)專利6,169,686公開(kāi)了這樣的一種磁存儲(chǔ)單元存儲(chǔ)器。
參看圖2，圖中顯示了MRAM存儲(chǔ)器。存儲(chǔ)部件16被顯示為一個(gè)三層的存儲(chǔ)單元20。在每個(gè)單元20中按照單元20的磁傳感層22的朝向存儲(chǔ)一位信息。單元20通常有兩個(gè)穩(wěn)定的磁狀態(tài)，對(duì)應(yīng)著邏輯狀態(tài)“1”和“0”。傳感層22上的雙向箭頭15表示這個(gè)二進(jìn)制狀態(tài)功能。單元20中的銷接層24被一個(gè)薄絕緣層26與傳感層隔離。銷接層24有一個(gè)固定的磁朝向，如層24上的單向箭頭17所表示的那樣。當(dāng)傳感層22的磁狀態(tài)是朝向與銷接層24的磁化的方向相同的方向時(shí)，該單元磁化被稱作是“并行的”。類似地，當(dāng)傳感層22的磁狀態(tài)是朝向與銷接層24的磁化的方向相反的方向時(shí)，該單元磁化被稱作是“逆并行的”。這些朝向分別對(duì)應(yīng)于一個(gè)低電阻狀態(tài)和一個(gè)高電阻狀態(tài)。
通過(guò)向在選定存儲(chǔ)單元交叉的字線12和位線14施加電流可以改變選定存儲(chǔ)單元20的磁狀態(tài)。電流產(chǎn)生兩個(gè)正交磁場(chǎng)，它們的組合將把選定存儲(chǔ)單元20的磁朝向在并行的和逆并行的之間轉(zhuǎn)換。其它未選定的存儲(chǔ)單元只從交叉于未選定存儲(chǔ)單元的字線或者位線接收一個(gè)磁場(chǎng)。這一個(gè)磁場(chǎng)強(qiáng)度不足以改變未選定磁場(chǎng)的朝向，因此它們保持它們的磁朝向。
參看圖3，圖中顯示一個(gè)MRAM存儲(chǔ)器陣列30。傳感放大器32連接到選定存儲(chǔ)單元36的位線34。向選定存儲(chǔ)單元36的字線38施加一個(gè)電壓Vr，傳感放大器32向單元36的位線34施加一個(gè)電壓。相同的位線電壓被施加到所有位線34，實(shí)際上將未選定行上的所有單元偏置到零電勢(shì)。這個(gè)行動(dòng)將位線電流互相隔離，實(shí)際上阻塞了多數(shù)否則可能流經(jīng)次級(jí)通路的漏電流，而漏電流有可能在選定存儲(chǔ)單元的傳感功能產(chǎn)生誤差。
應(yīng)當(dāng)明白磁陣列中的字線和位線的導(dǎo)體都對(duì)流經(jīng)這些線的電流有一定量的電阻。跨交叉點(diǎn)的節(jié)上也有對(duì)應(yīng)于存儲(chǔ)器狀態(tài)“1”和“0”的低電阻狀態(tài)和高電阻狀態(tài)。盡管每個(gè)這種電阻的效應(yīng)本身是可忽略不計(jì)的，這些電阻在陣列中的組合效應(yīng)，特別是導(dǎo)體電阻，導(dǎo)致可用于傳感放大器的用來(lái)確定存儲(chǔ)單元的狀態(tài)“1”和“0”的傳感電流的某些減少。如果陣列變得太大，則導(dǎo)體電阻增加，因?yàn)橛懈嗟男泻土小＿@樣，流動(dòng)的電流更多，經(jīng)過(guò)“潛通路”的漏電流也增加。大型陣列中更大的電流和更高的行和列導(dǎo)體電阻能引起沿字線上的相當(dāng)大的電壓降和位線中的不相等的電勢(shì)。這些效應(yīng)引起可用于傳感放大器的傳感電流的嚴(yán)重減少，會(huì)導(dǎo)致在感應(yīng)存儲(chǔ)單元的狀態(tài)時(shí)的出錯(cuò)。
由導(dǎo)體的組合電阻引起誤差的問(wèn)題，隨著存儲(chǔ)器陣列中存儲(chǔ)單元的數(shù)量的增加而更嚴(yán)重。每個(gè)導(dǎo)體必須更長(zhǎng)，以連接到數(shù)量增加的存儲(chǔ)單元，結(jié)果每個(gè)導(dǎo)體的線電阻更大。此外，隨著陣列變得更大，存儲(chǔ)器陣列的設(shè)計(jì)要縮小，以便在不增加陣列尺寸的情況下增加容量。導(dǎo)體被制作得相應(yīng)地更薄和更窄，以便能在不實(shí)質(zhì)地增加行和列導(dǎo)體中的寫電流的情況下向存儲(chǔ)單元寫數(shù)據(jù)。導(dǎo)體這種減少的厚度導(dǎo)致沿每個(gè)導(dǎo)體上的更大的電阻，增加了出錯(cuò)或干擾陣列輸出或信號(hào)的“噪聲”的可能性。
MRAM陣列中每個(gè)存儲(chǔ)單元的“磁阻隧道結(jié)”(MTJ)可能也是個(gè)因素。在為了在不顯著增加陣列尺寸的情況下增加容量而縮小存儲(chǔ)器時(shí)，MTJ電阻增加。這個(gè)增加的電阻導(dǎo)致通過(guò)MTJ的穿隧電流(tunneling current)更小，由此減少信號(hào)電流。穿過(guò)每個(gè)存儲(chǔ)單元的結(jié)的“穿隧電流”是每個(gè)存儲(chǔ)單元的MTJ電阻的函數(shù)，也可能對(duì)陣列的噪聲產(chǎn)生貢獻(xiàn)。結(jié)的MTJ電阻受單元中所用材料以及結(jié)的每邊上各層的各自極性的影響。參看Sharma等人的“Spin-dependenttunneling junctions with AIN and AION barriers”(77 AppliedPhysics Letters，number 14，2000年10月2日)。
所以，需要確定存儲(chǔ)單元的最佳電阻范圍和給定導(dǎo)體電阻的存儲(chǔ)器陣列的最佳尺寸，以便使對(duì)輸出信號(hào)的無(wú)益的誤差貢獻(xiàn)最小化。檢測(cè)陣列中數(shù)據(jù)的能力是按信噪比(SNR)測(cè)量的；SNR越高，誤差率越低。SNR通常是按分貝(dB)測(cè)量的。通過(guò)保持陣列的SNR在一個(gè)可接受的分貝水平之上，將陣列中由電阻導(dǎo)致的誤差保持在一個(gè)可容忍的水平。
換言之，需要確定相對(duì)于存儲(chǔ)器陣列尺寸的MTJ電阻范圍和導(dǎo)體電阻，以使誤差最小化，由此將信噪比保持在一個(gè)最小希望的閾值之上。

發(fā)明內(nèi)容
本發(fā)明提供一種設(shè)計(jì)有用于隨機(jī)存取存儲(chǔ)器(RAM)陣列的方法，該RAM陣列有用于優(yōu)化該陣列的信噪比的電阻元件。選擇多個(gè)存儲(chǔ)單元，將它們?cè)谝粋€(gè)行列矩陣中彼此間隔，每個(gè)存儲(chǔ)單元被選擇得具有一個(gè)在0.25兆歐姆至3.60兆歐姆之間的結(jié)電阻值。多個(gè)導(dǎo)電行線在一行中的存儲(chǔ)單元之間連接，并被選擇得具有一個(gè)在0.0兆歐姆至0.38兆歐姆之間的行單位線單位(row unit line unit)電阻。多個(gè)導(dǎo)電列線在一列中的存儲(chǔ)單元之間連接，并被選擇得具有一個(gè)在存儲(chǔ)單元之間的列單位線單位(column unit line unit)電阻。行單位線單位電阻大約等于列單位線單位電阻。將存儲(chǔ)單元結(jié)電阻的值與行和列單位線電阻的值相關(guān)，使得存儲(chǔ)器陣列的信噪比被保持在20分貝或更大。
在本發(fā)明的另一個(gè)最佳實(shí)施例中，一個(gè)隨機(jī)存取存儲(chǔ)器陣列有選定的、具有為保持陣列的信噪比為20分貝或更大而被相關(guān)的電阻的元件。將多個(gè)存儲(chǔ)單元在一個(gè)行列矩陣中彼此間隔，每個(gè)存儲(chǔ)單元被選擇得具有一個(gè)在0.80兆歐姆至2.80兆歐姆之間的結(jié)電阻值。在一行中的存儲(chǔ)單元之間連接的多個(gè)導(dǎo)電行線被選擇得在存儲(chǔ)單元之間具有一個(gè)值基本在0.0兆歐姆至0.38兆歐姆范圍中的行單位線單位電阻。多個(gè)導(dǎo)電列線在一列中的存儲(chǔ)單元之間連接，并被選擇得具有一個(gè)值基本在0.0兆歐姆至0.38兆歐姆范圍中的列單位線單位電阻。將存儲(chǔ)單元選擇得使得結(jié)電阻的值與行或列單位線電阻的值相關(guān)，以將存儲(chǔ)器陣列中的信噪比保持在20分貝或更大。
最好，在一個(gè)1024×1024存儲(chǔ)單元陣列的優(yōu)化設(shè)計(jì)中，將行或列單位線電阻值選擇得在約0.24兆歐姆至0.38兆歐姆之間，將結(jié)電阻的范圍選擇得在0.8兆歐姆至2.8兆歐姆之間。概括地說(shuō)，將結(jié)電阻值以及列和行單位線電阻值選擇得使得結(jié)電阻值與列和行單位線電阻值的比率約為5百萬(wàn)比1。
按照本發(fā)明的另一個(gè)最佳實(shí)施例，一種磁隨機(jī)存取存儲(chǔ)器(MRAM)陣列有具有為將陣列的信噪比最大化為至少20分貝而確定的電阻的元件。選擇多個(gè)磁阻隧道結(jié)(MTJ)存儲(chǔ)單元，將它們?cè)谝粋€(gè)約N行和N列的正方形矩陣中彼此間隔，每個(gè)存儲(chǔ)單元被選擇得具有一個(gè)在0.25兆歐姆至3.60兆歐姆之間的MTJ電阻值。多個(gè)導(dǎo)電行線在每行中的存儲(chǔ)單元之間連接，每個(gè)行線被選擇得具有N乘以存儲(chǔ)單元之間的行單位電阻的總行線電阻。多個(gè)導(dǎo)電列線在每列中的存儲(chǔ)單元之間連接，每個(gè)列線被選擇得具有N乘以存儲(chǔ)單元之間的列單位電阻的總列線電阻。行和列導(dǎo)體被選擇得使得每行的總行線電阻約等于每列的列線電阻。將MTJ電阻值與行和列導(dǎo)體電阻值選擇得使得MTJ電阻值與總行或列線電阻值的比率必須大于約5百萬(wàn)比1，以保持存儲(chǔ)器陣列的信噪比在20分貝或更大。優(yōu)選地，如果N約等于1024，將MTJ電阻值與總的行和列線電阻值相關(guān)，使得MTJ電阻值與總的行和列線電阻值的比率約等于5,000或更大。
從以下詳細(xì)說(shuō)明本發(fā)明的其它特點(diǎn)和優(yōu)點(diǎn)將顯而易見(jiàn)，以下的說(shuō)明是結(jié)合附圖，通過(guò)對(duì)本發(fā)明原理的舉例而闡述的。


圖1是表示按照本發(fā)明的一種現(xiàn)有技術(shù)電阻交叉點(diǎn)存儲(chǔ)器件的示意圖；圖2是表示現(xiàn)有技術(shù)的MRAM存儲(chǔ)單元以及與之相連的導(dǎo)體的結(jié)構(gòu)的示意圖；圖3是表示具有按照本發(fā)明的傳感元件的現(xiàn)有技術(shù)的存儲(chǔ)器陣列結(jié)構(gòu)的示意圖；圖4A是表示按照本發(fā)明的存儲(chǔ)器陣列中的漏電流和無(wú)益的電壓降的示意圖；圖4B和4C是按照本發(fā)明的外加電壓和作為沿導(dǎo)體線上的元件數(shù)的函數(shù)的信號(hào)電流損失(誤差)量的變化的圖示；圖5是一個(gè)輪廓圖，以圖形表示按照本發(fā)明的作為導(dǎo)體單位電阻和MTJ電阻的函數(shù)的信噪比；圖6、7、8的電路示意圖表示按照本發(fā)明的存儲(chǔ)單元陣列相對(duì)于陣列中的電阻、電流和電壓的動(dòng)態(tài)特性；和圖9和10是表示按照本發(fā)明的優(yōu)選方法的流程圖。
具體實(shí)施例方式
參看圖4A，本發(fā)明的一個(gè)最佳實(shí)施例是MRAM存儲(chǔ)器陣列40。MRAM器件包括一個(gè)按行44和列46排列的存儲(chǔ)單元42的陣列，各行44沿X軸方向延伸，各列46沿Y軸方向延伸。為了簡(jiǎn)化對(duì)本發(fā)明的說(shuō)明，圖中只顯示了較少的存儲(chǔ)單元42。實(shí)踐中，使用的陣列有1024行1024列的存儲(chǔ)單元或更多，各行中的存儲(chǔ)單元數(shù)可以與各列中的存儲(chǔ)單元數(shù)不同。
起字線作用的導(dǎo)體48在存儲(chǔ)器陣列40的一邊上的平面中沿X軸向延伸。起位線作用的導(dǎo)體49在存儲(chǔ)器陣列40的另一邊上的平面中沿Y軸向延伸。最好陣列40的每個(gè)行有一個(gè)字線48，陣列40的每個(gè)列有一個(gè)位線49。每個(gè)存儲(chǔ)單元42位于對(duì)應(yīng)字線48和位線49的交叉點(diǎn)上。
存儲(chǔ)單元42并不僅僅限于任何特定類型的器件。如上所述，可以使用依靠旋轉(zhuǎn)的穿隧器件(spin dependent tunneling device)。通過(guò)校正每個(gè)單元的磁化的方向以代表“1”或“0”，在存儲(chǔ)單元42中存儲(chǔ)數(shù)據(jù)。例如，參看圖2，通過(guò)將傳感層的磁化的方向校正為與銷接層的磁朝向平行，可以在存儲(chǔ)單元42中存儲(chǔ)邏輯值“0”；通過(guò)將傳感層的磁化的方向校正為與銷接層的磁朝向的方向相反或逆平行，可以在存儲(chǔ)單元中存儲(chǔ)邏輯值“1”。
如上所述地將邏輯值存儲(chǔ)在選定的存儲(chǔ)單元中。向所選定的單元的字線和位線施加一個(gè)電壓時(shí)，存儲(chǔ)單元的結(jié)上的電流確定該單元磁化是平行的還是逆平行的。逆平行的朝向最好導(dǎo)致更大的MTJ電阻，由此導(dǎo)致所選定存儲(chǔ)單元的結(jié)上的電流更低。每個(gè)存儲(chǔ)單元在沒(méi)有電的時(shí)候最好保持磁朝向，這被稱作是“非易失的”。
圖4B中的圖表50表示字線52上外加電壓的變化。字線52上的箭頭54、56和58表示在電流沿字線52前進(jìn)時(shí)的電流和電壓降。如圖4B中所示，起初在字線52的開(kāi)始處施加的0.50伏的電壓，在連接1000個(gè)存儲(chǔ)單元的導(dǎo)體的結(jié)尾處將降至不到0.45伏。圖4C中的圖表60表示因列導(dǎo)體電阻對(duì)行位置而產(chǎn)生的漏電流。漏電流從約1.1×10-8安培，在連接1000個(gè)存儲(chǔ)單元的最后行的導(dǎo)體處幾乎減少至零。離傳感放大器遠(yuǎn)的行比靠近傳感放大器的行承受更多的漏電流，因?yàn)閷?dǎo)體電阻更大。
現(xiàn)在參看圖5，圖中給出的輪廓圖70顯示，以分貝為單位的信噪比是以歐姆為單位的導(dǎo)體單位電阻(y軸)和以兆歐為單位的存儲(chǔ)單元的MTJ電阻(x軸)的函數(shù)。虛線78上面的導(dǎo)體單位電阻約為0.24歐姆，用現(xiàn)有的制造工藝就能容易地制造，通常使用的金屬例如銅、鋁或銅鋁合金。通過(guò)增加導(dǎo)體的寬度和厚度，降低導(dǎo)體電阻單位是可能的，但是這將有不利的影響，因?yàn)檫@導(dǎo)致陣列的尺寸的增加，因而需要更大的電流才能向陣列寫數(shù)據(jù)。新開(kāi)發(fā)的金屬合金或超導(dǎo)體有利于降低單位導(dǎo)體電阻，但是現(xiàn)在使用它們可能還不切實(shí)際。
已經(jīng)確定了一個(gè)20分貝的輪廓線72用來(lái)表示一個(gè)閾值，為了保持陣列中的誤差率在可接受的低水平，SNR不應(yīng)降到此閾值以下。在輪廓線72下面，SNR將高于20。SNR最好在線78(0.24歐姆)之上，以便于制造，但要在線72之下，以保持一個(gè)可接受的SNR。因此，最佳的設(shè)計(jì)范圍由圖5中20分貝輪廓線72和虛線78圍起來(lái)的陰影區(qū)74表示。在這個(gè)范圍內(nèi)，單位導(dǎo)體電阻和MTJ電阻范圍對(duì)存儲(chǔ)器陣列是最佳的，與此同時(shí)仍然保持20dB或更佳的SNR。
查看輪廓圖70，顯然，要選擇的行和列導(dǎo)體應(yīng)當(dāng)有一個(gè)在0.38歐姆以下的導(dǎo)體單位電阻，以保持SNR在20分貝或20分貝以上。被選擇的行和列導(dǎo)體最好有一個(gè)在約0.0歐姆至0.38歐姆范圍內(nèi)的單位電阻，如果該導(dǎo)體范圍可得到的話。就圖5的輪廓圖來(lái)說(shuō)，假設(shè)行電阻和列電阻是相同的。然而，本發(fā)明的范圍并不旨在包括不同的行和列單位電阻，只要它們各自降在約0.0歐姆至0.38歐姆的范圍以內(nèi)。同樣，行數(shù)和列數(shù)也可以不同，視電路設(shè)計(jì)而定。
將存儲(chǔ)單元選擇得使得每個(gè)存儲(chǔ)單元的MTJ電阻在約0.25兆歐至3.60兆歐之間，最好在約0.8兆歐至2.8兆歐的范圍內(nèi)。然后將存儲(chǔ)單元結(jié)值與行和列單位線電阻相關(guān)，以在存儲(chǔ)器陣列中提供至少20分貝的信噪比。
參看圖5，在導(dǎo)體電阻的范圍低于0.24、結(jié)電阻的范圍在0.25兆歐至3.60兆歐之間時(shí)，對(duì)存儲(chǔ)器陣列中電阻元件的選擇在制造時(shí)更難以實(shí)現(xiàn)，不過(guò)仍然落在本發(fā)明的范圍內(nèi)。在圖5中，這個(gè)區(qū)域被指定為代表一個(gè)在20和25dB之間的SNR的區(qū)域75、以及25dB以上的SNR的區(qū)域76。這些區(qū)域代表更難以實(shí)現(xiàn)的電阻元件的范圍，對(duì)區(qū)域76來(lái)說(shuō)尤其如此。然而，正如前文提到的那樣，它們?cè)谔厥鈼l件下是可以實(shí)現(xiàn)的，因此屬于本發(fā)明的范圍之內(nèi)。
導(dǎo)體單位電阻將因陣列的大小而異，因?yàn)楫?dāng)陣列變大時(shí)需要更薄的導(dǎo)體。所以，在某種程度上，陣列的大小將決定導(dǎo)體單位電阻。對(duì)于一個(gè)大約1024×1024的存儲(chǔ)單元陣列來(lái)說(shuō)，最好選擇由虛線78所表示的約0.24歐姆的導(dǎo)體單位電阻。虛線78與輪廓線72相交處的點(diǎn)71和73定義可接受的MTJ電阻值的范圍在約0.8兆歐至2.8兆歐之間。
所以在本發(fā)明的一個(gè)最佳實(shí)施例中，對(duì)于行和列導(dǎo)體被選擇得具有約0.24歐姆的導(dǎo)體單位線電阻的一個(gè)1024×1024的存儲(chǔ)單元陣列來(lái)說(shuō)，每行的總電阻是246歐姆，每列的總電阻是246歐姆。將存儲(chǔ)單元選擇得使得MTJ電阻值在0.8兆歐至2.8兆歐之間。這個(gè)數(shù)據(jù)在電路設(shè)計(jì)者為典型存儲(chǔ)器陣列保持可接受的SNR水平時(shí)極其有價(jià)值。
圖5在點(diǎn)77顯示一個(gè)約0.38歐姆的最大值，導(dǎo)體單位線電阻不應(yīng)超過(guò)這個(gè)最大值。所以，圖2中的輪廓線72顯示，對(duì)于最高的約0.38歐姆的導(dǎo)體單位線電阻，應(yīng)當(dāng)將存儲(chǔ)單元選擇得有一個(gè)約1.8兆歐的MTJ電阻值。相應(yīng)地，將MTJ電阻值以及行和列單位線電阻選擇得使得MTJ電阻對(duì)導(dǎo)體單位線電阻的比率約為1.8×10+6至3.8×10-1，即約為五百萬(wàn)比一。設(shè)計(jì)存儲(chǔ)器陣列時(shí)，要選擇存儲(chǔ)單元以及行和列導(dǎo)體，使得MTJ電阻值與行和列單位線電阻值相關(guān)，以在存儲(chǔ)器陣列中提供至少20分貝的信噪比。
如果查看圖5中的輪廓圖來(lái)幫助設(shè)計(jì)一個(gè)有N行和M列的陣列，就能確定MTJ電阻對(duì)一行中給定存儲(chǔ)元件個(gè)數(shù)N和一列中給定存儲(chǔ)元件個(gè)數(shù)M的總線電阻的比率。對(duì)應(yīng)最大可接受導(dǎo)體單位線電阻的導(dǎo)體的總線電阻是0.38歐姆乘以一個(gè)導(dǎo)體線中存儲(chǔ)元件的個(gè)數(shù)N。對(duì)于最大可接受導(dǎo)體單位線電阻，最佳的MTJ存儲(chǔ)單元電阻值約為1.8歐姆。因此，MTJ存儲(chǔ)單元電阻對(duì)總導(dǎo)體線電阻的比率是約1.8×10+6比3.8×10-1，即約5×10+6比N，或五百萬(wàn)比N。所以，對(duì)于典型的1024×1024的存儲(chǔ)單元陣列來(lái)說(shuō)，MTJ存儲(chǔ)單元電阻對(duì)總線電阻的比率是約5000比1。這些參數(shù)和比率對(duì)MRAM陣列設(shè)計(jì)者快速確定陣列中電阻的相對(duì)值有重要的幫助。
制作行和列導(dǎo)體的材料最好是高度導(dǎo)電的，正如銅、鋁、甚至超導(dǎo)材料。在MRAM存儲(chǔ)單元中，銷接層是由反鐵材料構(gòu)成的，傳感層是由受磁場(chǎng)影響的磁性材料構(gòu)成的，諸如鎳鐵、鈷鐵或鎳鈷鐵。絕緣層可以由任何絕緣材料構(gòu)成并且很薄，一般不超過(guò)50埃，以允許發(fā)生穿隧電流。
在一個(gè)例子中，單元結(jié)電阻狀態(tài)可以在低狀態(tài)的1.0兆歐與高狀態(tài)的1.3兆歐之間改變。如果在節(jié)上施加一個(gè)0.5伏的電壓，產(chǎn)生的電流對(duì)低狀態(tài)來(lái)說(shuō)是約500毫微安，對(duì)高狀態(tài)來(lái)說(shuō)是384毫微安。所以，對(duì)于存儲(chǔ)單元中的傳感電流來(lái)說(shuō)，電流信號(hào)變化或窗口(window)在理想情況下一般只有約116毫微安。由于信號(hào)因列和行電阻的損失，有效的窗口更小。因此仔細(xì)設(shè)計(jì)陣列元件以保持在陣列中有令人滿意的信噪比是非常重要的。
提供圖5中所示輪廓圖的方程由下式表達(dá)(1)SNR＝20log(I_signal/Nrms)其中SNR是以分貝計(jì)的信噪比，Nrms是陣列中的總噪聲，I_signal是估計(jì)的可用于傳感一個(gè)存儲(chǔ)單元的信號(hào)。
如果假設(shè)傳感放大器噪聲等于陣列噪聲，則估計(jì)的總噪聲由下式導(dǎo)出(2)Nrms:=[4·k·T·l/R+(4·k·T·l/R)+4·k·T·l/R·m]·BW·2]]>其中BW是傳感放大器的頻率帶寬，T是以開(kāi)氏(Kelvin)溫度單位計(jì)的溫度，R是TMR結(jié)的電阻，k是波茲曼常數(shù)(Bolzmann’s constant)，m和n是陣列中的行數(shù)和列數(shù)。
估計(jì)的可用于傳感的信號(hào)I_signal是由下面的方程導(dǎo)出的(3)I_signal＝(1-I_loss)×(1-1/dR)×V/R其中V是用于感應(yīng)存儲(chǔ)單元的狀態(tài)的外加電壓，R是存儲(chǔ)器結(jié)電阻，dR是高狀態(tài)的結(jié)電阻與低狀態(tài)的結(jié)電阻的比率，I_loss是由下式得出的(4)I_loss:=3·V·(1-1dR)·rcR2·(1+dRn-1)·[Σi1m(m-i)]]]>其中rc是每平方單位的按歐姆計(jì)的導(dǎo)體電阻。
圖6、7和8提供的電路用作以下對(duì)電阻陣列中的電阻的分析。參看圖6，給出對(duì)存儲(chǔ)器陣列每行上的電阻的分析。在簡(jiǎn)化的電路中顯示的電阻陣列80有1到m的若干行和1到n的若干列，每行有一個(gè)導(dǎo)體82，每列有一個(gè)導(dǎo)體84。在每行和每列的交會(huì)處是一個(gè)連接在該行導(dǎo)體和列導(dǎo)體之間的存儲(chǔ)單元86。每個(gè)行導(dǎo)體都有對(duì)流過(guò)其的電流的某種阻抗。每個(gè)行導(dǎo)體82上的位于每個(gè)存儲(chǔ)單元86之間的單位電阻被顯示為電阻(rc)87、88和89。
在讀過(guò)程期間，有電壓施加在選定行上，在節(jié)點(diǎn)81產(chǎn)生電壓V0，該電壓產(chǎn)生的電流I0流過(guò)連接到節(jié)點(diǎn)90的存儲(chǔ)單元86a。沿行0看，單位電阻87在列0與列1之間產(chǎn)生一個(gè)電壓降，這樣就有一個(gè)稍微低一點(diǎn)的電壓V1施加在存儲(chǔ)單元86b上，產(chǎn)生流經(jīng)該存儲(chǔ)單元的電流I1。沿行0上在列1與2之間遇到相同的單位電阻88，在存儲(chǔ)單元86c上產(chǎn)生電壓V2并產(chǎn)生電流I2。繼續(xù)沿著行0，導(dǎo)體82a在每個(gè)列導(dǎo)體84之間都有一個(gè)單位電阻，一直到最后的單位電阻89，在存儲(chǔ)單元86n上產(chǎn)生電壓Vn并產(chǎn)生流過(guò)該存儲(chǔ)單元的電流In。對(duì)于沿列0到n上的0至m的每行，基本上出現(xiàn)相同的現(xiàn)象。
對(duì)行導(dǎo)體電阻的數(shù)學(xué)分析，有下述假設(shè)1.列導(dǎo)體電阻等于零。
2.同一行的每個(gè)存儲(chǔ)單元的TMJ結(jié)電阻的值是R。
3.行導(dǎo)體有一個(gè)單位電阻rc。
為了讀一個(gè)電阻交叉點(diǎn)陣列，向一個(gè)選定行施加電壓V，將列導(dǎo)體或者接地，或者連接到傳感放大器的虛擬地。結(jié)果，在列導(dǎo)體上沒(méi)有電阻或者電位差。因此，電流I0、I1、…、In被限制于對(duì)應(yīng)的列導(dǎo)體0、1、…、n。
我們可以將沿著該行的每個(gè)節(jié)點(diǎn)的電壓寫成V0＝VV1＝V0-rc(I1+I2+...In)V2＝V1-rc(I2+I3+...In)V3＝V2-rc(I3+I4+...In)Vn＝Vn-1-rc(In)對(duì)于一個(gè)每行少于約1000列的合理大小的陣列，并且如果R比rc小得多，則所有電流I1、I2、I3…In大致相等且I＝V/R。因此V0＝V1V1＝V-rcI(n)V2＝V-rcI[n+(n-1)]V3＝V-rcI[n+(n-1)+(n-2)]Vn＝V-rcI[n+(n-1)+(n-2)+(n-3)...+1]于是，可以將沿該行上的任何點(diǎn)(i)處的電壓的通用方程寫成Vi=V-rcIΣj0l(n-j)]]>現(xiàn)在來(lái)看圖7，可以對(duì)陣列中的列電阻作一個(gè)類似的分析。在簡(jiǎn)化的電路中顯示的電阻陣列90有1到m的若干行和1到n的若干列，每行有一個(gè)導(dǎo)體92，每列有一個(gè)導(dǎo)體94。在每行和每列的交會(huì)處是一個(gè)連接在該行導(dǎo)體和列導(dǎo)體之間的存儲(chǔ)單元96。每個(gè)行導(dǎo)體都有對(duì)流過(guò)其的電流的某種阻抗。每個(gè)行導(dǎo)體92上的位于每個(gè)存儲(chǔ)單元96之間的單位電阻被顯示為電阻(rc)97、98和99。
對(duì)列導(dǎo)體電阻的數(shù)學(xué)分析，有下述假設(shè)1.行導(dǎo)體電阻等于零。
2.在最壞情形的分析中，選定存儲(chǔ)單元的TMR結(jié)電阻要在高電阻狀態(tài)中被讀，所有其它單元的TMR結(jié)電阻都處于低電阻狀態(tài)。
3.R結(jié)電阻比m×rc大得多。
因?yàn)?至n-1所有列都相同，我們可以如圖8中所示的那樣將它們組合在一起而不改變陣列的電屬性。這樣，圖8中的簡(jiǎn)化陣列100只有兩列，即具有列導(dǎo)體104的n列和具有列導(dǎo)體102的n-1列，后者是除n列以外的所有列的組合。
為了讀陣列100中的一個(gè)單元，向該選定行(例如第n列的第2行)施加電壓V。該選定行有兩個(gè)狀態(tài)，即高電阻狀態(tài)RH和低電阻狀態(tài)RL。假設(shè)RH和RL都比m×rc大得多。則IH=V(n-1)RL]]>和IL=VRH]]>于是對(duì)于行2，在節(jié)點(diǎn)112V2H=IH·(m-2)rcn-1=VRL(m-2)·rc]]>列n中的最后一個(gè)單元110的TMR結(jié)上的電壓有最大誤差Vn=V-rcIΣj0n(n-j)]]>Error_row(％)＝(V-Vn)/V×100Error_row(%)=V-[V-rcVRΣj0n(n-j)]V×100]]>Error_row(%)=[rcRΣj0nn-j]×100]]>所以該誤差與行導(dǎo)體電阻和陣列大小成正比，與TMR結(jié)電阻成反比。
注如果rc＝0.2歐姆，R＝106歐姆且n＝1000，則在該行的結(jié)尾處的TMR上的電壓將有10％的減少。
對(duì)于節(jié)點(diǎn)114處的電壓，V3L＝IL(m-2)rc＝V/RH(m-2)rc因此對(duì)于任何行，將行2用變量a替代RH(a)＝V/RL(m-a)rcRL(a)＝V/RH(m-a)rc可以看到，在(n-1)個(gè)列上的電勢(shì)電壓與選定列n上的電勢(shì)電壓之間有一個(gè)小的差別。
ΔV(a)＝VH(a)-VL(a)ΔV(a)＝[V/RL-V/RH]rc(m-a)電壓的小差別ΔV(a)將導(dǎo)致小漏電電流Δi(a)流過(guò)存儲(chǔ)單元100，如圖8中所示的那樣。Δi(a)=ΔV(a)RL+RLn-1=[V/RL-V/RH]rc(m-a-1)[1RL+RLn-1]]]>結(jié)果，將任何給定行“a”處的總漏電電流Ileak估計(jì)為Ileak(a)=[V/RL-V/RH][1RL+RLn-1]rc·[(m-a)+(m-a-1)+(m-a-2)...]]]>Ileak(a)=[V/RL-V/RH][1RL+RLn-1]rc·Σj0m-a(m-a-i)]]>因此通過(guò)在行0上選擇一個(gè)要讀取的存儲(chǔ)單元，確定該存儲(chǔ)單元的狀態(tài)的傳感電流將因?yàn)橛幸粋€(gè)大的漏電電流Ileak而有最大的誤差。
Ileak可以寫成Ileak=[V/RL-V/RH][1RL+RLn-1]rc·Σj0m(m-j)]]>其中IH＝R/RL，IL+V/RH，RH＝RL(1+ΔR/RL)和ΔR＝RH-RLΔR/RL(％)是TMR結(jié)從低電阻狀態(tài)到高電阻狀態(tài)的百分比變化。由于漏電電流而相對(duì)于信號(hào)窗口IH-IL的百分比誤差可估計(jì)為Error-column(%)=[IleakIH-IL]×100]]>Error-column(%)=(V/RL-V/RH)(V/RL-V/RH)[rcRLΣj0m(m-j)]×100]]>Error-column(%)=[rcRLΣj0m(m-j)]×100]]>對(duì)于正方形矩陣陣列來(lái)說(shuō)，m＝n，由行導(dǎo)體電阻導(dǎo)致的百分比誤差與由列導(dǎo)體電阻導(dǎo)致的百分比誤差大約相同。
以上分析提供了對(duì)行導(dǎo)體電阻導(dǎo)致誤差和由列導(dǎo)體電阻導(dǎo)致的誤差的估計(jì)。這些計(jì)算表明導(dǎo)體電阻、TMR結(jié)電阻和陣列大小都對(duì)陣列的誤差率有重要影響。
因此，陣列的設(shè)計(jì)者需要為導(dǎo)體電阻、TMR結(jié)電阻和陣列大小尋求最佳的工作范圍。
在一個(gè)標(biāo)準(zhǔn)的制造過(guò)程中，特別是對(duì)于MRAM器件，也選擇導(dǎo)體的厚度，以優(yōu)化對(duì)數(shù)據(jù)的寫。又窄又薄的導(dǎo)體用于寫是更好的，但是產(chǎn)生比較高的導(dǎo)體電阻，這將降低信噪比(SNR)。因此，誤差率將比較高。通過(guò)使用本文所述的發(fā)明，可以獲得優(yōu)化的參數(shù)，使得對(duì)選定的陣列大小和導(dǎo)體電阻有更好的SNR。相應(yīng)地，誤差率能得到減少，由此更少需要誤差校正軟件和電路。
現(xiàn)在看圖9和10，圖中提供了用于進(jìn)一步解釋本發(fā)明的兩個(gè)優(yōu)選方法的流程圖。在圖9中，在步驟120，在一個(gè)行列矩陣中將多個(gè)存儲(chǔ)單元互相隔離。在122，將每個(gè)存儲(chǔ)單元選擇得有一個(gè)在0.25兆歐與3.60兆歐之間的結(jié)電阻值。然后在124，在多個(gè)行中的存儲(chǔ)單元之間連接多個(gè)導(dǎo)電行線。在126，將每個(gè)導(dǎo)電行線選擇得在相鄰存儲(chǔ)單元間有一個(gè)單位行電阻，其中每行的單位行電阻有一個(gè)在0.0歐姆至0.38歐姆之間的值。然后在步驟128，在多個(gè)列中的存儲(chǔ)單元之間連接多個(gè)導(dǎo)電列線。在130，將每個(gè)導(dǎo)電行線選擇得有一個(gè)基本上在0.0歐姆至0.38歐姆之間的單位列電阻。最后，在步驟132，將存儲(chǔ)單元結(jié)電阻的值與行和列單位線電阻的值相關(guān)，以便在電阻存儲(chǔ)器陣列中有一個(gè)20分貝或更大的信噪比。
本發(fā)明的另一個(gè)優(yōu)選方法在圖10中表示。在圖10中，在步驟140，在一個(gè)行列矩陣中將多個(gè)存儲(chǔ)單元互相隔離。在142，將每個(gè)存儲(chǔ)單元選擇得有一個(gè)在0.80兆歐與2.80兆歐之間的結(jié)電阻值。然后在144，在多個(gè)行中的存儲(chǔ)單元之間連接多個(gè)導(dǎo)電行線。在146，將每個(gè)導(dǎo)電行線選擇得在相鄰存儲(chǔ)單元間有一個(gè)單位行電阻，其中每行的單位行電阻有一個(gè)基本上在0.24歐姆至0.38歐姆之間的值。然后在步驟148，在多個(gè)列中的存儲(chǔ)單元之間連接多個(gè)導(dǎo)電列線。在150，將每個(gè)導(dǎo)電行線選擇得有一個(gè)基本上在0.24歐姆至0.38歐姆之間的單位列電阻。最后，在步驟152，將存儲(chǔ)單元結(jié)電阻的值與行和列單位線電阻的值相關(guān)，以便在電阻存儲(chǔ)器陣列中有一個(gè)20分貝或更大的信噪比。
盡管以上實(shí)施例是本發(fā)明的代表，對(duì)于本技術(shù)領(lǐng)域的熟練人員來(lái)說(shuō)，通過(guò)考察本說(shuō)明書和后附的權(quán)利要求書或者通過(guò)對(duì)所公開(kāi)的發(fā)明的實(shí)施例的實(shí)踐，其它實(shí)施方案是顯而易見(jiàn)的。本說(shuō)明書及其中的實(shí)施例應(yīng)視作只是示例性的，本發(fā)明是由各權(quán)利要求及其等同物界定的。
權(quán)利要求
1.一種設(shè)計(jì)隨機(jī)存取存儲(chǔ)器(RAM)陣列(80)的方法，該陣列有電阻元件(rc，R)，用于為陣列保持20分貝或更大的信噪比，該方法包含(a)在一個(gè)行和列的矩陣(40)中將多個(gè)存儲(chǔ)單元(42)安排得互相隔離，每個(gè)存儲(chǔ)單元被選擇得有一個(gè)在0.25兆歐與3.60兆歐之間的結(jié)電阻值(R)。(b)安排多個(gè)導(dǎo)電行線(44)，每個(gè)行線在一行(44)中的存儲(chǔ)單元(42)之間連接并被選擇得在存儲(chǔ)單元(42)之間有一個(gè)基本上在0.0歐姆至0.38歐姆之間的行單位線電阻(rc)值。(c)安排多個(gè)導(dǎo)電列線(46)，每個(gè)列線在一列(46)中的存儲(chǔ)單元(42)之間連接并被選擇得在存儲(chǔ)單元(42)之間有一個(gè)基本上在0.0歐姆至0.38歐姆之間的列單位線電阻(rc)值。(d)將存儲(chǔ)單元結(jié)電阻(R)的值與行和列單位線電阻(rc)的值相關(guān)，以便在電阻存儲(chǔ)器陣列(40)中有一個(gè)20分貝或更大的信噪比。
2.如權(quán)利要求1所述的方法，其中行或列單位線電阻(rc)的值被選擇得在約0.24歐姆至0.38歐姆之間的范圍內(nèi)，結(jié)電阻(R)的范圍被選擇得在0.8兆歐與2.8兆歐之間。
3.如權(quán)利要求1所述的方法，其中將存儲(chǔ)單元(42)的結(jié)電阻值(R)與行或列單位線電阻(rc)的值相關(guān)，使得結(jié)電阻(R)與行或列單位線電阻(rc)的比率是約五百萬(wàn)比1。
4.如權(quán)利要求1所述的方法，其中在有N行和M列的存儲(chǔ)器陣列(40)中將結(jié)電阻值(R)值與總的行或列單位線電阻(rc)值相關(guān)，以保持結(jié)電阻(R)與總的行或列單位線電阻(rc)的比率大于約五百萬(wàn)比N或M。
5.如權(quán)利要求4所述的方法，其中N和M等于約1024，并且保持MTJ電阻(R)與總的行或列單位線電阻(rc)的比率在5,000或更大。
6.一種電阻性隨機(jī)存取存儲(chǔ)器(RAM)陣列(40)，該陣列有用于為陣列保持20分貝或更大的信噪比的元件電阻值，該陣列包含(a)在一個(gè)行(44)和列(46)的矩陣中的互相隔離的多個(gè)存儲(chǔ)單元(42)，每個(gè)存儲(chǔ)單元(42)被選擇得有一個(gè)在0.25兆歐與3.60兆歐之間的結(jié)電阻(R)值。(b)多個(gè)導(dǎo)電行線(44)，每個(gè)行線在一行中的存儲(chǔ)單元(42)之間連接并被選擇得在存儲(chǔ)單元之間有一個(gè)值基本上在0.0歐姆至0.38歐姆之間的行單位線電阻。(c)多個(gè)導(dǎo)電列線(46)，每個(gè)列線在一列(46)中的存儲(chǔ)單元(42)之間連接并被選擇得在存儲(chǔ)單元之間有一個(gè)列單位線電阻(rc)，行單位線電阻約等于列單位線電阻。(d)其中，存儲(chǔ)單元結(jié)電阻(R)的值被與行或列單位線電阻(rc)的值相關(guān)，以便電阻存儲(chǔ)器陣列中的信噪比是20分貝或更大。
7.如權(quán)利要求6所述的存儲(chǔ)器陣列，其中該多個(gè)存儲(chǔ)單元(42)被安排在一個(gè)10,24×1,024的存儲(chǔ)單元陣列中，行和列單位線電阻(rc)的值被選擇得落在0.24歐姆至0.38歐姆之間的范圍內(nèi)，存儲(chǔ)單元被選擇得有一個(gè)在0.8兆歐與2.8兆歐之間的結(jié)電阻。
8.如權(quán)利要求7所述的存儲(chǔ)器陣列，其中將結(jié)電阻(R)值與行或列單位線電阻(rc)值相關(guān)，使得結(jié)電阻(R)值與行或列單位線電阻(rc)值的比率是約五百萬(wàn)比1。
9.如權(quán)利要求6所述的存儲(chǔ)器陣列，其中將行和列單位線電阻(rc)值選擇得使得行導(dǎo)體的總行電阻約等于列導(dǎo)體的總列電阻。
10.如權(quán)利要求6所述的存儲(chǔ)器陣列，其中存儲(chǔ)單元(42)是個(gè)MTJ器件(16)，具有一個(gè)磁朝向固定的銷接層(24)、一個(gè)響應(yīng)外加磁場(chǎng)而在磁朝向狀態(tài)之間改變的傳感層(22)、和一個(gè)位于銷接層與傳感層之間的絕緣層(26)。
全文摘要
公開(kāi)了一種使電阻性陣列中信噪比最大化的方法，包括在行和列的矩陣(40)中將多個(gè)存儲(chǔ)單元(42)彼此隔開(kāi)，對(duì)每個(gè)存儲(chǔ)單元(42)選擇一個(gè)結(jié)電阻(R)；將每個(gè)行導(dǎo)線連接在行(44)中的存儲(chǔ)單元(42)之間，并在存儲(chǔ)單元(42)之間選擇一個(gè)行單位線電阻(r
文檔編號(hào)H01L29/788GK1407557SQ02141490
公開(kāi)日2003年4月2日 申請(qǐng)日期2002年8月30日 優(yōu)先權(quán)日2001年8月31日
發(fā)明者L·T·特蘭 申請(qǐng)人:惠普公司