一種存儲陣列和包含該存儲陣列的nor閃存存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及集成電路領(lǐng)域，具體地，涉及一種存儲陣列和包含該存儲陣列的NOR閃存存儲器。
【背景技術(shù)】
[0002]在現(xiàn)有的N0R(或非)閃存存儲器中，其存儲陣列的示例性結(jié)構(gòu)通常如圖1和圖2所示。存儲單元陣列10及偽單元陣列20、30位于同一 P阱40中，存儲單元陣列10的字線WL用于選通相應(yīng)的信息存儲管。偽單元陣列20、30的字線(即其控制刪)浮置(如圖1的存儲陣列所示)或者接地(如圖2的存儲陣列所示)，而且偽單元陣列20、30的源極與存儲單元陣列10的源極連接。P阱驅(qū)動器60給P阱40提供電壓，P阱40位于深N阱50中。
[0003]圖1和圖2所示的存儲陣列的缺點在于，在擦寫存儲單元陣列10時，偽單元陣列20、30容易受到干擾，進(jìn)而會使得存儲單元陣列10的閾值電壓Vt的分布不一致，并影響數(shù)據(jù)的讀取精度。
【實用新型內(nèi)容】
[0004]本實用新型的目的是提供一種存儲陣列和包含該存儲陣列的NOR閃存存儲器，其能夠減小擦寫存儲單元陣列時偽單元陣列所受到的干擾，進(jìn)而能夠提高存儲單元陣列的閾值電壓Vt的分布一致性，并提高數(shù)據(jù)的讀取精度。
[0005]為了實現(xiàn)上述目的，本實用新型提供一種存儲陣列，該存儲陣列包括位于同一阱中的存儲單元陣列和偽單元陣列以及向所述阱提供電壓的阱驅(qū)動器，其特征在于，所述存儲單元陣列邊緣處的信息存儲管的漏極與所述偽單元陣列中與該邊緣處的信息存儲管相鄰的偽單元管的漏極連接，所述偽單元陣列的字線與所述阱驅(qū)動器連接。
[0006]優(yōu)選地，所述阱為P型阱。
[0007]優(yōu)選地，所述存儲單元陣列和所述偽單元陣列由浮柵MOS管構(gòu)成。
[0008]本實用新型還提供一種NOR閃存存儲器，其特征在于，該NOR閃存存儲器包括上述的存儲陣列。
[0009]通過上述技術(shù)方案，由于偽單元陣列的字線連接到其所處的阱的阱驅(qū)動器上，因此使得偽單元陣列的字線與其所處的阱的電位相同，這樣在存儲單元陣列的擦寫過程中，偽單元陣列的字線與其所處的阱之間的電位差始終保持為零，因此偽單元陣列的閾值電壓Vt不會受到偽單元陣列的字線與其所處的阱之間的壓差的影響而變低，進(jìn)而不會因偽單元陣列的閾值電壓的降低而產(chǎn)生漏電流，更不會影響數(shù)據(jù)的讀取精度，而且由于存儲單元陣列邊緣處的信息存儲管的漏極與所述偽單元陣列中與該邊緣處的信息存儲管相鄰的偽單元管的漏極連接，因此能夠確保存儲單元陣列的閾值電壓Vt的分布一致性。
[0010]本實用新型的其它特征和優(yōu)點將在隨后的【具體實施方式】部分予以詳細(xì)說明。
【附圖說明】
[0011]附圖是用來提供對本實用新型的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本實用新型，但并不構(gòu)成對本實用新型的限制。在附圖中:
[0012]圖1是現(xiàn)有存儲陣列的一種縱向剖面示意圖；
[0013]圖2是現(xiàn)有存儲陣列的另一縱向剖面示意圖；
[0014]圖3是根據(jù)本實用新型一種實施方式的存儲陣列的縱向剖面示意圖；
[0015]圖4示出了位于同一個阱中的偽單元陣列的字線與存儲單元陣列的字線之間的位置關(guān)系；以及
[0016]圖5是根據(jù)本實用新型一種實施方式的存儲陣列的電路示意圖。
【具體實施方式】
[0017]以下結(jié)合附圖對本實用新型的【具體實施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本實用新型，并不用于限制本實用新型。
[0018]圖3示出了根據(jù)本實用新型一種實施方式的存儲陣列的縱向剖面示意圖。如圖3所示，該存儲陣列包括位于同一阱40中的存儲單元陣列10和偽單元陣列20、30，該存儲陣列還包括向所述阱40提供電壓的阱驅(qū)動器60，其特征在于，所述存儲單元陣列10的邊緣處的信息存儲管的漏極與所述偽單元陣列20(30)中與該邊緣處的信息存儲管相鄰的偽單元管的漏極連接(如圖3中的標(biāo)號70、80所示)，所述偽單元陣列20、30的字線(也即其控制柵)與所述阱驅(qū)動器60連接。
[0019]另外，圖3中還示出了所述存儲單元陣列10的字線WL(也即柵極)，這些字線用于接收控制所述存儲單元陣列10的擦寫的控制信號。
[0020]這樣，在根據(jù)本實用新型的技術(shù)方案中，通過將處在同一個阱40中、兩邊用作偽單元的偽單元陣列20、30的字線連接到其所處的阱40的阱驅(qū)動器60上，能夠使得偽單元陣列20、30的字線和阱40處于相同的電位，這樣，在存儲單元陣列10的擦寫過程中，偽單元陣列20、30的字線和阱40之間的電位差就始終保持為零，從而偽單元陣列20、30的閾值電壓Vt就不會受到偽單元陣列20、30的字線與阱40之間的壓差的影響而變低，進(jìn)而不會因偽單元陣列20、30的閾值電壓降低而產(chǎn)生漏電流，更不會影響數(shù)據(jù)的讀取精度。而且，由于存儲單元陣列10的邊緣處的信息存儲管的漏極與所述偽單元陣列20(30)中與該邊緣處的信息存儲管相鄰的偽單元管的漏極連接，因此能夠使得存儲單元陣列10的閾值電壓分布具有較好的一致性。
[0021]優(yōu)選地，所述阱40為P型阱。該P(yáng)型阱位于深N阱50中。
[0022]優(yōu)選地，所述存儲單元陣列10和所述偽單元陣列20、30由浮柵MOS管構(gòu)成。這樣，存儲單元陣列10和所述偽單元陣列20、30的字線即為其控制刪。
[0023]另外，圖4示例性地示出了位于同一個阱40中的偽單元陣列20、30的字線與存儲單元陣列10的字線之間的位置關(guān)系。
[0024]圖5是根據(jù)本實用新型一種實施方式的存儲陣列的電路示意圖。如圖5所示，偽單元陣列20中控制柵連接到DWLO的偽單元管的漏極與存儲單元陣列10中字線連接到WLO的信息存儲管的漏極(即其位線)連接，偽單元陣列30中控制柵連接到DWLm的偽單元管的漏極與存儲單元陣列10中字線連接到WLm-1的信息存儲管的漏極(即其位線)連接。偽單元陣列20和30中的偽單元管的控制柵均連接到阱驅(qū)動器60。圖5中還示意性地示出了信息存儲管和偽單元管的源極SO?Sn-1的連接方式，其中可以將16或32或更多個源極連接在一起。
[0025]本實用新型還提供一種NOR閃存存儲器，其特征在于，該NOR閃存存儲器包括上面所述的存儲陣列。
[0026]以上結(jié)合附圖詳細(xì)描述了本實用新型的優(yōu)選實施方式，但是，本實用新型并不限于上述實施方式中的具體細(xì)節(jié)，在本實用新型的技術(shù)構(gòu)思范圍內(nèi)，可以對本實用新型的技術(shù)方案進(jìn)行多種簡單變型，這些簡單變型均屬于本實用新型的保護(hù)范圍。
[0027]此外，本實用新型的各種不同的實施方式之間也可以進(jìn)行任意組合，只要其不違背本實用新型的思想，其同樣應(yīng)當(dāng)視為本實用新型所公開的內(nèi)容。
【主權(quán)項】
1.一種存儲陣列，該存儲陣列包括位于同一阱中的存儲單元陣列和偽單元陣列以及向所述阱提供電壓的阱驅(qū)動器，其特征在于，所述存儲單元陣列邊緣處的信息存儲管的漏極與所述偽單元陣列中與該邊緣處的信息存儲管相鄰的偽單元管的漏極連接，所述偽單元陣列的字線與所述阱驅(qū)動器連接。2.根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，所述阱為P型阱。3.根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于，所述存儲單元陣列和所述偽單元陣列由浮柵MOS管構(gòu)成。4.一種NOR閃存存儲器，其特征在于，該NOR閃存存儲器包括權(quán)利要求1至3中任一權(quán)利要求所述的存儲陣列。
【專利摘要】本實用新型涉及集成電路領(lǐng)域，公開了一種存儲陣列和包含該存儲陣列的NOR閃存存儲器，該存儲陣列包括位于同一阱中的存儲單元陣列和偽單元陣列以及向所述阱提供電壓的阱驅(qū)動器，其特征在于，所述存儲單元陣列邊緣處的信息存儲管的漏極與所述偽單元陣列中與該邊緣處的信息存儲管相鄰的偽單元管的漏極連接，所述偽單元陣列的字線與所述阱驅(qū)動器連接。該存儲陣列和包含該存儲陣列的NOR閃存存儲器能夠減小擦寫存儲單元陣列時偽單元陣列所受到的干擾，進(jìn)而能夠提高存儲單元陣列的閾值電壓Vt的分布一致性，并提高數(shù)據(jù)的讀取精度。
【IPC分類】G11C16/14, G11C16/06
【公開號】CN204904841
【申請?zhí)枴緾N201520429183
【發(fā)明人】龔正輝, 陶勝
【申請人】四川省豆萁科技股份有限公司
【公開日】2015年12月23日
【申請日】2015年6月19日