入端，輸出INV1信號；第二復制位線RBLB連接第二反相器INV2的輸入端，輸出INV2信號；信號INV2和Q^妾到第一與非門NANDl的 輸入端，第一與非門NANDl的輸出端接到第三反相器INV3的輸入端，輸出信號SAE。
2. 根據權利要求1所述的雙端流水線型復制位線電路，其特征在于，所述的復制單元 RC包括第一PMOS管Pl、第二PMOS管P2、第一NMOS管Nl、第二NMOS管N2、第三NMOS管N3 和第四NMOS管N4 ; 其中，第一PMOS管Pl與第一NMOS管Nl構成一個反相器；第一PMOS管Pl的柵極與 第一NMOS管Nl的柵極連接在一起后接到電源電壓VDD上；第一PMOS管Pl的漏極與第一 NMOS管Nl的漏極連接在一起后接到第三NMOS管N3的源極； 第二PMOS管P2與第二NMOS管N2構成一個反相器；第二PMOS管P2的柵極與第二NMOS 管N2的柵極連接在一起后接到電源電壓VDD上；第二PMOS管P2的漏極與第二NMOS管N2 的漏極連接在一起后接到第四NMOS管M的源極； 第三NMOS管N3的柵極為復制單元RC相連的第一時鐘信號端CK1，第四NMOS管M的 柵極為復制單元RC相連的第二時鐘信號端CK2,第三NMOS管N3的漏極接復制單元RC相連 的第一位線信號端BL，第四NMOS管M的漏極接復制單元RC相連的第二位線信號端BLB。
3. 根據權利要求1所述的雙端流水線型復制位線電路，其特征在于，所述第一控制電 路CTL1到第N控制電路CTLN中的每一控制電路CTLi均包括： 第一PMOS管Pl、第二PMOS管P2、第三PMOS管P3、第一NMOS管Nl、第二NMOS管N2、第 三NMOS管N3和第四NMOS管N4 ; 其中，第一PMOS管Pl與第一NMOS管Nl構成一個反相器；第一PMOS管Pl的柵極與第 一NMOS管Nl的柵極接在一起后接輸入端EN;第一PMOS管Pl的源極連接到電源電壓VDD 上，第一NMOS管Nl的源極連接到地；第一PMOS管Pl的漏極與第一NMOS管Nl的漏極連接 到一起，并接到第二PMOS管和第二NMOS管的柵極； 第二PMOS管P2的源極接輸入信號IN，第二NMOS管N2的源極接地；第二PMOS管P2的 漏極與第二NMOS管N2的漏極接在一起并接到輸出端OUT以及第三NMOS管N3的漏極； 第三PMOS管P3的柵極和第四NMOS管M的柵極接在一起并接到輸入端IN;第三PMOS管P3的源極接電源電壓VDD，第四NMOS管M的源極接地；第三PMOS管P3的漏極與第四 NMOS管M的漏極接在一起并接到第三NMOS管N3的柵極。
4. 根據權利要求1-3任一項所述的雙端流水線型復制位線電路，其特征在于，所述的D 觸發(fā)器為具有時鐘邊沿觸發(fā)、低電平復位功能并且具有兩輸出且兩輸出信號為相反信號的 D觸發(fā)器。
5. -種雙端流水線型復制位線電路，其特征在于，包括： 第一反相器INVl，第二反相器INV2,第三反相器INV3,第一與非門NANDl，第一復制位 線RBL、第二復制位線RBLB、第一預充PMOS管PRl、第二預充PMOS管PR2、第一D觸發(fā)器DFF1 到第ND觸發(fā)器DFFn、第一控制電路CTL1到第N控制電路CTLN、第一充電PMOS管P1到第N 充電PMOS管Pn、每組K個共（N+1) /2組復制單元RC以及一組X個冗余單元DC;其中，N為 奇數(shù)； PR信號連接第一預充PMOS管PRl和第二預充PMOS管PR2的柵極，第一預充PMOS管PRl和第二預充PMOS管PR2的源極接電源電壓VDD，漏極分別接第一復制位線RBL和第二 復制位線RBLB;第一充電PMOS管P1到第N充電PMOS管PN的柵極分別接Yi信號到YN，源 極接電源電壓VDD，偶數(shù)部分的漏極分別接第一復制位線RBL，奇數(shù)部分的漏極分別接第二 復制位線RBLB;其中，Y1信號到YN分別為第一D觸發(fā)器DFFi到第ND觸發(fā)器DFFQB端 輸出信號； 時鐘信號線CLK與第一D觸發(fā)器DFF1的時鐘輸入端CK和第一控制電路CTLi到第N控 制電路CTlJ^使能端EN相連；第一控制電路CTLi到第N-I控制電路CTLN_i的輸入端IN分 別連1到YN信號，第N控制電路CTL 輸入端IN接電源電壓VDD;第一控制電路CTL:到 第N控制電路CTlJ^輸出端OUT分別連第一D觸發(fā)器DFFi到第ND觸發(fā)器DFF^勺復位端RN； 第一D觸發(fā)器DFF1的輸入端D接電源電壓VDD，第二D觸發(fā)器DFF2到第ND觸發(fā)器DFFN 分別依次交替接INVjPINV2信號；第一D觸發(fā)器DFFi到第ND觸發(fā)器DFFN的輸出端輸出QjljQN信號，QQ^分別連接到第二D觸發(fā)器DFF2到第ND觸發(fā)器DFF輸入端D，且 Q1信號又連接到第一組K個復制單元RC的第一時鐘信號端CKl上，Q2連接到第一組K個復 制單元RC的第二時鐘信號端CK2上，〇3和Q4分別接到第二組K個復制單元RC的第一時鐘 信號端CKl和第二時鐘信號端CK2 ;以此類推，QN_2和QN_i分別接到第（N-I) /2組K個復制 單元RC的第一時鐘信號端CKl和第二時鐘信號端CK2,Qn接到第（N+1) /2組K個復制單元 RC的第一時鐘信號端CKl;第（N+1)/2組K個復制單元RC的第二時鐘信號端CK2接地； 第一組K個復制單元RC到第（N+1)/2組復制單元RC的第一位線信號端BL均與第一 復制位線RBL端連接，第二位線信號端BLB均與第二復制位線RBLB端連接；一組X個冗余 單元DC的第一位線信號端BL均與第一復制位線RBL電連接，冗余單元DC的第二位線信號 端BLB均與第二復制位線RBLB電連接，而冗余單元DC的第一字線控制信號端CKl和第二 字線控制信號端CK2均接地； 第一復制位線RBL連接第一反相器INVl的輸入端，輸出INV1信號；第二復制位線RBLB連接第二反相器INV2的輸入端，輸出INV2信號；信號INVJPQ^妾到第一與非門NANDl的 輸入端，第一與非門NANDl的輸出端接到第三反相器INV3的輸入端，輸出信號SAE。
6. 根據權利要求5所述的雙端流水線型復制位線電路，其特征在于，所述的復制單元 RC包括第一PMOS管Pl、第二PMOS管P2、第一NMOS管Nl、第二NMOS管N2、第三NMOS管N3 和第四NMOS管N4 ; 其中，第一PMOS管Pl與第一NMOS管Nl構成一個反相器；第一PMOS管Pl的柵極與 第一NMOS管Nl的柵極連接在一起后接到電源電壓VDD上；第一PMOS管Pl的漏極與第一 NMOS管Nl的漏極連接在一起后接到第三NMOS管N3的源極； 第二PMOS管P2與第二NMOS管N2構成一個反相器；第二PMOS管P2的柵極與第二NMOS管N2的柵極連接在一起后接到電源電壓VDD上；第二PMOS管P2的漏極與第二NMOS管N2 的漏極連接在一起后接到第四NMOS管M的源極； 第三NMOS管N3的柵極為復制單元RC相連的第一時鐘信號端CK1，第四NMOS管M的 柵極為復制單元RC相連的第二時鐘信號端CK2,第三NMOS管N3的漏極接復制單元RC相連 的第一位線信號端BL，第四NMOS管M的漏極接復制單元RC相連的第二位線信號端BLB。
7. 根據權利要求5所述的雙端流水線型復制位線電路，其特征在于，所述第一控制電 路CTL1到第N控制電路CTLN中的每一控制電路CTLi均包括： 第一PMOS管Pl、第二PMOS管P2、第三PMOS管P3、第一NMOS管Nl、第二NMOS管N2、第 三NMOS管N3和第四NMOS管N4 ; 其中，第一PMOS管Pl與第一NMOS管Nl構成一個反相器；第一PMOS管Pl的柵極與第 一NMOS管Nl的柵極接在一起后接輸入端EN;第一PMOS管Pl的源極連接到電源電壓VDD 上，第一NMOS管Nl的源極連接到地；第一PMOS管Pl的漏極與第一NMOS管Nl的漏極連 接到一起，并接到第二PMOS管和第二NMOS管的柵極； 第二PMOS管P2的源極接輸入信號IN，第二NMOS管N2的源極接地；第二PMOS管P2的 漏極與第二NMOS管N2的漏極接在一起并接到輸出端OUT以及第三NMOS管N3的漏極； 第三PMOS管P3的柵極和第四NMOS管M的柵極接在一起并接到輸入端IN;第三PMOS管P3的源極接電源電壓VDD，第四NMOS管M的源極接地；第三PMOS管P3的漏極與第四 NMOS管M的漏極接在一起并接到第三NMOS管N3的柵極。
8.根據權利要求5-7任一項所述的雙端流水線型復制位線電路，其特征在于，所述的D觸發(fā)器為具有時鐘邊沿觸發(fā)、低電平復位功能并且具有兩輸出且兩輸出信號為相反信號的 D觸發(fā)器。
【專利摘要】本實用新型公開了一種雙端流水線型復制位線電路，其具體實現(xiàn)根據流水次數(shù)不同有兩種實現(xiàn)方式，該電路能夠降低SRAM中靈敏放大器控制時序產生電路的工藝偏差，即提高了SRAM中靈敏放大器控制時序產生電路的工藝容忍能力，可以在不影響位線預充時間、不大幅度增大設計面積的情況下將工藝偏差降低為傳統(tǒng)復制位線的且為了保證本實用新型電路的平均延遲與傳統(tǒng)復制位線電路的相等，則有流水次數(shù)N＝M*K，且當M＝1時，即復制位線長度與傳統(tǒng)相等時，得到SAE的工藝偏差最小，為傳統(tǒng)復制位線產生的SAE的偏差的1/N。
【IPC分類】G11C11-413
【公開號】CN204463836
【申請?zhí)枴緾N201520023085
【發(fā)明人】彭春雨, 陶有武, 盧文娟, 閆錦龍, 陳軍寧, 李正平, 譚守標, 吳秀龍, 藺智挺
【申請人】安徽大學
【公開日】2015年7月8日
【申請日】2015年1月13日