存儲設(shè)備及其處理方法
【專利說明】存儲設(shè)備及其處理方法
[0001]相關(guān)申請的交叉引用
[0002]本申請基于并要求2014年7月1日提交的日本專利申請N0.2014-135795的優(yōu)先權(quán)，其全文以引用方式并入本文。
技術(shù)領(lǐng)域
[0003]在此描述的實施例一般涉及存儲設(shè)備及其處理方法。
【背景技術(shù)】
[0004]—種類型的存儲設(shè)備具有設(shè)備睡眠功能。設(shè)備睡眠功能是響應(yīng)于來自主機的觸發(fā)信號而進入低功耗狀態(tài)(以下稱為設(shè)備睡眠狀態(tài))的功能。在存儲設(shè)備進入設(shè)備睡眠狀態(tài)之前，存儲在諸如DRAM或SRAM的易失性存儲器中的數(shù)據(jù)被傳送到諸如NAND閃存的非易失性存儲器中，之后，切斷對存儲設(shè)備的電源供應(yīng)。
[0005]然而，每當(dāng)存儲設(shè)備進入設(shè)備睡眠狀態(tài)時，易失性存儲器中的數(shù)據(jù)被傳送到非易失性存儲器中。由于每次都執(zhí)行對非易失性存儲器的寫入，因此，非易失性存儲器的性能變低。

【發(fā)明內(nèi)容】

[0006]示例性實施例提供了可抑制非易失性半導(dǎo)體存儲器的性能退化的存儲設(shè)備及數(shù)據(jù)處理方法。
[0007]通常，根據(jù)一個實施例，一種存儲設(shè)備包括非易失性存儲器單元、易失性存儲器單元、被配置為控制對非易失性存儲器單元和易失性存儲器單元的電源供應(yīng)的電源控制單元、以及控制單元，控制單元被配置為控制電源單元以在第一操作期間切斷對非易失性存儲器單元和易失性存儲器單元的電源供應(yīng)，并控制電源單元以在不同于第一操作的第二操作期間切斷對非易失性存儲器單元的電源供應(yīng)，并維持對易失性存儲器單元的電源供應(yīng)。
【附圖說明】
[0008]圖1是說明根據(jù)第一實施例的存儲設(shè)備的一個實例的圖；
[0009]圖2是說明設(shè)備睡眠處理的順序的序列圖；
[0010]圖3是示意性說明根據(jù)第二實施例的操作的流程圖；
[0011]圖4是說明根據(jù)第二實施例的設(shè)備睡眠處理的執(zhí)行的流程圖；
[0012]圖5是說明在第一設(shè)備睡眠處理之前的處理的流程圖；
[0013]圖6是說明在第二設(shè)備睡眠處理之前的處理的流程圖；
[0014]圖7是說明從設(shè)備睡眠狀態(tài)返回的返回操作的實例的流程圖；
[0015]圖8是說明根據(jù)第三實施例的設(shè)備睡眠處理的執(zhí)行的流程圖；
[0016]圖9是示意性說明根據(jù)第四實施例的操作的流程圖；
[0017]圖10是說明根據(jù)第四實施例的設(shè)備睡眠處理的執(zhí)行的流程圖。
【具體實施方式】
[0018]在其內(nèi)安裝有硬盤設(shè)備和NAND閃存的所謂混合硬盤設(shè)備(以下稱為混合驅(qū)動器)中，當(dāng)混合驅(qū)動器進入設(shè)備睡眠狀態(tài)時，為了減少功耗，切斷對諸如靜態(tài)RAM或同步DRAM (SDRAM)的易失性存儲器的電源供應(yīng)。在這種情況下，存儲在易失性存儲器的系統(tǒng)區(qū)域中的管理信息等被傳送到諸如NAND閃存的非易失性存儲器或硬盤，以用于備份。
[0019]為了縮短從設(shè)備睡眠狀態(tài)返回的時間，需要在NAND閃存中而不是在硬盤設(shè)備中備份管理信息等。然而，如果頻繁地執(zhí)行設(shè)備睡眠操作，則對NAND閃存的寫入是頻繁的。其結(jié)果，在產(chǎn)品保證期內(nèi)，NAND閃存的寫入次數(shù)可能達到最大限度。因此，示例性實施例將抑制由于執(zhí)行設(shè)備睡眠處理而引起的NAND閃存的性能退化。
[0020]以下將參考附圖描述實施例。
[0021]第一實施例
[0022]混合驅(qū)動器的配置
[0023]圖1說明根據(jù)第一實施例的存儲設(shè)備即混合驅(qū)動器1的配置實例。混合驅(qū)動器1通常安裝在電子裝置上，諸如個人計算機、攝像機、音樂播放器、移動終端、移動電話、平板終端及打印機裝置。
[0024]混合驅(qū)動器1包括諸如固態(tài)硬盤(SSD)的半導(dǎo)體驅(qū)動單元10和磁盤驅(qū)動單元20。
[0025]半導(dǎo)體驅(qū)動單元10
[0026]半導(dǎo)體驅(qū)動單元10包括NAND閃存(以下稱為NAND存儲器)和存儲器控制器12。
[0027]NAND存儲器11用作用于存儲由主機設(shè)備51訪問的數(shù)據(jù)的緩存器。因此，當(dāng)混合驅(qū)動器1用作存儲設(shè)備時，主機設(shè)備51可高速訪問存儲設(shè)備。NAND存儲器11包括作為存儲區(qū)域的存儲單元陣列，其中設(shè)置有多個存儲單元(未圖示)。存儲單元陣列包括多個塊，并被劃分為系統(tǒng)區(qū)域和緩存區(qū)域，其中塊是數(shù)據(jù)擦除的單元。
[0028]根據(jù)來自主控制器27的訪問命令(例如，寫命令或讀命令)，存儲器控制器12控制對NAND存儲器11的訪問。存儲器控制器12包括主機接口控制器(以下稱為主機IF) 121、存儲器接口控制器(以下稱為存儲器IF) 122、微處理器單元(MPU) 123、只讀存儲器(ROM) 124和隨機存取存儲器(RAM) 125。
[0029]主機IF 121被電連接至主控制器27，接收從主控制器27傳送的信號，并將信號傳輸?shù)街骺刂破?7。具體地，主機IF 121接收從主控制器27傳送的命令(寫命令、讀命令等)，并將該命令傳送到MPU 123。此外，主機IF 121將MPU 123對從主控制器27發(fā)送的命令的響應(yīng)發(fā)送到主控制器27。這樣，主機IF 121控制主控制器27與MPU123之間的數(shù)據(jù)傳送。
[0030]存儲器IF 122被電連接至NAND存儲器11，并根據(jù)MPU 123的控制來訪問NAND存儲器11。
[0031 ] 基于從主控制器27傳送的命令，MPU 123根據(jù)預(yù)定控制程序執(zhí)行對NAND存儲器11的訪問處理(例如，寫處理或讀處理)。
[0032]ROM 124預(yù)先存儲用于MPU 123執(zhí)行其中的訪問處理的控制程序。
[0033]RAM 125臨時存儲所需的數(shù)據(jù)。RAM 125的存儲區(qū)域的一部分用作MPU 123的工作區(qū)域。
[0034]磁盤驅(qū)動單元20
[0035]磁盤驅(qū)動單元20包括磁盤21、磁頭22、主軸電機(SPM)23、致動器24、驅(qū)動器集成電路(1C) 25、磁頭1C 26、主控制器27、閃速ROM (FROM) 28、靜態(tài)RAM (SRAM) 29和同步DRAM(SDRAM)30。
[0036]作為非易失性存儲器的磁盤21具有在其上磁性記錄數(shù)據(jù)的記錄面，例如，在磁盤21的一個面中。磁盤21被SPM 23以高速進行旋轉(zhuǎn)。SPM 23由從驅(qū)動器1C 25提供的驅(qū)動電流(或驅(qū)動電壓)驅(qū)動。磁盤21的記錄面具有以同心方式或螺旋形設(shè)置的多個軌道。
[0037]磁頭(磁頭浮動塊)22與磁盤21的記錄面對應(yīng)地設(shè)置。磁頭22被設(shè)置在從致動器24的臂突出的懸塊的前邊緣處。致動器24包括音圈電機(VCM) 240，其是致動器24的驅(qū)動源。VCM 240由從驅(qū)動器1C 25提供的驅(qū)動電流(或驅(qū)動電壓)驅(qū)動。根據(jù)致動器25被VCM 240驅(qū)動，磁頭22移動，以便在磁盤21的半徑方向在磁盤21上畫弧線。
[0038]另外，圖1說明了包括一個磁盤21的配置。然而，多個磁盤21可以堆疊的方式設(shè)置。此外，在圖1中，磁盤21具有在其一個面中的記錄面。然而，記錄面可形成在磁盤21的兩個面中，磁頭可與兩個記錄面中的每一個對應(yīng)地設(shè)置。
[0039]驅(qū)動器1C 25根據(jù)主控制器27的控制來驅(qū)動SPM 23和VCM 240。當(dāng)VCM 240由驅(qū)動器1C 25驅(qū)動時，磁頭22被定位在磁盤21上的目標(biāo)軌道上。此外，驅(qū)動器1C 25接收來自電源控制器41的電源電壓，并如將在后面描述的，向每個單元提供電源供應(yīng)。
[0040]磁頭1C 26在圖1中被設(shè)置在與致動器24分離的位置，但固定在例如致動器24的預(yù)定部分，并通過柔性印刷電路板(FPC)電連接到主控制器27。磁頭1C 26放大由磁頭22的讀元件讀取的讀信號。此外，磁頭1C 26將由主控制器27提供的寫數(shù)據(jù)轉(zhuǎn)換成寫電流，并將寫電流輸出到磁頭22的寫元件。
[0041]主控制器27通過大規(guī)模集成電路(LSI)實現(xiàn)，例如在其中多個組件被集成在單芯片中。主控制器27包括讀寫(R/W)通道271、硬盤控制器(HDC)272和MPU 273。
[0042]R/W通道271處理與讀和寫有關(guān)的信號。S卩，R/W通道271將被磁頭1C 26放大了的讀信號轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)，并從數(shù)字?jǐn)?shù)據(jù)中解碼讀數(shù)據(jù)。此外，R/W通道271對通過MPU273從HDC 272提供的寫數(shù)據(jù)進行編碼，并將編碼的寫數(shù)據(jù)傳送到磁頭1C 26。
[0043]HDC 272通過設(shè)備接口(設(shè)備IF) 274電連接到主機設(shè)備51的主機接口(主機IF) 52 ο設(shè)備IF 274接收從主機設(shè)備51傳送的信號，并將信號傳送到主機設(shè)備51。具體地，HDC 272接收從主機設(shè)備51傳送的訪問命令(寫命令、讀命令等)，并將所接收的命令傳送到MPU 273。HDC 272控制主機設(shè)備51與HDC 272之間的數(shù)據(jù)傳送。HDC 272還具有磁盤接口控制器的功能，其經(jīng)由MPU 273、R/W通道271、磁頭1C 26和磁頭22控制對磁盤21的寫入和從磁盤21的讀出。
[0044]根據(jù)來自主機設(shè)備51的訪問命令(寫命令或讀命令)，MPU 273通過存儲器控制器12控制對NAND存儲器11的訪問，并經(jīng)由R/W通道271、磁頭1C 26和磁頭22控制對磁盤21的訪問。
[0045]此外，基于由主機設(shè)備51提供的設(shè)備睡眠(DEVSLP)信號，MPU 273控制電源控制器41，并執(zhí)行設(shè)備睡眠處理，其將稍后進行描述。
[0046]上述的MPU273的操作根據(jù)在FROM 28中存儲的固件來執(zhí)行。
[0047]SRAM 2