產(chǎn)生隨機數(shù)的存儲系統(tǒng)與產(chǎn)生隨機數(shù)的方法
【專利摘要】在非易失性存儲單元的存儲器中，通過以下步驟產(chǎn)生隨機數(shù)：對非易失性存儲單元編程；利用隨機數(shù)讀取電壓讀取編程的非易失性存儲單元以產(chǎn)生隨機讀取數(shù)據(jù)，所述隨機數(shù)讀取電壓依照非易失性存儲單元的特性選擇；并從隨機讀取數(shù)據(jù)產(chǎn)生隨機數(shù)。
【專利說明】產(chǎn)生隨機數(shù)的存儲系統(tǒng)與產(chǎn)生隨機數(shù)的方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2012年7月31日提交的韓國專利申請第10-2012-0084064號的優(yōu)先權(quán)，通過引用將其內(nèi)容結(jié)合于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思一般地涉及半導(dǎo)體存儲器件和存儲系統(tǒng)。更特別地，本發(fā)明構(gòu)思涉及能夠利用作為組成部分的非易失性存儲單元的特性產(chǎn)生隨機數(shù)的存儲系統(tǒng)和操作該存儲系統(tǒng)的方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件一般可以根據(jù)它們的操作特性分為易失性存儲器件和非易失性存儲器件。易失性存儲器件在沒有施加電力時丟失存儲的數(shù)據(jù)，而非易失性存儲器件即使在不再施加電力時也能保持存儲的數(shù)據(jù)。
[0005]有各種各樣的非易失性存儲器件，包括比如，掩模只讀存儲器(mask read-onlymemory, MROM),可編程只讀存儲器(PR0M)、可擦除可編程只讀存儲器(EPROM)和電可擦除可編程只讀存儲器(EEPR0M)。快閃存儲器是一種特定類型的EEPR0M，已經(jīng)被廣泛應(yīng)用在很多種類的電子系統(tǒng)中，所述電子系統(tǒng)如計算機、蜂窩式電話、PDA、數(shù)碼相機、可攜式攝像機、錄音器、MP3播放器、手持PC、游戲機、傳真、掃描儀、打印機、等等。
[0006]在存儲系統(tǒng)的設(shè)計和操作中，數(shù)據(jù)安全幾乎總是重要考慮事項。在數(shù)字系統(tǒng)運行期間，設(shè)法復(fù)制或破壞源代碼、存儲的用戶數(shù)據(jù)和/或主機系統(tǒng)數(shù)據(jù)的日益復(fù)雜的攻擊(如探測、錯誤注入、能量分析、等等)是經(jīng)常的威脅。因此，對加密當(dāng)代存儲器件存儲的數(shù)據(jù)存在不斷的需求。例如，利用加密密鑰加密存儲系統(tǒng)從主機接收的傳入的(incoming)數(shù)據(jù)。隨后，當(dāng)從存儲器讀取數(shù)據(jù)并將其提供給主機時，利用同樣的加密(/解密)密鑰對其進行解密。加密密鑰可以依據(jù)用戶提供的信息(如，口令)、安全代碼、一個或多個隨機數(shù)或這些或類似的數(shù)字值的某種組合來不同地定義或產(chǎn)生。很多當(dāng)代的存儲系統(tǒng)在產(chǎn)生加密密鑰時利用至少一個隨機數(shù)作為計算種子或變量。
[0007]然而，真正的隨機數(shù)的產(chǎn)生和提供不是一件微不足道的事。實際上，鑒于存儲系統(tǒng)對小尺寸和適度功耗的要求，在當(dāng)代存儲系統(tǒng)中產(chǎn)生隨機數(shù)是特別麻煩的。在很多傳統(tǒng)情況下，被用于產(chǎn)生加密密鑰的隨機數(shù)由單獨的隨機數(shù)產(chǎn)生電路產(chǎn)生和提供。術(shù)語“單獨的隨機數(shù)產(chǎn)生電路”在后文中將用來表示被唯一地或主要地提供用于產(chǎn)生隨機數(shù)的電路和相關(guān)控制軟件。單獨的隨機數(shù)產(chǎn)生電路可能尺寸十分大，且本領(lǐng)域技術(shù)人員已知很多種類的這樣的電路。

【發(fā)明內(nèi)容】

[0008]在一個實施例中，本發(fā)明構(gòu)思提供了一種在非易失性存儲單元的存儲器中產(chǎn)生隨機數(shù)的方法，該方法包括:對非易失性存儲單元編程；利用隨機數(shù)讀取電壓讀取編程的非易失性存儲單元以產(chǎn)生隨機讀取數(shù)據(jù)，所述隨機數(shù)讀取電壓依照非易失性存儲單元的特性選擇；以及從隨機讀取數(shù)據(jù)產(chǎn)生隨機數(shù)。
[0009]在另一個實施例中，本發(fā)明構(gòu)思提供一種方法，其包括:利用考慮到非易失性存儲單元的特性而選擇的隨機數(shù)讀取電壓來從編程的非易失性存儲單元獲得隨機讀取數(shù)據(jù)。
[0010]在另一個實施例中，本發(fā)明構(gòu)思提供一種加密密鑰產(chǎn)生方法，其包括:利用編程電壓對非易失性存儲單元編程，其中每個非易失性存儲單元被指定為響應(yīng)于編程展現(xiàn)落入標稱閾值電壓分布內(nèi)的閾值電壓；通過利用落入標稱閾值電壓分布內(nèi)的至少一個隨機數(shù)讀取電壓讀取編程的非易失性存儲單元來產(chǎn)生隨機讀取數(shù)據(jù)；將隨機讀取數(shù)據(jù)作為隨機數(shù)施加到密鑰產(chǎn)生器；以及利用密鑰產(chǎn)生器產(chǎn)生加密密鑰。
[0011]在另一個實施例中，本發(fā)明構(gòu)思提供一種存儲器，其包括:存儲單元陣列，其包括非易失性存儲單元；編程電壓產(chǎn)生器，其在編程操作期間將編程電壓施加到存儲單元陣列的選擇的字線；以及隨機數(shù)讀取電壓產(chǎn)生器，其在隨機數(shù)產(chǎn)生操作期間將隨機數(shù)讀取電壓施加到選擇的字線，其中隨機數(shù)讀取電壓的電平被選擇為在非易失性存儲單元在被編程時的預(yù)期的標稱閾值電壓分布之內(nèi)。
[0012]在另一個實施例中，本發(fā)明構(gòu)思提供一種存儲器，其包括:存儲單元陣列，其包括非易失性存儲單元；編程電壓產(chǎn)生器，其在編程操作期間將編程電壓施加到存儲單元陣列的選擇的字線；以及隨機數(shù)讀取電壓產(chǎn)生器，其在隨機數(shù)產(chǎn)生操作期間將隨機數(shù)讀取電壓施加到選擇的字線，其中隨機數(shù)讀取電壓是編程驗證電壓，用于在非易失性存儲單元的編程期間確定至少一個非易失性存儲單元的緩慢單元響應(yīng)。
[0013]在另一個實施例中，本發(fā)明構(gòu)思提供一種無需使用單獨的隨機數(shù)產(chǎn)生電路而產(chǎn)生隨機數(shù)的存儲系統(tǒng)，該系統(tǒng)包括:控制單元，其接收傳入的數(shù)據(jù)和相應(yīng)的地址信息；安全電路，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)；存儲器，其包括非易失性存儲單元，所述非易失性存儲單元存儲加密數(shù)據(jù)，并且當(dāng)利用隨機數(shù)讀取電壓讀取非易失性存儲單元時非易失性存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓被選擇為在非易失性存儲單元在被編程時的標稱閾值電壓分布之內(nèi)；以及密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰。
[0014]在另一個實施例中，本發(fā)明構(gòu)思提供一種產(chǎn)生隨機數(shù)而無需使用單獨的隨機數(shù)產(chǎn)生電路的存儲系統(tǒng)，該系統(tǒng)包括:控制單元，其接收傳入的數(shù)據(jù)及對應(yīng)的地址信息；安全電路，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)；存儲器，其包括非易失性存儲單元，所述非易失性存儲單元存儲加密數(shù)據(jù)，并且當(dāng)利用隨機數(shù)讀取電壓讀取非易失性存儲單元時非易失性存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓是編程驗證電壓，其用于在非易失性存儲單元編程期間確定至少一個非易失性存儲單元的緩慢單元響應(yīng)；以及密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰。
[0015]在另一個實施例中，本發(fā)明構(gòu)思提供一種系統(tǒng)，其包括:主機，其提供傳入的數(shù)據(jù)及對應(yīng)的地址信息；以及存儲卡。存儲卡包括:卡控制器，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)；存儲器，其包括快閃存儲單元，所述快閃存儲單元存儲加密數(shù)據(jù)，并且當(dāng)利用隨機數(shù)讀取電壓讀取快閃存儲單元時快閃存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓依照非易失性存儲單元的特性選擇；以及密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰。
[0016]在另一個實施例中，本發(fā)明構(gòu)思提供一種系統(tǒng)，其包括:主機，其提供傳入的數(shù)據(jù)及對應(yīng)的地址信息；以及固態(tài)驅(qū)動(SSD)。SSD包括:SSD控制器，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)；存儲器，其包括快閃存儲單元，所述快閃存儲單元存儲加密數(shù)據(jù)并且當(dāng)利用隨機數(shù)讀取電壓讀取快閃存儲單元時快閃存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓依照非易失性存儲單元的特性選擇；以及密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰。
【專利附圖】

【附圖說明】
[0017]下文中，將參照附圖描述本發(fā)明構(gòu)思的某些實施例。
[0018]圖1是根據(jù)本發(fā)明構(gòu)思的實施例示出存儲系統(tǒng)的方框圖；
[0019]圖2是根據(jù)本發(fā)明構(gòu)思的實施例示出快閃存儲系統(tǒng)的方框圖；
[0020]圖3是進一步示出圖2的快閃存儲系統(tǒng)的方框圖；
[0021]圖4是示出與本發(fā)明構(gòu)思的某些方面有關(guān)的單級存儲單元的示例性閾值電壓分布的概念圖；
[0022]圖5是進一步示出與本發(fā)明構(gòu)思的某些方面有關(guān)的一次性(one-shot)編程操作單元所定義的閾值電壓分布的概念圖；
[0023]圖6是示出由與本發(fā)明構(gòu)思的實施例一致的方法產(chǎn)生的從多個隨機數(shù)(隨機讀取數(shù)據(jù))產(chǎn)生加密密鑰的表格；
[0024]圖7是總結(jié)可以用在圖1和圖2的存儲系統(tǒng)中的至少一個中的隨機數(shù)產(chǎn)生方法的流程圖；
[0025]圖8是根據(jù)本發(fā)明構(gòu)思的另一個實施例示出快閃存儲系統(tǒng)的方框圖；
[0026]圖9是進一步示出圖8的快閃存儲系統(tǒng)的方框圖；
[0027]圖10是根據(jù)本發(fā)明構(gòu)思的另一個實施例示出非易失性存儲系統(tǒng)的方框圖；
[0028]圖1lA是進一步示出通過諸如圖10示出的那樣與本發(fā)明構(gòu)思的實施例一致的方法產(chǎn)生隨機數(shù)的示意圖；
[0029]圖1lB是示出根據(jù)與本發(fā)明構(gòu)思的實施例一致的方法所產(chǎn)生的多個隨機數(shù)(隨機讀取數(shù)據(jù))產(chǎn)生加密密鑰的表格；
[0030]圖12是根據(jù)本發(fā)明構(gòu)思的實施例示出可以合并存儲系統(tǒng)的存儲卡系統(tǒng)的方框圖；
[0031]圖13是根據(jù)本發(fā)明構(gòu)思的實施例示出可以合并存儲系統(tǒng)的固態(tài)驅(qū)動(SSD)的方框圖；
[0032]圖14是進一步示出圖13的SSD控制器的方框圖；
[0033]圖15是根據(jù)本發(fā)明構(gòu)思的實施例示出可以合并快閃存儲系統(tǒng)的電子設(shè)備的方框圖；
[0034]圖16是示出合并了可以根據(jù)本發(fā)明構(gòu)思的實施例操作的3D存儲單元陣列的快閃存儲系統(tǒng)的方框圖；
[0035]圖17是進一步示出圖16的3D存儲單元陣列的一種可能的結(jié)構(gòu)的透視圖；
[0036]圖18是在相關(guān)部分示出圖17的存儲單元陣列的等效電路的示圖。
【具體實施方式】
[0037]現(xiàn)在將參照附圖用一些附加的細節(jié)來描述本發(fā)明構(gòu)思的某些實施例。然而本發(fā)明構(gòu)思可以以多種不同的形式具體實現(xiàn)，并且不應(yīng)該被解釋為僅限于示出的實施例。更適當(dāng)?shù)?，這些實施例被提供作為示例，以使得本公開徹底和完整，并將本發(fā)明構(gòu)思的概念完全傳達給本領(lǐng)域技術(shù)人員。因而，關(guān)于一些示出的實施例將不會描述公知的過程、元素和技術(shù)。除非另外注釋，否則貫穿附圖和書面描述，相同的指代標記指的是相同的或類似的元素。
[0038]將會理解，雖然這里可以使用術(shù)語“第一”、“第二”、“第三”等來描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該被這些術(shù)語限制。這些術(shù)語僅用于將一個元件、組件、區(qū)域、層或部分區(qū)別于另一個元件、組件、區(qū)域、層或部分。因此，在不脫離本發(fā)明構(gòu)思的教導(dǎo)的情況下，下面討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分。
[0039]這里使用的術(shù)語僅是為了描述特定的實施例而不是旨在限制本發(fā)明構(gòu)思。如這里使用的，單數(shù)形式的“一個”、“一”也意圖包括復(fù)數(shù)形式，除非上下文明確給出相反指示。還將進一步理解，術(shù)語“包括”和/或“包含”，當(dāng)在本說明書中被使用時，指示所述的特征、整體、步驟、操作、元件和/或組件的存在，但不排除存在或添加一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的組。如這里所用，術(shù)語“和/或”包括關(guān)聯(lián)的列出項目中的任意一個以及關(guān)聯(lián)的列出項目中的一個或多個的所有組合。同時，術(shù)語“示例性的”意圖表示示例或圖示。
[0040]將會理解，當(dāng)元件或?qū)颖环Q為在另一個元件或?qū)印爸稀薄ⅰ斑B接到”或“耦合到”另一個元件或?qū)?、或者與另一個元件或?qū)印跋噜彙睍r,它可以直接在所述另一個元件或?qū)又?、直接連接到或耦合到所述另一個元件或?qū)印⒒蛘吲c所述另一個元件或?qū)又苯酉噜?，或者，也可以存在居間的元件或?qū)?。相反地，?dāng)一個元件被稱為“直接”在另一個元件或?qū)印爸稀?、“直接連接到”或“直接耦合到”另一元件或?qū)?、或者與另一個元件或?qū)印爸苯酉噜彙睍r，則不存在居間的元件或?qū)印?br> [0041]除非另外定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常理解的相同的含義。將進一步理解，術(shù)語，如那些在常用字典中定義的術(shù)語，應(yīng)該被解釋為具有與它們在相關(guān)技術(shù)和/或本說明書的上下文中的含義一致的含義，且將不會理想化地或過度形式化地被解釋，除非這里明確地這樣定義。
[0042]圖1是根據(jù)本發(fā)明構(gòu)思的實施例一般地示出存儲系統(tǒng)的方框圖。參照圖1，存儲系統(tǒng)100包括:控制單元110、包含作為組成部分的非易失性存儲單元的存儲器120、安全電路130以及密鑰產(chǎn)生器140。在示出的實施例中，被指示為安全電路130的元素表示被設(shè)計為用于通過在將數(shù)據(jù)編程(或?qū)懭?到存儲器120時或之前加密數(shù)據(jù)來保護存儲在存儲器120中的數(shù)據(jù)不受攻擊的廣義分類的電路及相關(guān)的控制軟件。
[0043]在這點上，控制單元110在數(shù)據(jù)處理和計算操作期間控制存儲系統(tǒng)100的整體操作。存儲器120可以用于存儲用于控制控制單元110和/或存儲系統(tǒng)100的其它組件的操作的編程代碼。附加地或可替換地，存儲器120可以用于存儲用戶提供的和/或外部主機提供的數(shù)據(jù)(DATA)。
[0044]存儲器120將包括至少一些非易失性存儲單元，但也可以包括易失性和非易失性存儲組件，并可以包括隨機存取存儲器(RAM)和/或只讀存儲器(ROM)。更特別地，在本發(fā)明構(gòu)思的某些實施例中，存儲器120將是由一個或多個快閃存儲器件配置的快閃存儲器。例如，NOR快閃存儲器件和/或NAND快閃存儲器件可以被用于配置存儲器120。雖然本發(fā)明構(gòu)思的某些示出的實施例將在存儲器120為快閃存儲器的假設(shè)下描述，但是本發(fā)明構(gòu)思的范圍不僅限于快閃存儲器配置。
[0045]如本領(lǐng)域技術(shù)人員將理解的，控制單元110可以被用于接收數(shù)據(jù)(DATA)以及對應(yīng)的地址信息(ADDR)。然后，傳入的數(shù)據(jù)和地址從控制單元110傳遞到安全電路130，可能通過一個或多個緩沖組件(未示出)。安全電路130可以被用于執(zhí)行兩個主要功能:(I)在編程(或?qū)懭?操作期間或與編程(或?qū)懭?操作有關(guān)地，加密傳入的數(shù)據(jù)以產(chǎn)生“加密數(shù)據(jù)”；以及(2)在讀取操作期間或與讀取操作有關(guān)地，解密從存儲器120接收的讀取數(shù)據(jù)以產(chǎn)生“解密數(shù)據(jù)”。因此，圖1的方框圖一般地將安全電路130示出為包括加密電路131和解密電路132。然而，在本上下文中，術(shù)語“電路”不僅包括硬件組件，還包括相關(guān)的軟件和/或固件組件。
[0046]在一個假設(shè)的示例性操作中，加密電路131從控制單元110或居間的緩沖組件接收地址信息(ADDR)并且從密鑰產(chǎn)生器140或用于存儲加密密鑰的居間的寄存器或存儲器(如，存儲器120)接收加密密鑰(KEY)。然后，這些信息值(ADDR和KEY)可以被用于加密傳入的數(shù)據(jù)并產(chǎn)生將被編程到存儲器120中的加密數(shù)據(jù)。
[0047]在圖1的存儲系統(tǒng)100中使用的密鑰產(chǎn)生器140可以在本質(zhì)上是常規(guī)的。本領(lǐng)域技術(shù)人員會理解，范圍廣泛的電路和/或軟件可以被用于產(chǎn)生一個或多個加密密鑰以供加密電路131使用。然而，在本發(fā)明構(gòu)思的上下文內(nèi)，密鑰產(chǎn)生器140需要至少一個隨機數(shù)以便產(chǎn)生有用的加密密鑰。在圖1示出的實施例中，隨機數(shù)(RN)從存儲器120提供給密鑰產(chǎn)生器140。也就是說，在本發(fā)明構(gòu)思的某些實施例中，可以提供作為從存儲器120提取的“隨機讀取數(shù)據(jù)”(RD)的隨機數(shù)(RN)，其中本質(zhì)上隨機讀取數(shù)據(jù)根據(jù)存儲器120的作為組成部分的非易失性存儲單元的一個或多個特性而被隨機化。
[0048]通過根據(jù)固有的但不可預(yù)測的作為組成部分的非易失性存儲單元的特性獲得真正隨機的數(shù)，本發(fā)明構(gòu)思的實施例不需要提供或使用單獨提供的隨機數(shù)產(chǎn)生電路。此外，不需要執(zhí)行通常為了產(chǎn)生隨機數(shù)而由(例如)控制單元110執(zhí)行的特定計算功能(例如，特定存儲器操作的定時)，從而減少了編程和操作的開銷。
[0049]密鑰產(chǎn)生器140可以利用從存儲器120獲得的隨機數(shù)、結(jié)合比如用戶提供的數(shù)據(jù)(如，口令)、主機提供的數(shù)據(jù)等的其它數(shù)據(jù)，產(chǎn)生一個或多個加密密鑰。
[0050]圖2是根據(jù)本發(fā)明構(gòu)思的實施例更具體地示出快閃存儲系統(tǒng)的方框圖。參照圖2，快閃存儲系統(tǒng)1000 —般包括:快閃存儲器1100和存儲控制器1200。快閃存儲系統(tǒng)1000可以被實現(xiàn)為基于快閃存儲器的數(shù)據(jù)存儲設(shè)備，如存儲卡、USB存儲器、固態(tài)驅(qū)動器(SSD)等
坐寸o
[0051]快閃存儲器1100在存儲控制器1200的控制下執(zhí)行擦除、編程和/或讀取操作，并且一般地可以被理解為包括存儲單元陣列1110和數(shù)據(jù)輸入/輸出(I/O)電路1140，該存儲單元陣列1110包括作為組成部分的快閃存儲單元。在這些假設(shè)下，快閃存儲器1100可以以存儲塊為基礎(chǔ)執(zhí)行擦除操作，并且以頁為基礎(chǔ)執(zhí)行編程和/或讀取操作。
[0052]存儲控制器1200響應(yīng)于從外部主機接收的命令或控制信號的集合所指示的請求控制快閃存儲器1100執(zhí)行的擦除、編程和/或讀取操作。在圖2示出的示例中，存儲控制器1200包括:主機接口 1210、閃存接口 1220、控制單元1230、RAM1240、密鑰產(chǎn)生器1250以及加密電路1260。[0053]主機接口 1210可以被用于根據(jù)一個或多個數(shù)據(jù)通信協(xié)議與主機接口，并且閃存接口 1220可以被用于與快閃存儲器1100接口。存儲控制器1200可以經(jīng)由包括并行ATA總線、串行ATA總線、SCS1、USB、PCIe等等的一個或多個信號路徑與主機連接。
[0054]常規(guī)地，控制單元1230可以被用于控制快閃存儲系統(tǒng)1000的整體操作，包括由快閃存儲器1100執(zhí)行的擦除操作、讀取操作、編程操作、文件系統(tǒng)管理、內(nèi)務(wù)(housekeeping)操作等等。例如，雖然在圖2中未示出，但控制單元1230可以包括中央處理單元(CPU)、處理器和/或控制器、以及相關(guān)的數(shù)據(jù)和計算電路(如，寄存器、數(shù)據(jù)緩沖器、高速暫存存儲器(scratch pad memory)等)。
[0055]RAMl240可以與控制邏輯1230協(xié)同使用并在控制邏輯1230的控制下使用。它可以被用作工作存儲器、緩沖存儲器、高速緩沖存儲器，等等。當(dāng)被用作工作存儲器時，正被控制單元1230處理的數(shù)據(jù)可以臨時存儲在RAM1240中。當(dāng)被用作緩沖存儲器時，RAM1240可以被用于緩沖在存儲控制器1200和主機之間和/或在存儲控制器1200和快閃存儲器1100之間正在交換的數(shù)據(jù)。當(dāng)被用作高速緩沖存儲器時，RAM1240可以使相對低速的快閃存儲器1100能夠與根據(jù)規(guī)定相對高速的數(shù)據(jù)傳輸?shù)臄?shù)據(jù)通信協(xié)議正在接收的數(shù)據(jù)協(xié)同操作。
[0056]在本發(fā)明構(gòu)思的某些實施例中，RAM1240可以被用作與快閃存儲系統(tǒng)1000相關(guān)地操作的閃存轉(zhuǎn)換層(flash translation layer,FTL)的驅(qū)動存儲器。本領(lǐng)域技術(shù)人員理解FTL的潛在合并，該FTL用于，與快閃存儲器1100的操作相關(guān)地，管理合并(merge)操作、管理映射表、執(zhí)行地址轉(zhuǎn)換等等。
[0057]與上述一致，密鑰產(chǎn)生器1250可以被用于產(chǎn)生一個或多個加密密鑰以供加密電路1260使用。也就是說，密鑰產(chǎn)生器1250可以利用從快閃存儲器1100接收的隨機數(shù)(RN)產(chǎn)生加密密鑰。密鑰產(chǎn)生器1250可以利用一個或多個常規(guī)理解的方法從隨機數(shù)(RN)產(chǎn)生加密密鑰。例如，密鑰產(chǎn)生器1250可以將用戶提供的(或主機提供的)信息與隨機數(shù)進行邏輯組合以產(chǎn)生加密密鑰。
[0058]利用一個或多個加密密鑰，加密電路1260可以加密傳入的數(shù)據(jù)以產(chǎn)生加密數(shù)據(jù)，該加密數(shù)據(jù)最終被編程到快閃存儲器1100的存儲單元陣列1110中。然而，與合并密鑰產(chǎn)生器的常規(guī)存儲系統(tǒng)不同，圖2的快閃存儲系統(tǒng)不需要使用或提供單獨的隨機數(shù)產(chǎn)生電路來產(chǎn)生密鑰產(chǎn)生器1250需要的隨機數(shù)。
[0059]圖3是進一步示出圖2的快閃存儲器1100的方框圖。參照圖3，除了存儲單元陣列1110和數(shù)據(jù)I/O電路1240之外，快閃存儲器1100還包括:地址解碼器1120、頁緩沖電路1130、電壓產(chǎn)生器1150和控制邏輯1160。
[0060]進一步假設(shè)存儲單元陣列1110在功能上被劃分成多個存儲塊(如，按照多個存儲塊進行訪問)。在圖3的存儲單元陣列1110內(nèi)的相關(guān)部分中只示出了一個存儲塊。進一步假設(shè)每一個存儲塊包括多個定義的物理頁。例如，每個物理頁可以是被共同連接到存儲單元陣列1110的字線的一組快閃存儲單元(如，圖3的物理頁1111)。
[0061]還假設(shè)存儲單元陣列1110的快閃存儲單元被安排在多個定義的單元串1112中。每個單元串1112包括連接到串選擇線SSL的串選擇晶體管、分別連接到多條字線WLO到WL63的多個存儲單元、以及連接到地選擇線GSL的地選擇晶體管。對于每一個單元串1112，作為組成部分的串選擇晶體管被連接到對應(yīng)的位線，且地選擇晶體管被連接到公共源極線CSL。[0062]在快閃存儲器1100中，每個快閃存儲單元可以用于存儲單個位數(shù)據(jù)(也就是說，可以作為單級(single-level)快閃存儲單元，或SLC操作以存儲單個位數(shù)據(jù))，或者可以被用于存儲多個位數(shù)據(jù)(也就是說，可以作為多級單元，或MLC操作以存儲兩個或更多個數(shù)據(jù)位)。存儲單個位數(shù)據(jù)的SLC將與一個擦除狀態(tài)和一個編程狀態(tài)相關(guān)地操作，所述一個擦除狀態(tài)和一個編程狀態(tài)由分別的、對應(yīng)的閾值電壓分布所指示。存儲多個位數(shù)據(jù)的MLC將與一個擦除狀態(tài)和多個編程狀態(tài)相關(guān)地操作，每個狀態(tài)由一個閾值電壓分布分別地、對應(yīng)地指示。
[0063]在這點上，應(yīng)該注意用于指示擦除狀態(tài)或特定編程狀態(tài)的相應(yīng)的閾值電壓分布是根據(jù)快閃存儲系統(tǒng)的工作原理來標稱地定義的。因此，當(dāng)SLC的閾值電壓落入標稱的擦除狀態(tài)閾值電壓分布(也就是說，根據(jù)特定存儲系統(tǒng)設(shè)計被認為指示擦除狀態(tài)的閾值電壓值的范圍)內(nèi)時，對于該SLC可以指示擦除狀態(tài)(如，數(shù)據(jù)值“I”)。同樣地，當(dāng)SLC的閾值電壓落入標稱編程狀態(tài)閾值電壓分布(也就是說，根據(jù)特定存儲系統(tǒng)設(shè)計被認為指示編程狀態(tài)的閾值電壓值的范圍)內(nèi)時，對于該SLC可以指示編程狀態(tài)(如數(shù)據(jù)值“O”)。
[0064]在快閃存儲單元是MLC的情況下，當(dāng)MLC的閾值電壓落入分別的和對應(yīng)的標稱編程狀態(tài)閾值電壓分布(也就是說，根據(jù)特定存儲系統(tǒng)設(shè)計被認為指示特定編程狀態(tài)的閾值電壓值的范圍)內(nèi)時，將指示每個編程狀態(tài)(例如，對于2位MLC的P1、P2、P3和P4)。
[0065]返回圖3，地址解碼器1120經(jīng)由多條控制線(如，選擇線SSL和GSL、字線WLO到WL63,等)連接到存儲單元陣列1110，并可以用于響應(yīng)于地址信息ADDR選擇字線(如，在示出的示例中的WL0)。
[0066]頁緩沖電路1130經(jīng)由位線BLO到BLm連接到存儲單元陣列1110。頁緩沖電路1130可以包括多個單獨的頁緩沖器(未示出)，其中每個頁緩沖器以通常理解的“全位線結(jié)構(gòu)”連接到對應(yīng)的位線?？商鎿Q地，兩個或更多個頁緩沖器可以以通常理解的“屏蔽位線結(jié)構(gòu)(shield bit line structure)”連接到單條位線。頁緩沖電路1130可以被用于在編程操作期間臨時存儲將被編程到存儲單元陣列1110中的“編程數(shù)據(jù)”(如，圖1的安全電路130提供的加密數(shù)據(jù))，或者在讀取操作期間臨時存儲從存儲單元陣列1110提取的“讀取數(shù)據(jù)”。
[0067]數(shù)據(jù)I/O電路1140經(jīng)由數(shù)據(jù)線DL連接到頁緩沖電路1130。此外關(guān)于圖2，假設(shè)數(shù)據(jù)I/o電路1140經(jīng)由輸入/輸出線連接到存儲控制器1200。因此，數(shù)據(jù)I/O電路1140可以在編程操作期間從存儲控制器1200接收編程數(shù)據(jù)，并且可以在讀取操作期間將讀取的數(shù)據(jù)傳遞給存儲控制器1200。
[0068]如之后將更加詳細描述的，圖3的快閃存儲系統(tǒng)，以及圖1和圖2的更一般的存儲系統(tǒng)，可以被配置為在根據(jù)需要的基礎(chǔ)上執(zhí)行隨機數(shù)產(chǎn)生操作。也就是說，在圖3的示出的實施例的上下文中，可以在控制邏輯1160的控制下，經(jīng)由頁緩沖電路1130和數(shù)據(jù)I/O電路1140提供作為從快閃存儲器1110提取的隨機讀取數(shù)據(jù)的隨機數(shù)。
[0069]如通常將理解的，電壓產(chǎn)生器1150可以被用于產(chǎn)生在擦除、編程和讀取操作期間地址解碼器1120和存儲單元陣列1110需要的各種控制電壓(如，字線電壓)。此外，在本發(fā)明構(gòu)思的實施例內(nèi)，電壓產(chǎn)生器1150可以被用于附加地產(chǎn)生一個或多個隨機數(shù)讀取電壓(Vrn)。在某些實施例中，電壓產(chǎn)生器在從存儲控制器1200接收到電源開啟信號(PWR)時開始它的操作。如圖3所示，電壓產(chǎn)生器1150可以包括選擇讀取電壓產(chǎn)生器1151、非選擇讀取電壓產(chǎn)生器1152以及隨機數(shù)讀取電壓產(chǎn)生器1153。
[0070]選擇讀取電壓產(chǎn)生器1151可以被用于產(chǎn)生在各種操作期間被施加到選擇的字線(如，WL0)的選擇讀取電壓(Vrd)。非選擇讀取電壓產(chǎn)生器1152可以被用于產(chǎn)生在各種操作期間被施加到未選擇的字線(如，WLl到WL63)的非選擇讀取電壓(Vread)。例如，非選擇讀取電壓(Vread)可以具有足夠?qū)ㄔ谶x擇的單元串中的選擇的存儲單元的電壓電平。
[0071]隨機數(shù)讀取電壓產(chǎn)生器1153可以被用于在快閃存儲系統(tǒng)1100執(zhí)行的隨機數(shù)產(chǎn)生操作期間產(chǎn)生一個或多個隨機數(shù)讀取電壓(Vrn)。在隨機數(shù)產(chǎn)生操作期間，隨機數(shù)讀取電壓產(chǎn)生器1153產(chǎn)生被施加到選擇的字線WLO的定義的隨機數(shù)讀取電壓(Vrn)，而非選擇讀取電壓產(chǎn)生器1152產(chǎn)生被施加到未選擇的字線WLl到WL63的非選擇讀取電壓(Vread)。以這種方式，考慮到存儲單元陣列1110的作為組成部分的快閃存儲單元的一個或多個特性而定義的特定的隨機數(shù)讀取電壓可以被施加到選擇的字線WL0。隨機數(shù)產(chǎn)生操作和至少一個隨機數(shù)讀取電壓(Vrn)的相應(yīng)提供將參照圖4和圖5更加詳細地描述。
[0072]返回圖3，控制邏輯1160可以被用于響應(yīng)于一個或多個命令(CMD)、地址ADDR和控制信號CTRL控制快閃存儲器1100的編程、讀取和/或擦除。例如，在讀取操作期間，控制邏輯1160可以控制地址解碼器1120將選擇讀取電壓(Vrd)提供給選擇讀取的字線WL0，同時也將定義的控制信號提供給頁緩沖電路1130和數(shù)據(jù)I/O電路1140，以便讀取在選擇的頁1111中編程的數(shù)據(jù)。在隨機數(shù)產(chǎn)生操作期間，控制邏輯1160可以被用于通過將一個或多個隨機數(shù)讀取電壓(Vrn)提供給選擇的字線WLO來控制隨機數(shù)的產(chǎn)生。
[0073]在本發(fā)明構(gòu)思的上下文中，短語“非易失性存儲單元的特性”具有特定的意義。本領(lǐng)域技術(shù)人員將意識到，實際的非易失性存儲單元陣列包括大量的單獨的SLC或MLC存儲單元。理想地，在存儲單元陣列中的每個非易失性存儲單元在物理特性和操作性能上都與在存儲單元陣列中的每個或所有其它存儲單元相同。然而，這實際上是不可能的。
[0074]實際上，因為在存儲單元陣列中的位置、在用于制造存儲單元的制造工藝中的變化以及遍布存儲單元陣列的溫度、噪聲和電壓的變化等，每個存儲單元在其唯一的、固有的性能特性上都是不同的。因此，在存儲單元陣列中即使是鄰近的(緊鄰的)存儲單元也可能以特有地不同的方式響應(yīng)充分相同的控制信號的施加。例如，在編程操作期間施加到一組非易失性存儲單元(如，非易失性存儲單元的頁)、從而旨在對組中的每個非易失性存儲單元進行類似編程的同樣的控制電壓和/或電流，卻可能導(dǎo)致組內(nèi)單獨的存儲單元的充分不同的閾值電壓。然而，這些不同的閾值電壓通常將落入非易失性存儲單元的定義的閾值電壓分布內(nèi)。
[0075]因此，非易失性存儲單元展現(xiàn)的與被施加的控制信號有關(guān)的特定的、分別的編程后閾值電壓是“非易失性存儲單元的特性”。以類似的方式，單獨的非易失性存儲單元展現(xiàn)的特定的、分別的擦除后閾值電壓是非易失性存儲單元的另一個特性?？商鎿Q地，單獨的非易失性存儲單元呈現(xiàn)定義的編程狀態(tài)的速度(也就是存儲單元“緩慢的”或“快速的”編程響應(yīng))是非易失性存儲單元的又一個特性。
[0076]圖4是示出示例性的非易失性SLC的標稱定義的閾值電壓分布的概念圖。某些控制電壓(如Vrd、Vrn和Vread)將考慮到標稱擦除閾值電壓分布“E”和標稱編程閾值電壓“P”來定義。注意，所述的各個標稱閾值電壓分布本質(zhì)上是高斯分布。
[0077]作為正確執(zhí)行編程操作的結(jié)果，正常工作的SLC將形成落入標稱編程閾值電壓分布P內(nèi)的閾值電壓，然而非正常工作的(也就是說，不符規(guī)范地工作的)SLC將不能形成落入標稱編程閾值電壓分布P內(nèi)的閾值電壓。不管SLC不符規(guī)范地工作的所有情況，SLC仍將展現(xiàn)出在標稱閾值電壓分布P的范圍內(nèi)改變的閾值電壓。因此，不同的SLC將響應(yīng)于在編程操作期間充分相同的控制信號的施加而形成不同的“符合規(guī)范”的閾值電壓。
[0078]即使緊接的各個存儲單元也會對類似的編程條件產(chǎn)生隨機的性能響應(yīng)，這允許本發(fā)明構(gòu)思的某些實施例高效地產(chǎn)生隨機數(shù)而不需額外提供單獨的隨機數(shù)產(chǎn)生電路。也就是說，本發(fā)明的某些實施例認識到，普通編程的和通常提供的組成存儲單元陣列的非易失性存儲單元可以隨后被“讀取”(例如，根據(jù)定義的隨機數(shù)讀取電壓檢測它們各自的編程后閾值電壓)，以便提供隨機讀取數(shù)據(jù)，用作施加到例如密鑰產(chǎn)生器的隨機數(shù)。
[0079]可替換地或附加地，即使施加的控制電壓具有充分相同的性質(zhì)，在編程操作期間各個存儲單元所經(jīng)歷的不同的特定編程條件(如電壓、噪聲、溫度)也將導(dǎo)致不一樣的且隨機出現(xiàn)的數(shù)據(jù)被編程到存儲單元中。這些所經(jīng)歷的不同的編程條件是被編程存儲單元的特性的又一個示例。
[0080]作為這些固有的非易失性存儲單元特性和/或外部施加的非易失性存儲單元特性的結(jié)果，旨在被類似地編程為數(shù)據(jù)值“O”的SLC組(如，頁)卻將包括存儲數(shù)據(jù)值“ I ”的一個或多個SLC。這樣的非計劃中的(或“錯誤的”)數(shù)據(jù)位在存儲單元組各處的出現(xiàn)是不可預(yù)期的，并且具有隨機化編程數(shù)據(jù)的效果，所述編程數(shù)據(jù)以后可以被讀取為隨機讀取數(shù)據(jù)。
[0081]如圖4和圖5所示，可以與非易失性存儲單元的一個或多個標稱閾值電壓分布有關(guān)地確定特定的隨機數(shù)讀取電壓(Vrn)的電平，不管該Vrn是在圖4的示例中被單個地使用，還是在圖5的示例中被作為變動的多個電壓來使用。因此，在本發(fā)明構(gòu)思的某些實施例中，隨機數(shù)讀取電壓(Vrn)可以被定義為具有落在標稱閾值電壓分布的中心值(如，在圖4中的標稱編程閾值電壓分布P的中心)的電平。在隨機產(chǎn)生操作期間執(zhí)行的讀取操作可以將這種類型的隨機數(shù)讀取電壓(Vrn)施加到選擇的字線WL0，同時非選擇讀取電壓(Vread)被施加到未選擇的字線WLl到WL63。產(chǎn)生的隨機讀取電壓可以被隨機數(shù)產(chǎn)生操作提供以作為隨機數(shù)。
[0082]盡管圖4的示例以SLC編程操作繪制，但本發(fā)明構(gòu)思的其它實施例可以被應(yīng)用到與MLC編程操作有關(guān)的隨機數(shù)產(chǎn)生。
[0083]本發(fā)明構(gòu)思的某些實施例使用所謂的“一次性”編程技術(shù)來對非易失性存儲單元組編程。也就是說，編程電壓被一次性施加到非易失性存儲單元組，不進行重復(fù)或編程驗證。作為結(jié)果，非易失性存儲單元組將響應(yīng)于一次施加的編程電壓形成各自的閾值電壓。例如，將非易失性存儲單元的頁SLC編程到編程狀態(tài)(如，數(shù)據(jù)值“O”)可以利用一次性編程操作完成。隨后，可以使用一個或多個隨機數(shù)讀取電壓來讀取存儲在非易失性存儲單元的頁中的數(shù)據(jù)。
[0084]在圖5中示出了使用多個隨機數(shù)讀取電壓。在圖5中，三(3)個隨機數(shù)讀取電壓Vrnl、Vrn2和Vrn3被連續(xù)地施加到選擇的字線WLO以便讀取第一隨機數(shù)、第二隨機數(shù)和第三隨機數(shù)。因為第一隨機數(shù)讀取電壓、第二隨機數(shù)讀取電壓和第三隨機數(shù)讀取電壓(Vrnl、Vrn2和Vrn3)電平不同并在不同的時間被施加到選擇的字線WL0，所以盡管每個隨機讀取操作指向同一組編程的存儲單元，但在每個隨機數(shù)讀取操作期間，將檢測到相應(yīng)的不同數(shù)量的開啟(ON)的存儲單元。[0085]在圖5中示出的示例假設(shè)三(3)個隨機讀取電壓(Vrnl、Vrn2和Vrn3)具有不同的、遍布標稱編程閾值電壓分布P且落入標稱編程閾值電壓分布P內(nèi)的電平。不必總是這種情況，因為可以使用任何合理數(shù)量的隨機讀取電壓，它們中一個或多個可以被定義為落在標稱編程閾值電壓分布P外部。
[0086]圖6是示出通過圖5的三(3)個隨機數(shù)讀取電壓產(chǎn)生的隨機數(shù)(RN1、RN2和RN3)的表。在圖6中，第一隨機數(shù)RNl是當(dāng)?shù)谝浑S機數(shù)讀取電壓Vrnl被施加到選擇的字線(如，WL0)時從選擇的頁檢測的隨機讀取數(shù)據(jù)；第二隨機數(shù)RN2是當(dāng)?shù)诙S機數(shù)讀取電壓Vrn2被施加到選擇的字線WLO時從選擇的頁檢測的隨機讀取數(shù)據(jù)。并且，第三隨機數(shù)RNl是當(dāng)?shù)谌S機數(shù)讀取電壓Vrn3被施加到選擇的字線WLO時檢測的隨機讀取數(shù)據(jù)。
[0087]如在圖6中進一步示出的，可以利用例如簡單的異或(XOR)邏輯門，從第一隨機讀取數(shù)據(jù)(RN1)、第二隨機讀取數(shù)據(jù)(RN2)和第三隨機讀取數(shù)據(jù)(RN3)的組合產(chǎn)生加密密鑰(KEY)。
[0088]圖7是根據(jù)本發(fā)明構(gòu)思的實施例概述產(chǎn)生隨機數(shù)的一種可能的方法的流程圖。將在關(guān)于圖2和圖3的上述的快閃存儲系統(tǒng)以及工作示例的上下文中描述圖7的方法。在某些實施例中，在圖7中概述的方法將與編程操作一起被圖2的快閃存儲系統(tǒng)執(zhí)行。
[0089]假設(shè)圖2的快閃存儲系統(tǒng)以頁為基礎(chǔ)執(zhí)行讀取操作和編程操作。因此，圖7示出的方法通過選擇字線(如，WL0)產(chǎn)生隨機數(shù)(S110)。更具體地，選擇由所選擇的字線WLO公共地控制的快閃存儲單元的物理頁。作為這個選擇的結(jié)果，將依賴選擇的頁的快閃存儲單元的至少一個特性來產(chǎn)生想要的隨機讀取數(shù)據(jù)。(見，如，圖3的選擇的物理頁1111)?？商鎿Q地，與超過一條字線關(guān)聯(lián)的快閃存儲單元可以被用于產(chǎn)生隨機數(shù)。連續(xù)的隨機數(shù)產(chǎn)生操作可以使用存儲單元陣列內(nèi)同一組的或不同組的快閃存儲單元。然而，當(dāng)使用與多條字線關(guān)聯(lián)的存儲單元時，可以關(guān)于選擇的多條字線當(dāng)中的每條相應(yīng)的字線獨立地執(zhí)行編程操作或讀取操作。
[0090]選擇的頁1111的作為組成部分的存儲單元接著被編程到同一狀態(tài)(S120)。例如，選擇的頁1111的快閃存儲單元可以被編程為圖4的編程狀態(tài)P (數(shù)據(jù)值“O”)。因此，“O”數(shù)據(jù)值可以被加載到連接到被選擇的頁1111的緩沖電路1130中的頁緩沖器，并且接著被編程到選擇的頁1111的快閃存儲單元。在本發(fā)明構(gòu)思的某些實施例中，對選擇的存儲單元的編程可以利用一次性編程技術(shù)完成，使得快閃存儲單元形成一次性閾值電壓分布。
[0091]在對選擇的快閃存儲單元編程之后，隨機數(shù)讀取電壓(Vrn)可以被施加到選擇的字線WL0，而非選擇讀取電壓(Vread)可以被施加到未選擇的字線WLl到WL63 (S130)。在本發(fā)明構(gòu)思的某些實施例中，隨機數(shù)讀取電壓(Vrn)可以是與編程狀態(tài)P關(guān)聯(lián)的標稱閾值電壓分布的中心電壓值。這個中心電壓值的選擇有助于最大化在讀取操作期間從編程的快閃存儲單元讀取的數(shù)據(jù)的可變性并因此最大化其隨機性。在這樣的控制電壓偏置條件下，可以讀取快閃存儲單元的選擇的頁(S140)。可替換地，可以將多個隨機數(shù)讀取電壓順序地施加到編程的快閃存儲單元。(見，圖5)
[0092]然后，作為結(jié)果的隨機讀取數(shù)據(jù)可以被提供(或被讀出)作為隨機數(shù)(S150)。也就是說，從快閃存儲單元的選擇的頁提取的隨機讀取數(shù)據(jù)可以被提供給存儲控制器1200的密鑰產(chǎn)生器1250。密鑰產(chǎn)生器1250可以接著利用由快閃存儲器1100提供的作為隨機數(shù)的隨機讀取數(shù)據(jù)產(chǎn)生加密密鑰。加密電路1260可以接著利用加密密鑰從將要存儲到快閃存儲器1100中的傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)。
[0093]這樣，根據(jù)本發(fā)明構(gòu)思的實施例的快閃存儲系統(tǒng)1000可以與作為組成部分的快閃存儲單元陣列的快閃存儲單元的至少一個特性(如，各自的編程閾值電壓)有關(guān)地產(chǎn)生隨機數(shù)。并且因為作為結(jié)果的讀取數(shù)據(jù)的隨機性是根據(jù)快閃存儲器1100的特性產(chǎn)生的，所以快閃存儲系統(tǒng)1000不需要提供單獨的隨機數(shù)產(chǎn)生電路。
[0094]圖8是根據(jù)本發(fā)明構(gòu)思的另一個實施例示出快閃存儲系統(tǒng)的方框圖。參照圖8，快閃存儲系統(tǒng)2000 —般包括:快閃存儲器2100和存儲控制器2200。與圖2的存儲控制器1200類似，存儲控制器2200包括主機接口 2210、閃存接口 2220、控制單元2230、RAM2240和加密電路2250。然而存儲控制器2200不包括密鑰產(chǎn)生器。相反，密鑰產(chǎn)生器2165被合并至快閃存儲器2100內(nèi)。
[0095]因此，盡管圖2的快閃存儲器1100將隨機數(shù)(RN)返回到存儲控制器1200的密鑰產(chǎn)生器1250，但是圖8的快閃存儲器2100可以被用于將加密密鑰(KEY)反饋到存儲控制器2200。包括密鑰產(chǎn)生器2165的快閃存儲器2100將參照圖9更加詳細地描述。
[0096]圖9是進一步示出圖8的快閃存儲器2100的方框圖。參照圖9，快閃存儲器2100包括:存儲單元陣列2110、地址解碼器2120、頁緩沖電路2130、數(shù)據(jù)輸入/輸出電路2140、電壓產(chǎn)生器2150和控制邏輯2160。
[0097]電壓產(chǎn)生器2150可以包括選擇讀取電壓產(chǎn)生器2151、非選擇讀取電壓產(chǎn)生器2152和隨機數(shù)讀取電壓產(chǎn)生器2153。隨機數(shù)讀取電壓產(chǎn)生器2153可以被用于產(chǎn)生將在隨機數(shù)產(chǎn)生操作期間被提供給選擇的字線WLO的隨機數(shù)讀取電壓。
[0098]在某些實施例中，控制邏輯2160包括密鑰產(chǎn)生器2165。密鑰產(chǎn)生器2165可以被用于利用隨機讀取數(shù)據(jù)產(chǎn)生密鑰，所述隨機讀取數(shù)據(jù)作為隨機數(shù)，在隨機數(shù)產(chǎn)生操作期間從數(shù)據(jù)I/O電路2140提供。密鑰可以被提供給存儲控制器2200的加密電路2250。(見，圖8)。加密電路2250可以接著利用提供的密鑰加密傳入的數(shù)據(jù)以將加密的數(shù)據(jù)提供給快閃存儲器2100或另一個存儲器(未示出)。
[0099]因此，圖8的快閃存儲系統(tǒng)2000可以利用組成存儲系統(tǒng)的快閃存儲單元的特性，以與圖2的快閃存儲系統(tǒng)1000類似的方式產(chǎn)生隨機數(shù)。
[0100]圖10是根據(jù)本發(fā)明構(gòu)思的又一個實施例示出存儲系統(tǒng)的方框圖。參照圖10，存儲系統(tǒng)200包括:控制單元210、閃存220、安全電路230和密鑰產(chǎn)生器240。
[0101]閃存220還包括緩慢位計數(shù)器221，其可以例如在對選擇的快閃存儲單元進行編程驗證期間使用。也就是說，某些常規(guī)的快閃存儲系統(tǒng)認識到各個快閃存儲單元響應(yīng)于定義的編程條件呈現(xiàn)出給定編程狀態(tài)的速度是可變的，所述的定義的編程條件比如為迭代的編程方案(如，增量步進脈沖編程或ISSP)的一次或多次迭代定義的那些條件。術(shù)語“緩慢位”指的是在編程操作期間在某點沒能呈現(xiàn)想要的編程狀態(tài)的快閃存儲單元。相反地，術(shù)語“快速位”指的是在相對快速地呈現(xiàn)想要的編程狀態(tài)的能力上突出的快閃存儲單元。因此，例如，在利用第一控制電壓電平執(zhí)行的第一編程迭代之后，“ N”個快閃存儲單元的組當(dāng)中的數(shù)量“J”個可以被指示為緩慢位。然而，在利用第二控制電壓(這里第二控制電壓中的至少一個高于類似的第一控制電壓)執(zhí)行的第二編程迭代之后，N個快閃存儲單元中的數(shù)量“K”個可以被指示為緩慢位，這里K小于J。
[0102]考慮到這個通常理解的作為(完成的或部分完成的)編程操作的結(jié)果提供的位(和對應(yīng)的快閃存儲單元)的指定，本發(fā)明構(gòu)思的某些實施例可以使用這些緩慢/快速位結(jié)果作為所包含的快閃存儲單元的特性。因此，存儲系統(tǒng)200可以被用于根據(jù)緩慢位產(chǎn)生隨機數(shù)(和加密密鑰)。一種根據(jù)快閃存儲器220中的緩慢位產(chǎn)生隨機數(shù)的方法將在后文中描述。
[0103]或者，在圖10中示出的存儲系統(tǒng)200的元件分別與圖1的存儲系統(tǒng)100的元件類似。
[0104]圖1lA是示出可以由圖10的存儲系統(tǒng)200執(zhí)行的隨機數(shù)產(chǎn)生方法的概念圖，其中快閃存儲器220被用于利用在編程操作期間指示的在一組快閃存儲單元之中的緩慢位的物理特性來本質(zhì)上產(chǎn)生隨機讀取數(shù)據(jù)。
[0105]參照圖11A，閃存MLC可以被編程為多個編程狀態(tài)P1、P2和P3中的一個，所述編程狀態(tài)由落在分別定義的閾值電壓分布內(nèi)的閾值電壓所指示。
[0106]因此，假設(shè)在由快閃存儲器220執(zhí)行的編程操作期間，編程電壓被施加到一組閃存MLC。接著，執(zhí)行與編程操作關(guān)聯(lián)的一個或多個編程驗證步驟。例如，第一編程驗證電壓Vfl和第二編程驗證電壓Vf2可以被順序地施加到選擇的字線WL0。在這些假設(shè)下，第一編程驗證電壓Vf I可以是用于驗證快閃存儲單元是否已被編程到第一編程狀態(tài)Pl的電壓，并且第二編程驗證電壓Vf2可以是用于驗證快閃存儲單元是否已被編程到第二編程狀態(tài)P2的電壓。
[0107]因為未能超過相應(yīng)的第一編程驗證電壓Vfl和第二編程驗證電壓Vf2的緩慢位的數(shù)量是隨機的，所以可以利用緩慢位的對應(yīng)數(shù)量產(chǎn)生隨機數(shù)。例如，如圖1lB所示，作為與第一編程驗證電壓Vfl相關(guān)地執(zhí)行第一編程驗證操作的結(jié)果，可以獲得包括第一組緩慢位的第一隨機數(shù)據(jù)(SB1)。然而，作為與第二編程驗證電壓Vf2相關(guān)地執(zhí)行第二編程驗證操作的結(jié)果，可以獲得包括第二組緩慢位的第二隨機數(shù)據(jù)(SB2 )。在被編程驗證的快閃存儲單元的組內(nèi)的緩慢位的數(shù)量和它們各自的位置兩者將是變化的，并且可以被認為是作為組成部分的快閃存儲單元的特性。
[0108]在圖1lB中進一步示出的示例中，通過將第一隨機數(shù)據(jù)(SBl)和第二隨機數(shù)據(jù)(SB2)進行XOR來產(chǎn)生加密密鑰(KEY)。
[0109]當(dāng)考慮前面的示例時，本領(lǐng)域技術(shù)人員將會認識到，不需要提供單獨的隨機數(shù)產(chǎn)生電路，或在某些情況下，不需要執(zhí)行除了編程/讀取或編程驗證操作之外的內(nèi)部存儲系統(tǒng)操作，就可以產(chǎn)生隨機數(shù)。也就是說，不需要執(zhí)行唯一用于產(chǎn)生隨機數(shù)的特定計算操作。相反，可以利用存儲系統(tǒng)的作為組成部分的非易失性存儲單元的特定的編程/讀取噪聲、特定的編程響應(yīng)和類似的特性來產(chǎn)生隨機數(shù)。
[0110]在本發(fā)明構(gòu)思的某些實施例的上下文中，可以將一組被選擇的非易失性存儲單元中的各個存儲單元所執(zhí)行的編程/擦除循環(huán)(P/E)的數(shù)量看作是非易失性存儲單元的特性。也就是說，每個非易失性存儲單元的閾值電壓編程響應(yīng)或緩慢位行為可以根據(jù)它的P/E磨損而改變。
[0111]此外，各個非易失性存儲單元的閾值電壓編程響應(yīng)或緩慢位行為可以根據(jù)操作模式改變。例如，存儲系統(tǒng)可以操作在第一模式，在該第一模式中，利用一組存儲單兀的閾值電壓分布的特性來產(chǎn)生隨機數(shù)，并且存儲系統(tǒng)也可以操作在第二模式，在該第二模式中，利用緩慢位的特性來產(chǎn)生隨機數(shù)。在這種情況下，存儲系統(tǒng)可以通過在第一操作模式和第二操作模式之間切換來改變隨機數(shù)產(chǎn)生方法。[0112]在本發(fā)明構(gòu)思的某些實施例中，存儲系統(tǒng)可以將利用上述方法產(chǎn)生的隨機讀取數(shù)據(jù)用作偽隨機數(shù)產(chǎn)生器的種子。例如，在圖2中的快閃存儲系統(tǒng)1000的密鑰產(chǎn)生器1250包括用于產(chǎn)生隨機數(shù)的偽隨機數(shù)產(chǎn)生器的情況下，偽隨機數(shù)產(chǎn)生器可以利用由快閃存儲器1100提供的種子產(chǎn)生隨機數(shù)。在這種情況下，快閃存儲器1100可以通過在選擇的頁編程同樣的數(shù)據(jù)，并將種子讀取電壓提供給選擇的字線以讀取選擇的頁來產(chǎn)生種子?？扉W存儲器1100可以將與在閾值電壓分布中的特定電壓電平相對應(yīng)的電壓用作種子讀取電壓。
[0113]根據(jù)本發(fā)明構(gòu)思的某些實施例的存儲系統(tǒng)可以被應(yīng)用到或被提供給各種產(chǎn)品。根據(jù)本發(fā)明構(gòu)思的某些實施例的存儲系統(tǒng)可以用電子設(shè)備和存儲設(shè)備來實現(xiàn)，所述電子設(shè)備比如個人計算機、數(shù)碼相機、可攜帶攝像機、蜂窩電話、MP3播放器、PMP、PSP、PDA、等等，所述存儲設(shè)備比如存儲卡、USB存儲器、固態(tài)驅(qū)動(SSD)、等等。
[0114]圖12是示出可以應(yīng)用根據(jù)本發(fā)明構(gòu)思的實施例的存儲系統(tǒng)的存儲卡系統(tǒng)的方框圖。存儲卡系統(tǒng)3000 —般包括:主機3100和存儲卡3200。主機3100可以包括主機控制器3110、主機連接單元3120和DRAM3130。
[0115]主機3100可以在存儲卡3200中寫入數(shù)據(jù)并從存儲卡3200讀取數(shù)據(jù)。主機控制器3110可以將命令(如，寫命令)、從主機3100中的時鐘產(chǎn)生器(未示出)產(chǎn)生的時鐘信號CLK和數(shù)據(jù)經(jīng)由主機連接單元3120發(fā)送給存儲卡3200。DRAM3130可以是主機3100的主存儲器。
[0116]存儲卡3200可以包括卡連接單元3210、卡控制器3220和快閃存儲器3230?？刂破?220可以響應(yīng)于經(jīng)由卡連接單元3210輸入的命令在快閃存儲器3230中存儲數(shù)據(jù)?？梢耘c從卡控制器3220中的時鐘產(chǎn)生器(未示出)產(chǎn)生的時鐘信號同步地存儲數(shù)據(jù)。快閃存儲器3230可以存儲從主機3100傳送的數(shù)據(jù)。例如，在主機3100為數(shù)碼相機的情況下，存儲卡3200可以存儲圖像數(shù)據(jù)。
[0117]在存儲卡系統(tǒng)3000中，卡控制器3220或快閃存儲器3230可以被配置為包括密鑰產(chǎn)生器(參考圖2或圖8)。存儲卡系統(tǒng)3000可以根據(jù)上述的隨機數(shù)產(chǎn)生方法產(chǎn)生隨機數(shù)而不需要單獨的隨機數(shù)產(chǎn)生電路。因此，不需要給存儲卡3200增加這樣的電路需要的區(qū)域就可以確保數(shù)據(jù)的可靠性。
[0118]圖13是示出可以應(yīng)用根據(jù)本發(fā)明構(gòu)思的存儲系統(tǒng)的包括固態(tài)驅(qū)動(SSD)的系統(tǒng)的方框圖。參照圖13，系統(tǒng)4000 —般包括:主機4100和SSD4200。主機4100可以包括主機接口 4111、主機控制器4120和DRAM4130。
[0119]主機4100可以在SSD4200中寫入數(shù)據(jù)或從SSD4200中讀取數(shù)據(jù)。主機控制器4120可以把比如命令、地址、控制信號等等的信號SGL經(jīng)由主機接口 4111傳送給SSD4200。DRAM4130可以是主機4100的主存儲器。
[0120]SSD4200可以經(jīng)由主機接口 4111與主機4100交換信號SGL，并可以經(jīng)由電源連接器4221被供給電力。SSD4200可以包括多個非易失性存儲器4201到420n、SSD控制器4210和輔助電源4220。這里，非易失性存儲器4201到420η不僅可以用NAND快閃存儲器實現(xiàn)，還可以用比如PRAM、MRAM、ReRAM等等的非易失性存儲器來實現(xiàn)。
[0121]多個非易失性存儲器4201到420η可以被用作SSD4200的存儲介質(zhì)。多個非易失性存儲器4201到420η可以經(jīng)由多個通道CHl到CHn與SSD控制器4210連接。一個通道可以與一個或多個非易失性存儲器連接。與一個通道連接的非易失性存儲器可以與相同的數(shù)據(jù)總線連接。
[0122]SSD控制器4210可以經(jīng)由主機接口 4111與主機4100交換信號SGL。這里，信號SGL可以包括命令、地址、數(shù)據(jù)等等。SSD控制器4210可以被配置為根據(jù)主機4100的命令將數(shù)據(jù)寫入對應(yīng)的非易失性存儲器或從對應(yīng)的非易失性存儲器讀出數(shù)據(jù)。SSD控制器4210將參照圖14更全面地描述。
[0123]輔助電源4220可以經(jīng)由電源連接器4221與主機4100連接。輔助電源4220可以由來自主機4100的電力PWR充電。輔助電源4220可以被放在SSD4200內(nèi)部或外部。例如，輔助電源4220可以被放在主板上以將輔助電力供給SSD4200。
[0124]圖14是進一步示出圖13的SSD控制器4210的方框圖。參照圖14，SSD控制器4210包括NVM接口 4211、主機接口 4212、加密電路4213、控制單元4214和SRAM4215。
[0125]NVM接口 4211可以將從主機4100的主存儲器傳送的數(shù)據(jù)分別分散到通道CHl到CHn。NVM接口 4211可以將從非易失性存儲器4201到420η讀取的數(shù)據(jù)經(jīng)由主機接口 4212傳送到主機4100。
[0126]主機接口 4212可以根據(jù)主機4100的協(xié)議提供與SSD4200的接口。主機接口 4212可以利用USB (通用串行總線)、SCSI (小型計算機系統(tǒng)接口)、快速PC1、ΑΤΑ、PATA (并行ΑΤΑ), SATA (串行ATA)、SAS (串行連接SCSI)等等與主機4100通信。主機接口 4212也可以執(zhí)行允許主機4100將SSD4200識別為硬盤驅(qū)動(HDD)的光盤仿真功能。
[0127]加密電路4213可以利用從包括在SSD控制器4210中或每個非易失性存儲器4201到420η中的密鑰產(chǎn)生器提供的密鑰來加密數(shù)據(jù)?？刂茊卧?214可以分析和處理從主機4100輸入的信號。控制單元4214可以通過主機接口 4212或NVM接口 4211控制主機4100或非易失性存儲器4201到420η?？刂茊卧?214可以根據(jù)驅(qū)動SSD4200的固件來控制非易失性存儲器4201到420η。
[0128]SRAM4215可以被用于驅(qū)動高效管理非易失性存儲器4201到420η的軟件。SRAM4215可以存儲從主機4100的主存儲器輸入的元數(shù)據(jù)或高速緩存數(shù)據(jù)。一旦突然斷電，存儲在SRAM4215中的元數(shù)據(jù)或高速緩存數(shù)據(jù)可以利用輔助電源4220被存儲在非易失性存儲器4201到420η中。
[0129]返回圖13，根據(jù)本發(fā)明構(gòu)思的實施例的系統(tǒng)4000可以利用作為組成部分的非易失性存儲單元的特性來產(chǎn)生隨機數(shù)。因為隨機數(shù)可以這樣產(chǎn)生，所以系統(tǒng)4000不需要單獨的隨機數(shù)產(chǎn)生電路。
[0130]圖15是根據(jù)本發(fā)明構(gòu)思的實施例示出可以合并快閃存儲系統(tǒng)的電子設(shè)備的方框圖。這里，電子設(shè)備5000可以是個人計算機或手持電子設(shè)備，比如筆記本計算機、蜂窩電話、PDA、照相機、等等。
[0131]參照圖15，電子設(shè)備5000包括:存儲系統(tǒng)5100、電源設(shè)備5200、輔助電源5250、CPU5300、DRAM5400以及用戶接口 5500。存儲系統(tǒng)5100可以包括快閃存儲器5110和存儲控制器5120。存儲系統(tǒng)5100可以被嵌入在電子設(shè)備5000內(nèi)。
[0132]根據(jù)本發(fā)明構(gòu)思的某些實施例的存儲系統(tǒng)可以合并具有三維(3D)結(jié)構(gòu)的存儲單元陣列。
[0133]因此，根據(jù)本發(fā)明構(gòu)思的另一個實施例，圖16是示出快閃存儲器6000的方框圖，該快閃存儲器6000包括:三維(3D)單元陣列6110、數(shù)據(jù)輸入/輸出電路6120、地址解碼器6130和控制邏輯6140。
[0134]3D存儲單元陣列6110包括多個存儲塊BLKl到BLKz，所述多個存儲塊BLKl到BLKz中的每個由三維(或垂直)結(jié)構(gòu)形成。對于具有二維(水平)結(jié)構(gòu)的存儲塊，存儲單元可以在與襯底平行的方向上形成。對于具有三維結(jié)構(gòu)的存儲塊，存儲單元可以在與襯底垂直的方向上形成。每個存儲塊BLKl到BLKz可以是快閃存儲器6000的擦除單元。
[0135]數(shù)據(jù)輸入/輸出電路6120可以經(jīng)由多條位線與3D單元陣列6110連接。數(shù)據(jù)輸入/輸出電路6120可以從外部設(shè)備接收數(shù)據(jù)或?qū)?D存儲單元陣列6110讀取的數(shù)據(jù)輸出到外部設(shè)備。地址解碼器6130可以經(jīng)由多條字線和選擇線GSL和SSL與3D單元陣列6110連接。地址解碼器6130可以響應(yīng)于地址ADDR選擇字線。
[0136]控制邏輯6140可以控制快閃存儲器6000的編程、擦除、讀取等。例如，在編程期間，控制邏輯6140可以控制地址解碼器6130和數(shù)據(jù)輸入/輸出電路6120，以使得編程電壓被供給到選擇的字線且數(shù)據(jù)被編程。
[0137]圖17是在相關(guān)部分進一步示出圖16的存儲塊的3D存儲單元陣列結(jié)構(gòu)的透視圖。參照圖17，存儲塊BLKl在垂直于襯底SUB的方向上形成?？梢栽谝r底SUB上形成η+摻雜區(qū)域?？梢栽谝r底SUB上依次沉積柵電極層和絕緣層。電荷存儲層可以在柵電極層和絕緣層之間形成。
[0138]如果柵電極層和絕緣層在垂直方向上形成圖案，則可以形成V形柱。柱可以經(jīng)由柵電極層和絕緣層與襯底SUB連接。柱的外部O可以由通道(channel)半導(dǎo)體形成，它的內(nèi)部I可以由比如硅氧化物的絕緣材料形成。
[0139]存儲塊BLKl的柵電極層可以與地選擇線GSL、多條字線WLl到WL8和串選擇線SSL連接。存儲塊BLKl的柱可以與多條位線BLl到BL3連接。在圖17中，示出了一個存儲塊BLKl具有兩條選擇線SSL和GSL、八條字線WLl到WL8和三條位線BLl到BL3的情形。然而，本發(fā)明構(gòu)思不限于此。
[0140]圖18是在相關(guān)部分示出圖17的存儲塊的等效電路的圖。參照圖18，NAND串NSll到NS33可以連接在位線BLl到BL3和公共源極線CSL之間。每個NAND串(如，NS11)可以包括串選擇晶體管SST、多個存儲單元MCl到MC8和地選擇晶體管GST。
[0141]串選擇晶體管SST可以與串選擇線SSLl到SSL3連接。存儲單元MCl到MC8可以分別與對應(yīng)的字線WLl到WL8連接。地選擇晶體管GST可以與地選擇線GSL連接。在每個NAND串中，串選擇晶體管SST可以與位線連接，并且地選擇晶體管GST可以與公共源極線CSL連接。
[0142]具有同樣高度的字線(如，WLl)可以公共連接，并且串選擇線SSLl到SSL3可以彼此分離。在編程與第一字線WLl連接的并且包括在NAND串NS11、NS12和NS13中的存儲單元(組成頁)時，可以選擇第一字線WLl和第一串選擇線SSL。
[0143]盡管已經(jīng)參照示例實施例詳細描述了本發(fā)明構(gòu)思，但對本領(lǐng)域技術(shù)人員來說明顯的是，在不脫離權(quán)利要求范圍的情況下，可以做出各種改變和更改。因此，應(yīng)該理解上述實施例本質(zhì)上不是限制性的而是示例性的。
【權(quán)利要求】
1.一種在非易失性存儲單元的存儲器中產(chǎn)生隨機數(shù)的方法，該方法包括: 對非易失性存儲單元編程； 利用隨機數(shù)讀取電壓讀取編程的非易失性存儲單元以產(chǎn)生隨機讀取數(shù)據(jù)，所述隨機數(shù)讀取電壓依照非易失性存儲單元的特性選擇；以及 從隨機讀取數(shù)據(jù)產(chǎn)生隨機數(shù)。
2.根據(jù)權(quán)利要求1所述的方法，其中從隨機讀取數(shù)據(jù)產(chǎn)生隨機數(shù)無需使用單獨的隨機數(shù)產(chǎn)生電路來執(zhí)行。
3.根據(jù)權(quán)利要求1所述的方法，其中非易失性存儲單元的特性是響應(yīng)于非易失性存儲單元的編程的非易失性存儲單元的標稱閾值電壓分布。
4.根據(jù)權(quán)利要求3所述的方法，其中隨機數(shù)讀取電壓被選擇為在標稱閾值電壓分布之內(nèi)。
5.根據(jù)權(quán)利要求4所述的方法，其中隨機數(shù)讀取電壓被選擇為處于標稱閾值電壓分布的中心。
6.根據(jù)權(quán)利要求1所述的方法，其中非易失性存儲單元的特性是響應(yīng)于非易失性存儲單元的編程的至少一個非易失性存儲單元的緩慢單元響應(yīng)。
7.根據(jù)權(quán)利要求1所述的方法，其中非易失性存儲單元的編程是一次性編程操作。
8.根據(jù)權(quán)利要求1所述的方法，其中每一個非易失性存儲單元是單級存儲單元(SLC)。
9.根據(jù)權(quán)利要求1所述的方法，其中所述非易失性存儲單元被安排在共同連接到字線的物理頁中。
10.一種方法，包括: 利用隨機數(shù)讀取電壓從編程的非易失性存儲單元獲得隨機讀取數(shù)據(jù)，所述隨機數(shù)讀取電壓是考慮到非易失性存儲單元的特性而選擇的。
11.根據(jù)權(quán)利要求10所述的方法，還包括: 通過邏輯組合隨機讀取數(shù)據(jù)來產(chǎn)生隨機數(shù)。
12.根據(jù)權(quán)利要求11所述的方法，還包括: 從隨機數(shù)產(chǎn)生加密密鑰；以及 利用加密密鑰加密由存儲系統(tǒng)接收的數(shù)據(jù)，該存儲系統(tǒng)包括存儲控制器和包括非易失性存儲單元的存儲器。
13.根據(jù)權(quán)利要求12所述的方法，其中產(chǎn)生加密密鑰由布置在存儲控制器和存儲器中的一個中的密鑰產(chǎn)生器執(zhí)行。
14.根據(jù)權(quán)利要求10所述的方法，其中隨機數(shù)讀取電壓被選擇為在響應(yīng)于非易失性存儲單元的編程的非易失性存儲單元的標稱閾值電壓分布之內(nèi)。
15.根據(jù)權(quán)利要求14所述的方法，其中隨機數(shù)讀取電壓被選擇為處于標稱閾值電壓分布的中心。
16.根據(jù)權(quán)利要求10所述的方法，其中隨機數(shù)讀取電壓是編程驗證電壓，用于在非易失性存儲單元的編程期間驗證每個非易失性存儲單元是否如緩慢單元一樣地響應(yīng)。
17.—種加密密鑰產(chǎn)生方法,包括: 利用編程電壓對非易失性存儲單元編程，其中每個非易失性存儲單元被指定為響應(yīng)于編程展現(xiàn)落入標稱閾值電壓分布內(nèi)的閾值電壓；通過利用落入標稱閾值電壓分布內(nèi)的至少一個隨機數(shù)讀取電壓讀取編程的非易失性存儲單元來產(chǎn)生隨機讀取數(shù)據(jù)； 將隨機讀取數(shù)據(jù)作為隨機數(shù)施加到密鑰產(chǎn)生器；以及 利用密鑰產(chǎn)生器產(chǎn)生加密密鑰。
18.根據(jù)權(quán)利要求17所述的方法，其中每一個非易失性存儲單元是單級存儲單元(SLC)0
19.根據(jù)權(quán)利要求18所述的方法，其中對非易失性存儲單元編程由利用一次性編程操作將編程電壓施加到非易失性存儲單元組成。
20.根據(jù)權(quán)利要求17所述的方法，其中至少一個隨機數(shù)讀取電壓包括產(chǎn)生對應(yīng)的第一隨機讀取數(shù)據(jù)的第一隨機數(shù)讀取電壓和產(chǎn)生對應(yīng)的第二隨機讀取數(shù)據(jù)的第二隨機數(shù)讀取電壓，并且該方法還包括: 邏輯組合第一隨機讀取數(shù)據(jù)和第二隨機讀取數(shù)據(jù)以產(chǎn)生隨機讀取數(shù)據(jù)。
21.一種存儲器，包括: 存儲單元陣列，其包括非易失性存儲單元； 編程電壓產(chǎn)生器，其在編程操作期間將編程電壓施加到存儲單元陣列的選擇的字線；以及 隨機數(shù)讀取電壓產(chǎn)生器，其在隨機數(shù)產(chǎn)生操作期間將隨機數(shù)讀取電壓施加到選擇的字線，其中隨機數(shù)讀取電壓的電平被選擇為在非易失性存儲單元在被編程時預(yù)期的標稱閾值電壓分布之內(nèi)。
22.根據(jù)權(quán)利要求21所述的存儲器，其中非易失性存儲單元是快閃存儲單元。
23.根據(jù)權(quán)利要求21所述的存儲器，其中非易失性存儲單元是單級快閃存儲單元(SLC)0
24.一種存儲器，包括: 存儲單元陣列，其包括非易失性存儲單元； 編程電壓產(chǎn)生器，其在編程操作期間將編程電壓施加到存儲單元陣列的選擇的字線；以及 隨機數(shù)讀取電壓產(chǎn)生器，其在隨機數(shù)產(chǎn)生操作期間將隨機數(shù)讀取電壓施加到選擇的字線，其中隨機數(shù)讀取電壓是編程驗證電壓，用于在非易失性存儲單元的編程期間確定至少一個非易失性存儲單元的緩慢單元響應(yīng)。
25.根據(jù)權(quán)利要求24所述的存儲器，其中非易失性存儲單元是快閃存儲單元。
26.根據(jù)權(quán)利要求21所述的存儲器，其中非易失性存儲單元是多級快閃存儲單元(MLC)。
27.一種存儲系統(tǒng)，包括: 控制單元，其接收傳入的數(shù)據(jù)和對應(yīng)的地址信息； 安全電路，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)； 存儲器，其包括非易失性存儲單元，所述非易失性存儲單元存儲加密數(shù)據(jù)，并且當(dāng)利用隨機數(shù)讀取電壓讀取非易失性存儲單元時非易失性存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓被選擇為落入非易失性存儲單元在被編程時的標稱閾值電壓分布之內(nèi)；以及密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰；其中從讀取數(shù)據(jù)產(chǎn)生隨機數(shù)無須使用單獨的隨機數(shù)產(chǎn)生電路來執(zhí)行。
28.根據(jù)權(quán)利要求27所述的存儲系統(tǒng)，其中隨機數(shù)讀取電壓被選擇為處于標稱閾值電壓分布的中心。
29.根據(jù)權(quán)利要求27所述的存儲系統(tǒng)，其中利用一次性編程操作對非易失性存儲單元編程。
30.根據(jù)權(quán)利要求27所述的存儲系統(tǒng)，其中每一個非易失性存儲單元是單級存儲單元(SLC)，且非易失性存儲單元被安排在共同連接到字線的物理頁中。
31.根據(jù)權(quán)利要求27所述的存儲系統(tǒng)，其中存儲器包括快閃存儲單元的三維(3D)存儲單元陣列。
32.—種存儲系統(tǒng)，包括: 控制單元，其接收傳入的數(shù)據(jù)及對應(yīng)的地址信息； 安全電路，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)； 存儲器，其包括非易失性存儲單元，所述非易失性存儲單元存儲加密數(shù)據(jù)并且當(dāng)利用隨機數(shù)讀取電壓讀取非易失性存儲單元時非易失性存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓是編程驗證電壓，用于在非易失性存儲單元的編程期間確定至少一個非易失性存儲單元的緩慢單元響應(yīng)；以及 密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰； 其中從讀取數(shù)據(jù)產(chǎn)生隨機數(shù)無須使用單獨的隨機數(shù)產(chǎn)生電路來執(zhí)行。
33.根據(jù)權(quán)利要求32所述的存儲系統(tǒng)，其中利用一次性編程操作對非易失性存儲單元編程。
34.根據(jù)權(quán)利要求32所述的存儲系統(tǒng)，其中每一個非易失性存儲單元是多級存儲單元(MLC)，并且所述MLC被安排在分別連接到對應(yīng)字線的多個物理頁中。
35.根據(jù)權(quán)利要求34所述的存儲系統(tǒng)，其中存儲器包括快閃存儲單元的三維(3D)存儲單元陣列，其包括在第一方向延伸的多個單元串、在第二方向延伸的多條字線以及在第三方向上延伸的多條位線。
36.根據(jù)權(quán)利要求35所述的存儲系統(tǒng)，其中每個單元串被連接到多條位線之一并包括在串選擇晶體管(SST)和地選擇晶體管(GST)之間串行連接的多個快閃存儲單元，以及 多個快閃存儲單元中的每一個分別由多條字線之一控制，每個SST由串選擇線控制，并且每個GST由地選擇線控制。
37.一種系統(tǒng),包括: 主機，其提供傳入的數(shù)據(jù)及對應(yīng)的地址信息；以及 存儲卡，其包括: 卡控制器，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)； 存儲器，其包括快閃存儲單元，所述快閃存儲單元存儲加密數(shù)據(jù)，并且當(dāng)利用隨機數(shù)讀取電壓讀取快閃存儲單元時非易失性存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓依照非易失性存儲單元的特性選擇；以及 密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰。
38.根據(jù)權(quán)利要求37所述的系統(tǒng)，其中密鑰產(chǎn)生器被布置在快閃存儲器中。
39.一種系統(tǒng),包括:主機，其提供傳入的數(shù)據(jù)及對應(yīng)的地址信息；以及 固態(tài)驅(qū)動(SSD)，其包括: SSD控制器，其利用地址信息和加密密鑰從傳入的數(shù)據(jù)產(chǎn)生加密數(shù)據(jù)； 存儲器，其包括快閃存儲單元，所述快閃存儲單元存儲加密數(shù)據(jù)，并且當(dāng)利用隨機數(shù)讀取電壓讀取快閃存儲單元時快閃存儲單元提供隨機數(shù)，其中隨機數(shù)讀取電壓依照非易失性存儲單元的特性選擇；以及 密鑰產(chǎn)生器，其從隨機數(shù)產(chǎn)生加密密鑰。
40.根據(jù)權(quán)利要求39所 述的系統(tǒng)，其中存儲器包括三維(3D)存儲單元陣列。
【文檔編號】G11C16/10GK103578550SQ201310328869
【公開日】2014年2月12日 申請日期:2013年7月31日 優(yōu)先權(quán)日:2012年7月31日
【發(fā)明者】薛昶圭, 孔駿鎮(zhèn), 孫弘樂, 尹弼相 申請人:三星電子株式會社