專利名稱：固態(tài)存儲器中的編程速率識別及控制的制作方法
技術領域：
本發(fā)明大體上涉及半導體存儲器，且特定來說，本發(fā)明涉及固態(tài)非易失性存儲器裝置。
鶴支^
電子裝置通常具有可供其采用的一些類型的大容量存儲裝置。 一種常見實例為一
硬磁盤驅動器(HDD) 。 HDD能夠以相對低成本進行大量存儲，且當前消費者HDD具有超過一個太字節(jié)的容量。
HDD通常將數(shù)據存儲于旋轉磁性媒體或唱片上。數(shù)據通常是以磁通反轉模式的形式存儲于唱片上。當向典型HDD寫入數(shù)據時，以較高速度旋轉所述唱片，同時浮動于所述唱片上方的寫入頭產生一連串磁性脈沖以在所述唱片上對準磁性粒子來表示所述數(shù)據。當從典型HDD讀取數(shù)據時，當磁阻讀取頭浮動于高速旋轉的唱片上方時，其中會因感應而發(fā)生電阻改變。在實踐中，所得的數(shù)據信號是模擬信號，所述信號的波峰及波谷是所述數(shù)據模式的磁通反轉所引起的結果。然后使用稱作部分響應最大似然(PRML)的數(shù)字信號處理技術對所述模擬數(shù)據信號取樣以確定負責產生所述數(shù)據信號的可能數(shù)據模式。
HDD因其機械性質而具有某些缺陷。HDD常因沖擊、振動或強磁場而易發(fā)生損壞或過度讀取/寫入錯誤。另外，其在便攜式電子裝置中使用相對較大的電力。
大容量存儲裝置的另一實例是固態(tài)驅動器(SSD)。 SSD利用半導體存儲器裝置來存儲其數(shù)據而非將數(shù)據存儲于旋轉媒體上，但其包含使其在其主機系統(tǒng)看來為典型HDD的接口及形式因數(shù)。存儲器裝置SSD通常為非易失性快閃存儲器裝置。
快閃存儲器裝置已發(fā)展成用于廣泛的電子應用的普遍非易失性存儲器源?？扉W存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元。所述單元的閾值電壓的改變(通過對電荷存儲或陷獲層或其它物理現(xiàn)象的編程)確定每一單元的數(shù)據值?？扉W存儲器及其它非易失性存儲器的常見使用包含個人計算機、個人數(shù)字助理(PDA)、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、電器、車輛、無線裝置、移動電話及可拆卸存儲器模塊，且非易失性存儲器的使用范圍正繼續(xù)擴大。
與HDD不同的是，因其固態(tài)性質，SDD的操作一般不會受到振動、沖擊或磁場等因素的影響。類似地，由于不用移動部件，SDD具有比HDD較低的功率需求。然
4而，與具有相同形式因數(shù)的HDD相比，SSD當前具有低得多的存儲容量及明顯較高
的每位成本。
出于上述原因，且由于所屬領域的技術人員在閱讀及了解本說明書之后將明了的 下文所述其它原因，此項技術中需要替代的大容量存儲器件選項。
發(fā)明內容
圖1是根據本發(fā)明實施例的存儲器裝置的簡化框圖。
圖2是可存在于圖1的存儲器裝置中的實例性NAND存儲器陣列的一部分的示意圖。
圖3是根據本發(fā)明一個實施例的固態(tài)大容量存儲器系統(tǒng)的框示意圖。 圖4是對概念性地顯示可根據本發(fā)明實施例由讀取/寫入通道自存儲器裝置接收 的數(shù)據信號的波形的描繪。
圖5是根據本發(fā)明實施例的電子系統(tǒng)的框示意圖。
圖6是用于本發(fā)明存儲器裝置的編程速率識別及控制方法的一個實施例的流程圖。
圖7是用于本發(fā)明存儲器裝置的編程速率識別及控制方法的另一實施例的流程圖。
圖8是用于本發(fā)明存儲器裝置的快存儲器單元編程識別及控制方法的實施例的流 程圖。
圖9是具有經附接的偏壓電容器的NAND存儲器陣列的一部分的一個實施例的示 意圖。
圖10是用于編程本發(fā)明的存儲器裝置的方法的另一實施例的流程圖。
具體實施例方式
在以下對本發(fā)明實施例的詳細說明中，參照形成本發(fā)明一部分且其中以圖解說明 方式顯示可在其中實踐本發(fā)明的具體實施例的附圖。充分詳細地描述這些實施例以使 所屬領域的技術人員能夠實踐本發(fā)明，且應了解，也可利用其它實施例，且可做出過 程、電或機械改變而不背離本發(fā)明的范圍。因此，不可將以下詳細說明視為限定性說 明。
傳統(tǒng)固態(tài)存儲器裝置以二進制信號形式傳遞數(shù)據。通常，接地電位表示數(shù)據位的 第一邏輯電平(例如，數(shù)據值'0')，而電源電位表示數(shù)據位的第二邏輯電平(例如，數(shù)據值"，)?？芍概啥嗉墕卧?MLC)，舉例來說，四個不同閾值電壓(Vt)范 圍，每一范圍200mV，其中每一范圍對應于不同的數(shù)據狀態(tài)，借此表示四個數(shù)據值或 位模式。通常，每一范圍之間具有0.2伏至0.4伏的靜區(qū)或容限以防止Vt分布發(fā)生重 疊。如果所述單元的Vt處于第一范圍內，則可認為所述單元存儲邏輯ll狀態(tài)且通常 將此視為所述單元的經擦除狀態(tài)。如果Vt處于第二范圍內，則可認為所述單元存儲邏 輯10狀態(tài)。如果Vt處于第三范圍內，則可認為所述單元存儲邏輯00狀態(tài)。且如果 Vt處于第四范圍內，則可認為所述單元存儲邏輯01狀態(tài)。
當編程上文所描述的傳統(tǒng)MLC裝置時， 一般首先以塊擦除單元以對應于所述經 擦除狀態(tài)。在擦除單元塊之后，必要時首先編程每一單元的最低有效位(LSB)。舉 例來說，如果LSB為1，則不必進行編程，但如果LSB為O，則將目標存儲器單元的 Vt自對應于所述11邏輯狀態(tài)的Vt范圍移動到對應于所述10邏輯狀態(tài)的Vt范圍。在 編程所述LSB之后，以類似方式編程每一單元的最高有效位(MSB)，從而在必要時 使Vt發(fā)生偏移。當讀取傳統(tǒng)存儲器裝置的MLC時， 一個或一個以上讀取操作大體確 定單元電壓的Vt落入所述范圍中的哪一者中。舉例來說，第一讀取操作可確定目標存 儲器單元的Vt指示所述MSB為1還是0，而第二讀取操作可確定目標存儲器單元的 Vt指示所述LSB為1還是O。然而，在每一情形中，不論每一單元上存儲有多少個位， 均有單個位從目標存儲器單元的讀取操作返回。當在每一 MLC上存儲更多個位時， 此多個編程及讀取操作問題變得愈加棘手。因為每一此編程或讀取操作均為二進制操 作，即，每一操作均針對每單元編程單個信息位或返回單個信息位，因此在每一MLC 上存儲更多個位可導致較長的操作時間。
說明性實施例的存儲器裝置將數(shù)據作為Vt范圍存儲在存儲器單元上。然而，與 傳統(tǒng)存儲器裝置不同，編程及讀取操作能夠不將數(shù)據信號用作MLC數(shù)據值的離散位， 而是用作MLC數(shù)據值的完全表示，例如其完整位模式。舉例來說，在兩位MLC裝置 中，可編程目標閾值電壓來表示那兩個位的位模式，而非在編程單元的LSB之后再編 程所述單元的MSB。即，將向存儲器單元施加一連串編程及驗證操作直到所述存儲器 單元獲得其目標閾值電壓，而非編程至第一位的第一閾值電壓、偏移至第二位的第二 閾值電壓等。類似地，可將單元的閾值電壓作為表示所述單元的完整數(shù)據值或位模式 的單個信號來確定及傳遞，而非利用多次讀取操作來確定所述單元上所存儲的每一位。 各種實施例的存儲器裝置不像傳統(tǒng)存儲器裝置那樣僅僅注意存儲器單元的閾值電壓處 于某一額定閾值電壓以上還是以下。而是，產生表示所述存儲器單元跨越可能的連續(xù) 閾值電壓范圍的實際閾值電壓的電壓信號。當每單元的位計數(shù)增加時，此方法的優(yōu)點 變得更為明顯。舉例來說，如果所述存儲器單元存儲八個信息位，則單個讀取操作將 會返回可表示八個信息位的單個模擬數(shù)據信號。
圖1是根據本發(fā)明實施例的存儲器裝置101的簡化框圖。存儲器裝置101包含布 置成行及列的存儲器單元陣列104。雖然將主要參照NAND存儲器陣列來描述各種實 施例，但所述各種實施例并不限于存儲器陣列104的具體架構。適于本發(fā)明實施例的其它陣列架構的一些實例包含NOR陣列、AND陣列及虛擬接地陣列。.然而， 一般來 說，本文所描述的實施例可適于準許產生可指示每一存儲器單元的閾值電壓的數(shù)據信 號的任何陣列架構。
提供行解碼電路108及列解碼電路110以對提供給存儲器裝置101的地址信號進 行解碼。地址信號經接收及解碼以存取存儲器陣列104。存儲器裝置101還包含輸入/ 輸出(I/O)控制電路112以管理命令、地址及數(shù)據至存儲器裝置101的輸入以及數(shù)據 及狀態(tài)信息自存儲器裝置101的輸出。將地址寄存器114耦合在I/O控制電路112與 行解碼電路108及列解碼電路110之間以在進行解碼之前鎖存所述地址信號。命令寄 存器124耦合于I/O控制電路112與控制邏輯116之間以鎖存?zhèn)魅朊??？刂七壿?16 響應于所述命令來控制對存儲器陣列104的存取，并為外部處理器130產生狀態(tài)信息。 將控制邏輯116耦合到行解碼電路108及列解碼電路110以響應于所述地址控制行解 碼電路108及列解碼電路110。
控制邏輯116還耦合到取樣與保持電路118。取樣與保持電路118鎖存模擬電壓 電平形式的傳入或傳出數(shù)據。舉例來說，所述取樣與保持電路可含有用于對表示待寫 入到存儲器單元的數(shù)據的傳入電壓信號或指示從存儲器單元感測的閾值電壓的傳出電 壓信號進行取樣的電容器或其它模擬存儲裝置。取樣與保持電路118可進一步提供對 所取樣電壓的放大及/或緩沖以向外部裝置提供更強的數(shù)據信號。
對模擬電壓信號的處理可采取類似于CMOS成像器技術領域中眾所周知的方法 的方法，其中在所述成像器的像素處響應于入射光照而產生的電荷電平存儲于電容器
上。然后使用具有參考電容器的差分放大器將這些電荷電平轉換為電壓信號以用作所 述差分放大器的第二輸入。然后將所述差分放大器的輸出傳遞到模擬-數(shù)字轉換(ADC) 裝置以獲得表示光照強度的數(shù)字值。在本發(fā)明實施例中，可響應于使電容器經受指示 存儲器單元的實際或目標閾值電壓(分別用于讀取或編程所述存儲器單元)的電壓電
平而將電荷存儲在所述電容器上。然后可使用具有接地輸入或用其它參考信號作為第 二輸入的差分放大器將此電荷轉換為模擬電壓。然后可將所述差分放大器的輸出傳遞 到I/O控制電路112以在讀取操作的情況下自存儲器裝置輸出或用于在編程所述存儲 器裝置時的一個或一個以上驗證操作期間進行比較。應注意，可選地，I/O控制電路 112可包含模擬-數(shù)字轉換功能及數(shù)字-模擬轉換(DAC)功能以將讀取數(shù)據從模擬信號 轉換為數(shù)字位模式且將寫入數(shù)據從數(shù)字位模式轉換為模擬信號，使得存儲器裝置101 可適于與模擬數(shù)據接口或數(shù)字數(shù)據接口進行通信。
在寫入操作期間，編程存儲器陣列104的目標存儲器單元，直到表示其Vt電平 的電壓匹配取樣與保持電路118中所保持的電平為止。作為一個實例，此可通過使用 差分感測裝置將所述所保持的電壓電平與目標存儲器單元的閾值電壓進行比較來實 現(xiàn)。與傳統(tǒng)存儲器編程極為類似的是，可向目標存儲器單元施加編程脈沖以增加其閾 值電壓直到達到或超過期望值為止。在讀取操作中，將所述目標存儲器單元的Vt電平 傳遞到取樣與保持電路118以直接作為模擬信號或作為所述模擬信號的數(shù)字化表示傳送到外部處理器(圖l中未顯示)，此取決于ADC/DAC功能是在存儲器裝置的外部
還是內部提供。
可以各種方式確定單元的閾值電壓。舉例來說，可在目標存儲器單元被激活的時 刻對字線電壓進行取樣。另一選擇是，可將經升壓的電壓施加至目標存儲器單元的第 一源極/漏極側，且可將閾值電壓視為其控制柵極電壓與其另一源極/漏極側處的電壓之 間的差。通過將所述電壓耦合到電容器，將與所述電容器共享電荷以存儲所取樣的電 壓。注意，所述經取樣電壓無需與閾值電壓相等，而僅僅指示所述電壓。舉例來說， 在將經升壓的電壓施加至所述存儲器單元的第一源極/漏極側并將已知電壓施加至其 控制柵極的情形下，由于在所述存儲器單元的第二源極/漏極側處產生的電壓指示所述 存儲器單元的閾值電壓，因此可將所述所產生電壓視為數(shù)據信號。
取樣與保持電路118可包含快取(g卩，每一數(shù)據值多個存儲位置)，使得存儲器 裝置101可在將第一數(shù)據值傳遞到外部處理器的同時讀取下一數(shù)據值或在將第一數(shù)據 值寫入到存儲器陣列104的同時接收下一數(shù)據值。將狀態(tài)寄存器122耦合在I/O控制 電路112與控制邏輯116之間以鎖存用于輸出到所述外部處理器的狀態(tài)信息。
存儲器裝置101經由控制鏈路132在控制邏輯116處接收控制信號。所述控制信 號可包含芯片啟用CE#、命令鎖存啟用CLE、地址鎖存啟用ALE及寫入啟用WE#。 存儲器裝置101可經由多路復用輸入/輸出(I/O)總線134自外部處理器接收命令(命 令信號形式)、地址(地址信號形式)及數(shù)據(數(shù)據信號形式)并經由I/O總線134 將數(shù)據輸出到所述外部處理器。
在具體實例中，經由I/O總線134的輸入/輸出(I/O)弓,[7:0]在I/O控制電路 112處接收命令并將所述命令寫入到命令寄存器124中。經由總線134的輸入/輸出 (I/O)引腳[7:0]在I/O控制電路112處接收地址并將所述地址寫入到地址寄存器114 中。對于能夠接收八個并行信號的裝置經由輸入/輸出(I/O)引腳[7:0]或對于能夠接收 十六個并行信號的裝置經由輸入/輸出(I/O)弓(腳[15:0]在I/O控制電路112處接收數(shù) 據并將所述數(shù)據傳送到取樣與保持電路118。對于能夠傳輸八個并行信號的裝置，還 可經由輸入/輸出(I/O)引腳[7:0]或對于能夠傳輸十六個并行信號的裝置，還可經由輸 入/輸出(I/O)引腳[15:0]來輸出數(shù)據。所屬領域的技術人員應了解，可提供額外的電 路及信號，且已簡化圖1的存儲器裝置以幫助重點強調本發(fā)明的實施例。另外，盡管 已根據各種信號的接收及輸出的普遍慣例描述了圖1的存儲器裝置，但應注意，除非 本文中明確說明，否則各種實施例不受所描述的具體信號及I/0配置限制。舉例來說， 可在與接收數(shù)據信號的輸入分開的輸入處接收命令及地址信號，或可經由I/O總線134 的單個I/O線串行地傳輸數(shù)據信號。由于所述數(shù)據信號表示位模式而非個別位，因此 8位數(shù)據信號的串行通信可與表示個別位的八個信號的并行通信一樣有效。
圖2是可存在于圖1的存儲器陣列104中的實例性NAND存儲器陣列200的一部 分的示意圖。如圖2中所顯示，存儲器陣列200包含字線202i至202w及交叉位線20^ 至204M。為便于在數(shù)字環(huán)境中進行尋址，字線202的數(shù)目及位線204的數(shù)目 一般各自為2的某次冪。
存儲器陣列200包含NAND串206i至206M。每一 NAND串包含晶體管208i至 208N，每一晶體管位于字線202與位線204的交叉點處。在圖2中描繪為浮動柵極晶 體管的晶體管208表示用于存儲數(shù)據的非易失性存儲器單元。每一 NAND串206的浮 動柵極晶體管208自源極至漏極地串聯(lián)連接于一個或一個以上源極選擇柵極210 (例 如，場效晶體管(FET))與一個或一個以上漏極選擇柵極212 (例如，F(xiàn)ET)之間。 每一源極選擇柵極210位于本地位線204與源極選擇線214的交叉點處，而每一漏極 選擇柵極212位于本地位線204與漏極選擇線215的交叉點處。
每一源極選擇柵極210的源極連接到共用源極線216。每一源極選擇柵極210的 漏極連接到對應NAND串206的第一浮動柵極晶體管208的源極。舉例來說，源極選 擇柵極210i的漏極連接到對應NAND串206!的浮動柵極晶體管208t的源極。每一源 極選擇柵極210的控制柵極均連接到源極選擇線214。如果針對給定NAND串206利 用多個源極選擇柵極210，則所述多個源極選擇柵極可串聯(lián)地耦合在共用源極線216 與所述NAND串206的第一浮動柵極晶體管208之間。
每一漏極選擇柵極212的漏極均在漏極觸點處連接到對應NAND串的本地位線 204。舉例來說，漏極選擇柵極212t的漏極在漏極觸點處連接到對應NAND串206i 的本地位線204p每一漏極選擇柵極212的源極連接到對應NAND串206的最后浮動 柵極晶體管208的漏極。舉例來說，漏極選擇柵極212,的源極連接到對應NAND串 206〗的浮動柵極晶體管208w的漏極。如果針對給定NAND串206利用多個漏極選擇 柵極212，則所述多個漏極選擇柵極可串聯(lián)地耦合在對應位線204與所述NAND串206 的最后浮動柵極晶體管208w之間。
浮動柵極晶體管208的典型構造包含源極230及漏極232、浮動柵極234及控制 柵極236，如圖2中所示。浮動柵極晶體管208的控制柵極236耦合到字線202。 一列 浮動柵極晶體管208是彼等耦合到給定本地位線204的NAND串206。 一行浮動柵極 晶體管208是共同耦合到給定字線202的那些晶體管。其它形式的晶體管208也可與 本發(fā)明實施例一起使用，例如NROM、磁性或鐵電晶體管及其它能夠經編程以呈現(xiàn)兩 個或多于兩個閾值電壓范圍中的一者的晶體管。
各種實施例的存儲器裝置可有利地用于大容量存儲裝置中。對于各種實施例來 說，這些大容量存儲裝置可具有與傳統(tǒng)HDD相同的形式因數(shù)及通信總線接口，借此 允許其在各種應用中取代此類驅動器。HDD的一些常見形式因數(shù)包含通常與當前的個 人計算機及較大數(shù)字媒體記錄器一起使用的3.5"、 2.5"及PCMCIA (個人計算機存儲 卡國際協(xié)會)形式因數(shù)，以及通常用于例如移動電話、個人數(shù)字助理(PDA)及數(shù)字 媒體播放器的較小個人電器的1.8"及l(fā)"形式因數(shù)。 一些常見總線接口包含通用串行總 線(USB) 、 AT附接接口 (ATA)[也稱為集成驅動電子裝置或IDE]、串行ATA(SATA)、 小型計算機系統(tǒng)接口 (SCSI)及電機電子工程師協(xié)會(IEEE) 1394標準。盡管已列出 各種形式因數(shù)及通信接口，但本發(fā)明實施例并不限于具體形式因數(shù)或通信標準。此外，所述實施例無需符合HDD形式因數(shù)或通信接口。圖3是根據本發(fā)明的一個實施例的 固態(tài)大容量存儲裝置300的框示意圖。
大容量存儲裝置300包含根據本發(fā)明實施例的存儲器裝置301 、讀取/寫入通道305 及控制器310。讀取/寫入通道305提供對自存儲器裝置301接收的數(shù)據信號的模擬-數(shù)字轉換以及對自控制器310接收的數(shù)據信號的數(shù)字-模擬轉換?？刂破?10通過總線 接口315在大容量存儲裝置300與外部處理器(圖3中未顯示)之間提供通信。應注 意，讀取/寫入通道305可服務于一個或一個以上額外存儲器裝置，如以虛線表示的存 儲器裝置301'所描繪。可通過多位芯片啟用信號或其它多路復用方案來處理對用于通 信的單個存儲器裝置301的選擇。
存儲器裝置301通過模擬接口 320及數(shù)字接口 325耦合到讀取/寫入通道305。模 擬接口 320提供模擬數(shù)據信號在存儲器裝置301與讀取/寫入通道305之間的傳遞，而 數(shù)字接口 325提供控制信號、命令信號及地址信號自讀取/寫入通道305到存儲器裝置 301的傳遞。數(shù)字接口 325可進一步提供狀態(tài)信號自存儲器裝置301到讀取/寫入通道 305的傳遞。模擬接口 320與數(shù)字接口 325可共享如相關于圖1的存儲器裝置101所 述的信號線。雖然圖3的實施例描繪到所述存儲器裝置的雙模擬/數(shù)字接口，但可將讀 取/寫入通道305的功能可選擇地并入到相關于圖1所論述的存儲器裝置301中，使得 存儲器裝置301僅通過使用用于傳遞控制信號、命令信號、狀態(tài)信號、地址信號及數(shù) 據信號的數(shù)字接口來直接與控制器310通信。
讀取/寫入通道305通過例如數(shù)據接口 330及控制接口 335的一個或一個以上接口 耦合到控制器310。數(shù)據接口 330提供數(shù)字數(shù)據信號在讀取/寫入通道305與控制器310 之間的傳遞?？刂平涌?335提供控制信號、命令信號及地址信號自控制器310到讀取/ 寫入通道305的傳遞?？刂平涌?335可進一步提供狀態(tài)信號自讀取/寫入通道305到控 制器310的傳遞。還可如將控制接口 335連接到數(shù)字接口 325的虛線所描繪，在控制 器310與存儲器裝置301之間直接傳遞狀態(tài)及命令/控制信號。
雖然讀取/寫入通道305與控制器310在圖3中描繪為兩個不同裝置，但所述二者 的功能可替代地由單個集成電路裝置來執(zhí)行。而且，盡管將存儲器裝置301維持為單 獨裝置將使本發(fā)明實施例更為靈活地適于不同形式因數(shù)及通信接口 ，但由于其也是集 成電路裝置，因此可將整個大容量存儲裝置300制造為單個集成電路裝置。
讀取/寫入通道305是適于至少提供自數(shù)字數(shù)據串流到模擬數(shù)據串流的轉換及自 模擬數(shù)據串流到數(shù)字數(shù)據串流的轉換的信號處理器。數(shù)字數(shù)據串流提供呈二進制電壓 電平形式的數(shù)據信號，即，指示具有第一二進制數(shù)據值(例如0)的位的第一電壓電 平及指示具有第二二進制數(shù)據值(例如1)的位的第二電壓電平。模擬數(shù)據串流提供 模擬電壓形式的數(shù)據信號，所述模擬電壓具有兩個以上電平，其中不同的電壓電平或 范圍對應于兩個或多于兩個位的不同位模式。舉例來說，在適于每一存儲器單元存儲 兩個位的系統(tǒng)中，模擬數(shù)據串流的第一電壓電平或電壓電平范圍可對應于位模式11， 模擬數(shù)據串流的第二電壓電平或電壓電平范圍可對應于位模式10，模擬數(shù)據串流的第三電壓電平或電壓電平范圍可對應于位模式OO，且模擬數(shù)據串流的第四電壓電平或電 壓電平范圍可對應于位模式Ol。因此，根據各種實施例的一個模擬數(shù)據信號將被轉換 為兩個或多于兩個數(shù)字數(shù)據信號，且反之亦然。
在實踐中，在總線接口 315處接收控制及命令信號以供通過控制器310對存儲器 裝置301存取。還可在總線接口315處接收地址及數(shù)據值，此取決于期望何種類型的 存取，例如，寫入、讀取、格式化等。在共享總線系統(tǒng)中，總線接口315將連同各種 其它裝置一起耦合到總線。為引導與具體裝置的通信，可在所述總線上設置指示所述 總線上哪一裝置將因應后續(xù)命令行動的識別值。如果所述識別值匹配大容量存儲裝置 300所采取的值，則控制器310將繼而于總線接口 315處接納所述后續(xù)命令。如果所 述識別值不匹配，則控制器310將忽略后續(xù)通信。類似地，為避免總線上的沖突，共 享總線上的各種裝置可指示其它裝置停止出站通信而其則單獨地對總線采取控制。用 于共享總線及避免沖突的協(xié)議已眾所周知且本文中將不再加以詳述。然后，控制器310 將命令、地址及數(shù)據信號繼續(xù)傳遞到讀取/寫入通道305以供處理。注意，自控制器310 傳遞到讀取/寫入通道305的命令、地址及數(shù)據信號無需是在總線接口 315處接收的那 些信號。舉例來說，總線接口 315的通信標準可與讀取/寫入通道305或存儲器裝置301 的通信標準不同。在此情況下，控制器310可在存取存儲器裝置301之前翻譯命令及/ 或尋址方案。另外，控制器310可在一個或一個以上存儲器裝置301內提供負載均衡， 以使存儲器裝置301的物理地址可針對給定邏輯地址而隨時間改變。因此，控制器310, 可將所述邏輯地址從所述外部裝置映射到目標存儲器裝置301的物理地址。
針對寫入請求，除命令及地址信號外，控制器310還將數(shù)字數(shù)據信號傳遞到讀取 /寫入通道305。舉例來說，對于16位數(shù)據字來說，控制器310將傳遞具有第一或第二 二進制邏輯電平的16個個別信號。然后，讀取/寫入通道305將數(shù)字數(shù)據信號轉換成 表示數(shù)字數(shù)據信號的位模式的模擬數(shù)據信號。繼續(xù)進行前述實例，讀取/寫入通道305 將使用數(shù)字至模擬轉換來將所述16個個別數(shù)字數(shù)據信號轉換為具有表示期望的16位 數(shù)據模式的電位電平的單個模擬信號。對于一個實施例，表示所述數(shù)字數(shù)據信號的位 模式的模擬數(shù)據信號可指示目標存儲器單元的所期望閾值電壓。然而，在單晶體管存 儲器單元的編程中，通常的情形是相鄰存儲器單元的編程將升高先前經編程的存儲 器單元的閾值電壓。因此，對于另一實施例，讀取/寫入通道305可考慮所述類型的所 預期的閾值電壓改變，并調節(jié)模擬數(shù)據信號使其可指示低于最終期望的閾值電壓的閾 值電壓。在轉換來自控制器310的數(shù)字數(shù)據信號之后，讀取/寫入通道305將隨后將寫 入命令及地址信號連同模擬數(shù)據信號傳遞到存儲器裝置301以用于編程所述個別存儲 器單元。編程可逐單元地進行，但通常每一操作針對一數(shù)據頁來執(zhí)行。對于典型存儲 器陣列架構來說， 一數(shù)據頁包含耦合到字線的所有其它存儲器單元。
針對讀取請求，控制器將命令及地址信號傳遞到讀取/寫入通道305。讀取/寫入通 道305將讀取命令及地址信號傳遞到存儲器裝置301。作為響應，在執(zhí)行讀取操作之 后，存儲器裝置301將返回指示由地址信號及讀取命令所界定的存儲器單元的閾值電壓的模擬數(shù)據信號。存儲器裝置301可以并行或串行方式傳送其模擬數(shù)據信號。
所述模擬數(shù)據信號還可不作為離散電壓脈沖來傳送，而是作為大致連續(xù)的模擬信
號串流而傳送。在此情況下，讀取/寫入通道305可采用類似于HDD存取時所使用的 信號處理，稱為PRML或部分響應最大似然。在傳統(tǒng)HDD的PRML處理中，HDD的 讀取頭輸出模擬信號串流，所述模擬信號串流表示在HDD唱片的讀取操作期間遇到 的磁通反轉。周期性地對響應于讀取頭遇到的磁通反轉而產生的此模擬信號取樣以形 成所述信號模式的數(shù)字表示，而非試圖捕獲所述信號的真實波峰及波谷。然后可分析 此數(shù)字表示以確定負責產生所述模擬信號模式的可能的磁通反轉模式。此相同類型的 處理可與本發(fā)明實施例一起使用。通過對來自存儲器裝置301的模擬信號進行取樣， PRML處理可用來確定負責產生所述模擬信號的可能的閾值電壓模式。
圖4是對概念性地顯示根據本發(fā)明實施例可由讀取/寫入通道305從存儲器裝置 301接收的數(shù)據信號450的波形的描繪。可周期性地對數(shù)據信號450取樣，且可從所 取樣的電壓電平的振幅形成數(shù)據信號450的數(shù)字表示。對于一個實施例，可將所述取 樣與數(shù)據輸出同步化使得取樣在數(shù)據信號450的穩(wěn)態(tài)部分期間進行。此實施例由時間 tl、 t2、 t3及t4處由虛線所指示的取樣來描繪。然而，如果經同步化的取樣變得未對 準，則所述數(shù)據樣本的值可與所述穩(wěn)態(tài)值明顯不同。在替代實施例中，可增加取樣速 率以允許確定穩(wěn)態(tài)值可能發(fā)生在何處，例如通過觀察數(shù)據樣本所指示的斜率改變來確 定。此實施例由在時間t5、 t6、 t7及t8處由虛線指示的取樣來描繪，其中時間t6與t7 處的數(shù)據樣本之間的斜率可指示穩(wěn)態(tài)狀況。在此實施例中，在取樣速率與表示準確度 之間作出折衷。較高的取樣速率導致較準確的表示，但同時也增加處理時間。不論取 樣與數(shù)據輸出同步化還是使用更頻繁地取樣，隨后均可使用數(shù)字表示來預測何種傳入 電壓電平可能會負責產生模擬信號模式。而又可依據傳入電壓電平的此所預期模式預 測正被讀取的所述個別存儲器單元的可能數(shù)據值。
應認識到，在從存儲器裝置301讀取數(shù)據值時將發(fā)生錯誤，因而讀取/寫入通道 305可包含錯誤校正。錯誤校正通常用于存儲器裝置以及HDD中以從所預期的錯誤恢 復。通常，存儲器裝置將用戶數(shù)據存儲在第一組位置中且將錯誤校正碼(ECC)存儲 在第二組位置中。在讀取操作期間，響應于用戶數(shù)據的讀取請求來讀取用戶數(shù)據及 ECC兩者。通過使用已知算法，可將從讀取操作返回的用戶數(shù)據與ECC進行比較。 如果錯誤在所述ECC的限度內，則將校正所述錯誤。
圖5是根據本發(fā)明實施例的電子系統(tǒng)的框示意圖。電子系統(tǒng)的實例可包含個人 計算機、PDA、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、電子游戲、電器、車輛、 無線裝置、移動電話等等。
所述電子系統(tǒng)包含主機處理器500，所述主機處理器可包含用以增加處理器500 的效率的高速緩沖存儲器502。處理器500耦合到通信總線504。各種其它裝置可耦合 到在處理器500控制下的通信總線504。舉例來說，所述電子系統(tǒng)可包含隨機存取存 儲器(RAM) 506;例如鍵盤、觸摸板、指示裝置等一個或一個以上輸入裝置508;音頻控制器510;視頻控制器512;及一個或一個以上大容量存儲裝置514。至少一個大
容量存儲裝置514包含數(shù)字總線接口515，其用于與總線504通信；根據本發(fā)明實
施例的一個或一個以上存儲器裝置，其具有模擬接口以供傳送表示兩個或多于兩個數(shù)
據位的數(shù)據模式的數(shù)據信號；及信號處理器，其適于對從總線接口 515接收的數(shù)字數(shù)
據信號執(zhí)行數(shù)字-模擬轉換且對從其存儲器裝置接收的模擬數(shù)據信號執(zhí)行模擬-數(shù)字轉 換。
以上所述存儲器陣列的非易失性存儲器單元可具有不同的編程速率。由于制造過 程期間每一單元的構成可能稍有不同，因此一些單元的閾值電壓可以與其它單元不同 的速率增加。此在用相同編程脈沖偏置整個字線的單元以將數(shù)據編程到單元中時可導 致問題發(fā)生。較快編程單元在結束時可被過度編程或者較慢編程單元在結束時可被不 足編程。另外，增加較慢編程存儲器單元的閾值電壓所必須的較大數(shù)目的編程脈沖可 導致編程干擾狀況，所述編程干擾狀況影響所述字線上的其它單元，從而增加它們的 閾值電壓。因此，本發(fā)明的方法控制存儲器單元的編程速率使得存儲器單元以較統(tǒng)一 的速率進行編程。
圖6圖解說明用于單元編程速率檢測及控制的方法的一個實施例的流程圖。所述 方法首先檢測及識別存儲器陣列600的快編程單元。
所述檢測是通過首先使用讀取操作讀取每一存儲器單元的模擬閾值電壓來實現(xiàn)。 然后用速率識別電壓偏置所述存儲器單元的字線，所述速率識別電壓小于編程電壓但
足夠高以移動所述單元的閾值電壓。
本發(fā)明的速率識別電壓需要為足夠低以使得存儲器單元不因偏置而被編程。如果 單元的閾值電壓因速率識別電壓而移動或移動某一量，則可認為所述特定單元具有快 的編程速率。舉例來說，在其中"額定"初始編程電壓為16伏的大容量半導體存儲系 統(tǒng)中，速率識別電壓可能是15伏。
在速率識別偏置之后，再次讀取每一存儲器單元的模擬閾值電壓以確定待編程的 每一單元的偏置前的閾值電壓與偏置后的閾值電壓之間的差。將具有最大閾值電壓改
變的單元認為是快編程速率單元。在一個實施例中，將閾值電壓的改變中的每一者與 閾值電壓增量進行比較。任何具有大于所述增量的閾值電壓變化的單元均為快編程速 率單元。
如先前所述，模擬閾值電壓是指示每一存儲器單元的閾值電壓的模擬數(shù)據信號。
通過模擬-數(shù)字轉換過程將這些模擬數(shù)據信號轉換為數(shù)字信號。所得數(shù)字數(shù)據信號是可 由控制器單元對其進行操作的所述閾值電壓的數(shù)字表示。
一旦識別具有較快編程速率的存儲器單元600，便存儲這些單元中每一者的位置 的指示603以供未來在編程操作期間參考。舉例來說，可給每一存儲器塊指派存儲器 區(qū)段用來存儲針對所述特定存儲器塊的快編程存儲器單元位置指示表。所述位置指示 可包含較快編程單元的邏輯地址。
快編程存儲器單元表還可含有與每一快編程單元相關聯(lián)的編程速率的指示。盡管表中所列出的所有存儲器單元均是快編程存儲器單元，但那些單元中的每一者仍以不 同速率編程。因此，可存儲與表中的每一存儲器單元位置相關聯(lián)的編程速率指示。所 述編程速率指示表示與所述特定單元相關聯(lián)的響應于速率識別偏置的閾值電壓改變量 或閾值電壓增量上的量。
快編程存儲器單元以不同于較慢存儲器單元的速率進行編程605。通過變化偏置 耦合到快編程存儲器單元的位線來實現(xiàn)編程速率變化。典型的位線啟用電壓是接地電 位且典型的位線抑制電壓是Vcc。因此，隨著位線偏壓從0伏增加，耦合到位線的存 儲器單元的編程速度降低。換句話說，增加位線偏壓減慢單元的閾值電壓從負的經擦 除閾值電壓分布增加的速度。
作為操作的實例，當接收到含有地址的編程/寫入命令時，控制器存取存儲器中的 表。如果在表中發(fā)現(xiàn)所述存儲器地址，則認為所述特定單元是較快編程單元且以高于 接地的電壓偏置耦合到所述單元的位線以減慢所述單元的編程速率。所述位線偏置電 壓是由與所述單元相關聯(lián)的編程速率確定并與所述單元一起存儲在存儲器表中。所述 相關聯(lián)編程速率越高，用以降低編程速率所必須的位線偏置電壓越高。如果在表中未
發(fā)現(xiàn)所述一個或多個單元，則認為所述單元為需要o伏的位線編程偏壓的正常單元。
在一個實施例中，在測試每一個別大容量存儲系統(tǒng)中，針對每一較快編程存儲器 單元確定與特定位線電壓相關聯(lián)的編程速率?？墒褂盟惴▉泶_定用于較快編程存儲器 單元的所需較慢編程速率。然后，可使用與此速率相關聯(lián)的位線偏置電壓。將與特定
編程速率相關聯(lián)的位線偏置電壓存儲在存儲器中且所述位線偏壓可與將其施加到的特 定存儲器單元相關聯(lián)。
在替代實施例中，可將標示為具有快編程速率的存儲器單元標記為有缺陷。在此 實施例中，代替所述有缺陷存儲器單元，將使用冗余存儲器列。
如先前所述，由控制器產生的編程電壓是指示針對特定單元的所需閾值電壓的數(shù) 字電壓。模擬數(shù)據信號是通過數(shù)字至模擬轉換過程從這些數(shù)字信號產生的。
圖7圖解說明用于存儲器單元編程速率檢測及控制的方法的替代實施例的流程 圖。此實施例并不像在圖6的實施例中一樣執(zhí)行初步的識別。
通過產生表示待編程于每一單元上的期望閾值電壓的數(shù)字信號的控制器電壓來
起始編程操作700。將數(shù)字信號轉換為隨后用于偏置相應存儲器單元的字線的閾值電 壓的模擬表示。
然后，確定每一單元的編程速率703。此是通過在第一編程脈沖之前及之后讀取 每一單元的模擬閾值電壓來實現(xiàn)。如先前所論述，通過模擬-數(shù)字轉換過程將每一讀取 的模擬電壓轉換為其數(shù)字表示。然后，控制器計算兩個電壓之間的差以識別哪寫單元 的閾值電壓因第一編程脈沖移動得最多。具有由一個編程脈沖產生的最大差的單元被 識別為快編程單元。如先前所述，偏置耦合到這些快編程單元的位線以控制單元的編 程速度705。
針對每一單元，編程脈沖前閾值電壓與編程脈沖后閾值電壓之間的差指示用以控制所述單元的編程速率(即，閾值電壓的移動速度)所必須的位線偏壓。如在先前實 施例中，可通過經驗測試及存儲與編程速率相關聯(lián)的位線偏置電壓表來確定必須的位 線偏壓。
在替代實施例中，當單元響應于試錯而被編程時，可動態(tài)地確定用以控制編程速 度的必須位線偏壓。舉例來說，可以大于O伏的一個電壓偏置位線并向正被編程的存 儲器單元的字線/控制柵極施加編程脈沖。可讀取所述單元的閾值電壓以確定移動量及
或被編程的百分比。然后將閾值電壓的移動與較慢編程存儲器單元進行比較以確定不 同編程速率是否大致類似。如果必須，然后可響應于這些因素及所發(fā)布的另一編程脈 沖改變位線偏壓。重復此過程直到所述單元與較慢編程單元大致同時編程為止。
在一個實施例中，當較慢編程單元在較快編程單元的一個編程脈沖內達到其相應 經編程狀態(tài)時，所述存儲器單元大致同時被編程。替代實施例可規(guī)定用于使不同編程 速率單元大致同時達到其相應經編程狀態(tài)的其它數(shù)量的編程脈沖。
圖8的流程解說明用于識別及控制快編程存儲器單元的編程速率的方法的實 施例。代替檢測編程速率(如在其它實施例中)，此實施例確定何時一個單元相對于 其它單元在編程上太領先的及減慢快編程單元的編程速率。
通過產生表示待編程于每一單元上的期望閾值電壓的數(shù)字信號的控制器電路來 起始編程操作800。將數(shù)字信號轉換為隨后用于偏置相應存儲器單元的字線的閾值電 壓的模擬表示。
然后，控制器電路確定哪些正被編程的存儲器單元803具有比其它單元更接近于
其經編程狀態(tài)的閾值電壓。舉例來說， 一個單元可以-1伏的經擦除閾值電壓開始，且
將被編程到具有1伏的閾值電壓的所期望經編程狀態(tài)。另一單元可以-3伏的經擦除閾 值電壓開始，且將被編程到具有3伏的閾值電壓的所期望經編程狀態(tài)。具有最小電壓 擺動的存儲器單元將需要最少數(shù)目的編程脈沖，但仍將必須忍耐具有較大閾值電壓擺 動的一個或多個單元的額外編程脈沖。此可在較快編程的單元中導致編程干擾狀況。
因為如在先前實例中，不同單元可別編程到不同閾值電壓，因此控制器電路考慮 正被編程的每一存儲器單元的編程完成百分比。因此，如果一個存儲器單元比其它正 被編程的單元較接近于達到其經編程模擬閾值電壓，則控制器電路減慢所述單元的編 程直到其它單元追趕上較快編程單元805。如在先前實施例中，編程速率控制機制是 將位線偏壓增加到高于接地電位。按需要調節(jié)位線電壓使得較快編程單元及較慢編程 單元大致同時達到其相應經編程狀態(tài)的閾值電壓。
在一個實施例中，但以較慢速率編程的單元在較快編程單元的一個變成脈沖內達 到其相應經編程狀態(tài)時，存儲器單元為大致同時編程。替代實施例可規(guī)定用于使不同 編程速率單元大致同時達到其相應經編程狀態(tài)的其它數(shù)量的編程脈沖。 圖9圖解說明用于控制及維持用以調節(jié)耦合到其相應位線的存儲器單元的編程速 率所必須的特定位線偏壓的電路的一個實施例的示意圖。此圖顯示典型的位線902及 其所耦合的存儲器單元906，如先前參照圖2所圖解說明及論述。如在先前實施例中，位線902通過選擇柵極漏極晶體管903耦合到存儲器單元串906。存儲器單元串906 的端通過選擇柵極源極晶體管904耦合到源極線910。這些元件的功能已在先前加以 論述。
電容器901耦合到陣列的每一位線902以便在耦合到所述位線的單元的編程操作 期間維持所期望的位線偏置電壓。在編程操作期間，用所期望的位線電壓偏置電容器 901且然后所述電容器維持此電壓達編程操作的持續(xù)時間。當針對正被編程的同一存 儲器單元或正被編程的不同字線上的另一單元期望改變位線偏置電壓時，將另一電壓 寫入到電容器901中。此電路使得控制器不必連續(xù)維持選定位線上的適當偏壓。
圖10圖解說明通過調節(jié)較快編程存儲器單元的編程速率來編程存儲器單元的實 施例。所述存儲器單元由存儲較快編程存儲器單元的地址及所期望位線偏置電壓(如 先前所論述)的存儲器區(qū)段構成。
存儲器裝置接收含有存儲器單元的地址及待編程的數(shù)據值的編程/寫入命令 1000?？刂破麟娐纷x取存儲器以確定所接收的地址是否已存儲為較快編程存儲器單元 1002。如果發(fā)現(xiàn)所接收的地址為較快編程存儲器單元，則從存儲器讀取描述與所述地 址相關聯(lián)的位線偏壓的電壓值1003。此是先前所發(fā)現(xiàn)以導致相關聯(lián)存儲器單元以所期 望的速率編程的電壓。所述電壓值用于產生用于耦合到所述較快編程存儲器單元的選 定位線的位線偏壓1005。
用啟用電壓偏置較慢編程存儲器單元的位線1007。在一個實施例中，此電壓是O 伏。用抑制電壓Vcc偏置剩余的未選定位線1009。
結論
各種實施例包含適于接收及傳輸表示兩個或多于兩個位的位模式的模擬數(shù)據信 號的存儲器裝置。可使用以下方法編程所述存儲器裝置確定所述存儲器單元的編程 速率及調節(jié)以比其它單元較快的速率編程的那些單元的編程速率。通過將位線偏壓調 節(jié)到高于O伏，可變化閾值電壓改變的速度。可將對應于所期望的編程速度的所期望 的位線偏壓施加到所述位線上的電容器。然后，所述電容器維持此位線偏壓達編程操 作的持續(xù)時間或者直到其再次改變時為止。
盡管本文已圖解說明及描述具體實施例，但所屬領域的技術人員將了解，任何經 計算以實現(xiàn)相同目的的布置均可替代所示的具體實施例。所屬領域的技術人員將明了 本發(fā)明的眾多更改。因此，此申請案打算涵蓋本發(fā)明的任何更改或變型。
1權利要求
1、一種用于固態(tài)存儲器中的編程速率識別及控制的方法，所述固態(tài)存儲器包括具有耦合到位線的存儲器單元列的存儲器單元陣列，所述方法包括識別所述陣列中以比所述陣列中的剩余存儲器單元較快的速率編程的存儲器單元；及通過調節(jié)選定位線的偏壓來致使以所述較快速率編程的所述存儲器單元以與所述剩余存儲器單元大致類似的編程速率達到其相應經編程狀態(tài)。
2、 如權利要求1所述的方法，且其進一步包含存儲每一所識別的以所述較快速率編程的存儲器單元的位置的指示。
3、 如權利要求2所述的方法，且其進一步包含存儲與所述位置的所述指示相關聯(lián)的位線偏置電壓的指示。
4、 如權利要求1所述的方法，其中所述經編程狀態(tài)是閾值電壓分布的一部分。
5、 如權利要求4所述的方法，其中由模擬電壓表示每一閾值電壓。
6、 如權利要求1所述的方法，且其進一步包含在編程期間從每一存儲器單元讀取模擬閾值電壓且將所述模擬閾值電壓轉換為所述模擬閾值電壓的數(shù)字表示。
7、 如權利要求1所述的方法，且其進一步包含識別所述存儲器單元中的每一者的編程速率以確定較快編程存儲器單元及較慢編程存儲器單元；存儲每一較快編程存儲器單元的位置的指示；及通過增加耦合到所述較快編程存儲器單元的選定位線偏置電壓以使得所述偏置電壓大于位線啟用電壓來改變所述較快編程存儲器單元的所述編程速率。
8、 如權利要求7所述的方法，且其進一步包含接收包括邏輯地址的編程命令；及在存儲器中存取所述較快編程存儲器單元中的每一者的所述位置的所述所存儲指示以確定所述邏輯地址是否匹配所述較快編程存儲器單元的所述位置的所述指示中的任一者。
9、 如權利要求7所述的方法，且其進一步包含存儲與每一較快編程存儲器單元相關聯(lián)的所述編程速率的指示。
10、 如權利要求7所述的方法，且其進一步包含存儲與每一較快編程存儲器單元相關聯(lián)的提供預定編程速率的所述位線偏置電壓的指示。
11、 一種用于控制非易失性固態(tài)存儲器中的存儲器單元的編程速率的方法，所述非易失性固態(tài)存儲器包括多個位線，每一位線均耦合到存儲器單元列，所述方法包括針對所述存儲器單元中的每一者讀取第一編程脈沖之前的第一閾值電壓；向所述存儲器單元中的每一者施加所述第一編程脈沖；針對所述存儲器單元中的每一者讀取所述第一編程脈沖之后的第二閾值電壓；確定所述第一與第二閾值電壓之間的差以找出較快編程存儲器單元及較慢編程存儲器單元，其中所述較快編程存儲器單元與所述較慢編程存儲器單元相比具有較大的所述第一與第二閾值電壓之間的差；及用大于啟用電壓且小于抑制電壓的電壓偏置耦合到所述較快編程存儲器單元中的每一者的選定位線，使得所述較快編程存儲器單元的所述編程速率降低。
12、 如權利要求11所述的方法，且其進一步包括將所述第一及第二閾值電壓轉換為指示所述第一及第二閾值電壓的數(shù)字信號。
13、 如權利要求11所述的方法，其中偏置包括將所述電壓寫入到耦合到所述選定位線的電容器，使得所述電容器在編程期間保持所述選定位線上的所述電壓。
14、 如權利要求ll所述的方法，且其進一步包括接收包括所接收存儲器單元地址及具有經編程狀態(tài)的數(shù)據值的編程命令；如果所述所接收存儲器單元地址等于較快編程存儲器的所存儲存儲器單元地址，則從存儲器讀取與所述所存儲存儲器單元地址相關聯(lián)的所存儲位線電壓數(shù)據；及響應于所述所存儲位線電壓數(shù)據偏置耦合到所述所接收存儲器單元地址的選定位線。
15、 一種固態(tài)存儲器裝置，其包括非易失性存儲器單元陣列，其具有耦合到位線的存儲器單元列及耦合到字線的存儲器單元行；及用于控制及存取所述非易失性存儲器單元陣列的電路，其中所述用于控制及存取的電路經配置以通過產生大于啟用電壓的選定位線偏壓且響應于所述存儲器單元中的每一者的閾值電壓的改變速率來控制所述非易失性存儲器單元陣列的編程速率。
16、 如權利要求15所述的固態(tài)存儲器裝置，其中所述用于控制及存取的電路進一步適于從正被編程的所述存儲器單元讀取模擬數(shù)據信號且適于產生指示所述所讀取模擬數(shù)據信號的數(shù)字閾值電壓信號。
17、 如權利要求15所述的固態(tài)存儲器裝置，且其進一步包含偏置耦合到每一位線的電容器，其中所述用于控制及存取的電路進一步適于在編程操作期間將所述選定位線偏壓寫入到所述偏壓電容器。
18、 如權利要求15所述的固態(tài)存儲器裝置，其中所述用于控制及存取所述非易失性存儲器單元陣列的電路包括用以接收指示經編程存儲器狀態(tài)的數(shù)字數(shù)據信號且用以將所述數(shù)字數(shù)據信號轉換為指示所述經編程存儲器狀態(tài)的閾值電壓的模擬數(shù)據信號的電路。
19、 如權利要求15所述的固態(tài)存儲器裝置，其中所述非易失性存儲器單元陣列組織成NAND架構。
全文摘要
適于接收及傳輸表示兩個或多于兩個位的位模式的模擬數(shù)據信號的存儲器裝置相對于傳送指示個別位的數(shù)據信號的裝置促進數(shù)據傳送速率的增加。此類存儲器裝置的編程包含確定存儲器單元的編程速率(即，相應閾值電壓的移動速率)及用編程速率控制電壓偏置對應的位線，所述編程速率控制電壓大于位線啟用電壓且小于抑制電壓?？烧{節(jié)此電壓以改變編程速度。耦合到所述位線的電容器存儲所述編程速率控制電壓以維持適當位線偏壓達編程操作的持續(xù)時間或直到期望改變所述編程速率為止。
文檔編號G11C16/24GK101689404SQ200880020782
公開日2010年3月31日 申請日期2008年6月9日 優(yōu)先權日2007年6月18日
發(fā)明者弗朗姬·魯帕爾瓦爾 申請人:美光科技公司