專利名稱：相變存儲器1r1t結(jié)構(gòu)和所使用的驅(qū)動電路的設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明屬于大規(guī)模集成電路技術(shù)領(lǐng)域，具體涉及一種新的1R1T結(jié)構(gòu)設(shè)計及 其相應(yīng)的主要由兩級電流鏡結(jié)構(gòu)構(gòu)成的驅(qū)動電路設(shè)計。
背景技術(shù)：
硫系化合物隨機存儲器(C-RAM, Chalcogenide-Random Access Memory) 技術(shù)是基于S. R. 0vshinsky在20世紀(jì)六、七十年代提出的奧弗辛斯基電子效應(yīng)建 立起來的，又被命名為奧弗辛斯基電效應(yīng)統(tǒng)一存儲器(0UM — 0vonics Unified Memory)。相變存儲器的基本原理是加工到納米尺寸的可逆相變材料，利用材 料晶態(tài)時的低阻與非晶態(tài)時的高阻特性來實現(xiàn)不同狀態(tài)的存儲。相變存儲器中 相變單元所用的材料非常少，存儲密度高且制造簡單，只需在現(xiàn)有的標(biāo)準(zhǔn)CMOS 工藝上增加2 — 4次掩模工序就能制造出來，和現(xiàn)成的大規(guī)模集成電路工藝結(jié)合 十分完美。
在研發(fā)下一代高性能不揮發(fā)存儲技術(shù)的激烈競爭中，相變存儲器在讀寫速 度，讀寫次數(shù)，數(shù)據(jù)保持時間，單元面積，功耗等方面的諸多優(yōu)勢顯示了極大 的競爭力，得到了較快的發(fā)展。相變存儲器不僅可以像FLASH和DRAM—樣廣泛應(yīng) 用于移動電話、數(shù)碼相機、MP3播放器、移動存儲卡以及其它手持設(shè)備等民用微 電子領(lǐng)域，而且在航空航天、導(dǎo)彈系統(tǒng)等軍用領(lǐng)域具有重要的應(yīng)用前景。另外， 相變存儲器今后的典型應(yīng)用將深入到各個領(lǐng)域，其中包括網(wǎng)絡(luò)路由器、樞紐通 信器、掃描儀、各種終端、打印機和類似GPS系統(tǒng)那樣的汽車導(dǎo)航系統(tǒng)，此外還 有大量的潛在應(yīng)用領(lǐng)域。IBM負(fù)責(zé)納米科學(xué)負(fù)責(zé)人斯佩克.納拉亞恩(Narayan) 表示，相變存儲器能夠提供很多閃存無法提供的功能，相變存儲器可望取代硬 盤，能夠制造高速電腦，或者能夠在相變存儲器中存放電腦軟件。目前廣泛采用的是GeSbTe (GST)化合物或是基于GeSbTe經(jīng)摻雜后得到的相 變材料，相變存儲器核心結(jié)構(gòu)為1T1R結(jié)構(gòu)，圖1和圖2給出了其物理結(jié)構(gòu)和電路 結(jié)構(gòu)。圖2中，T為選通管， 一般情況下采用NMOS (N溝道金屬氧化物半導(dǎo)體)管， 且其源端接地。傳統(tǒng)的芯片存儲陣列如圖3所示，其核心的存儲陣列采用了上面 所說的NM0S管源端接地的1T1R結(jié)構(gòu)。但這樣對工藝線提出了較高的要求，因為 GST材料兩端都需有MOS管，制造時必須把相變材料GST整合到工藝線中，而這就 對工藝線提出了較高的要求,花費巨大；或者不將GST整合進(jìn)CMOS工藝線，也即 先用標(biāo)準(zhǔn)CM0S (互補金屬氧化物半導(dǎo)體)工藝將電路部分制作好，最后用GST工 藝線做上GST材料，由于選通管是源端接地的，這樣就需要很長的金屬引線將頂 層的GST與底層的選通管連接，并且最后一層起連接作用的金屬仍需要較大的面 積，不利于相變存儲器的集成。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種相變存儲器1R1T結(jié)構(gòu)和所使用的驅(qū)動電路的 設(shè)計方法。特征在于采用將一相變電阻GST與一醒OS選通管按一定方式相互連接 的1R1T結(jié)構(gòu)。其中包含新的選通管位置的設(shè)計，該選通管源端接驅(qū)動源一端， 而漏端接GST電阻，柵端接相變存儲陣列中的位線，相變電阻GST的另一端接電 路的最高電平VDD。并由此出發(fā)設(shè)計主要由一兩級電流鏡構(gòu)成的相變存儲器驅(qū)動 電路。這樣，可降低對工藝線的要求，在不增加電路復(fù)雜性的前提下，可用標(biāo) 準(zhǔn)CMOS工藝線先將基本電路完成，然后用GST工藝線做上GST核心材料及后續(xù)工 藝，最終完成整個芯片。這種方法可以適用于O. 18um， 0. 13um或更小的工藝，
將更利于相變存儲器的集成。
本發(fā)明提出的源端接驅(qū)動電流源而未接地的1R1T結(jié)構(gòu)設(shè)計，且根據(jù)此1R1T
結(jié)構(gòu)進(jìn)一步設(shè)計整個驅(qū)動電路，這樣，在沒有增加整個芯片電路復(fù)雜性的基礎(chǔ) 上，降低了制造該芯片的工藝要求，增加了相變存儲器芯片的實現(xiàn)方式。雖然 發(fā)明設(shè)計的1R1T結(jié)構(gòu)，因為其源端并未接地，這樣源端與襯底之間存在一電壓 差，選通管將存在一襯偏效應(yīng)，在相同的選通管開啟柵壓下，選通管能流過的電流會有所降低，所以設(shè)計時需要將選通管的尺寸稍微變大一些，但這并不影 響其應(yīng)用。在一些中檔嵌入式電子產(chǎn)品，如智能卡等的設(shè)計應(yīng)用中，由于其本 身容量較小，不需要大規(guī)模集成，因此對選通管尺寸的要求可適當(dāng)降低，所以 采用本發(fā)明的1R1T結(jié)構(gòu)及相應(yīng)的驅(qū)動電路結(jié)構(gòu)，完全可以滿足其產(chǎn)品的性能要 求，卻大大降低了制造成本。
相變存儲器主要包括地址解碼電路，驅(qū)動控制電路，讀、寫驅(qū)動電路，讀 出放大電路及核心的存儲陣列，其基本結(jié)構(gòu)示意圖如圖4所示。核心的存儲陣列，
采用圖5所示的1T1R結(jié)構(gòu)，該結(jié)構(gòu)描述了存儲單元與驅(qū)動電路具體的連接情況。 本發(fā)明所述的相變存儲單元陣列包括數(shù)條字線，數(shù)條位線和處在字線和位 線交叉區(qū)的數(shù)個相變單元，每一個相變存儲單元由每一個包括一條字線， 一個 選通管及一個相變電阻定義，并且每一個相變電阻均可在非晶態(tài)與晶態(tài)之間進(jìn) 行編程；地址解碼器解碼輸入行地址，以選擇每個存儲單元的字線；位選擇電 路根據(jù)輸入的列地址，選擇一條位線。寫驅(qū)動電路生成使存儲單元編程為非晶 態(tài)的復(fù)位脈沖電流，以及使存儲單元編程為晶態(tài)的置位脈沖電流。讀驅(qū)動電路 生成讀出被編程后的存儲單元狀態(tài)的讀電流。驅(qū)動控制電路產(chǎn)生一定脈沖寬度 的復(fù)位脈沖，置位脈沖或讀脈沖。
本發(fā)明設(shè)計的驅(qū)動電路主要為一兩級電流鏡電路，其中第一級包括由三對 PMOS管形成的三個電流鏡，第二級包括由三對NMOS管形成的三個電流鏡，并 最終耦合至位線施加給相變存儲單元，產(chǎn)生用于讀、寫、擦的驅(qū)動電流；在第 一級電流鏡電路與第二級電流鏡電路中加入控制開關(guān)，該控制開關(guān)的打開與關(guān) 閉由驅(qū)動控制電路部分進(jìn)行控制。前級脈沖信號發(fā)生器產(chǎn)生一定脈寬的驅(qū)動控 制信號，控制電流鏡中開關(guān)的打開與關(guān)閉，由此使得加到相變單元上的電流為 有一定脈寬的信號。順利實現(xiàn)對存儲單元的讀、寫、擦操作。
由此可見，本發(fā)明提供的一種相變存儲器1R1T結(jié)構(gòu)，其特征在于采用將一 相變電阻GST與一NM0S選通管按一定的方式相互連接的1R1T結(jié)構(gòu)，并基于此設(shè)計 驅(qū)動電路。本發(fā)明提供的一種相變存儲器，其特征在于包括
相變存儲單元，每個均包括可在非晶態(tài)與晶態(tài)之間編程的一塊相變材料 GST;連接每個存儲單元的NMOS選通管，它與相變存儲單元按一定的方式連接， 數(shù)個這樣的連接單元構(gòu)成相變存儲器核心的存儲陣列。
地址解碼電路，用于選擇至少一個存儲單元。
控制電路，用于控制對選中的相變存儲單元進(jìn)行讀、寫、擦操作，產(chǎn)生一 定的脈沖寬度。
讀、寫驅(qū)動電路，用于生成對選中的相變存儲單元施加進(jìn)行讀操作的讀電 流，以及將選中的相變存儲單元編程為非晶態(tài)的擦電流和編程為晶態(tài)的寫電流。 讀出放大電路，用于將存儲單元的狀態(tài)進(jìn)行讀出放大。
本發(fā)明提供的用于相變存儲器1R1T結(jié)構(gòu)的驅(qū)動電路的設(shè)計方法是通過兩 級電流鏡電路，其中第一級包括由三對PMOS管形成的三個電流鏡，第二級包 括由三對NMOS管形成的三個電流鏡，并最終耦合至位線施加給相變存儲單元， 產(chǎn)生用于讀、寫、擦的驅(qū)動電流。
在第一級電流鏡電路與第二級電流鏡電路中加入控制開關(guān)，該控制開關(guān)的 打開與關(guān)閉由驅(qū)動控制電路部分進(jìn)行控制。
通過脈沖信號發(fā)生器產(chǎn)生一定脈寬的驅(qū)動控制信號，控制后級電流鏡中開 關(guān)的打開與關(guān)閉，由此使得加到相變單元上的電流為有一定脈寬的信號。
綜上所述，采用了本發(fā)明提供的1R1T結(jié)構(gòu)，避免了將相變材料GST整合進(jìn) CMOS工藝線而對工藝線造成污染破壞，從而對相變存儲器芯片制造的工藝要求 有所降低，可適用于不能將相變材料整合到工藝線中的相變存儲器芯片制造。 本發(fā)明沒有增加電路設(shè)計的規(guī)模及復(fù)雜性，但獲得了降低工藝生產(chǎn)線要求及節(jié) 約制造成本的效果。


圖l為相變存儲器存儲單元的物理結(jié)構(gòu)示意圖。 圖2為常用的相變存儲器1R1T的電路結(jié)構(gòu)示意圖。圖3為常用的傳統(tǒng)的芯片存儲陣列示意圖。
圖4為本發(fā)明提供的相變存儲器GST后續(xù)工藝制作GST電阻示意圖。
圖5為本發(fā)明提供的1R1T與驅(qū)動電路的連接示意圖。
圖6為本發(fā)明提供的相變存儲器芯片內(nèi)部電路示意圖。
圖7為本發(fā)明提供的相變存儲器寫時序示意圖。
圖8為本發(fā)明提供的相變存儲器讀時序示意圖。
圖9為本發(fā)明提供的核心存儲陣列圖。
圖10為本發(fā)明提供的1R1T與驅(qū)動電路連接的電原理圖。
圖ll為本發(fā)明提供的相變存儲器讀出放大電路示意圖。
具體實施例方式
本發(fā)明的1R1T具體實現(xiàn)的一個具體實施例，如圖4所示，首先是通過標(biāo)準(zhǔn) CMOS工藝線完成基本的電路部分，選通管的漏端一層通過最外層金屬連出，然 后在該層金屬上沉積Si02并刻蝕出一較小的通孔3，并填充上金屬鎢(作為下電 極)，緊接此較小通孔的是另一稍大的通孔4，至此，均是用標(biāo)準(zhǔn)CMOS工藝完成 的。然后采用GST工藝線，首先濺射上一層相變材料GST，覆蓋住上面較大的通 孔，然后將多余的GST刻蝕掉，(可加入一層Si02)，再在其上長一層金屬鋁(A1) 作為上電極5，刻蝕，最終覆蓋一層鈍化層二氧化硅。
這樣，相變存儲器芯片除了存儲陣列中相變電阻GST部分外，其余電路部分 可先用標(biāo)準(zhǔn)CMOS工藝線完成，然后再用GST工藝線制造包含相變材料，上電極的 相變電阻，其下電極與選通管漏端連接在一起，上電極接最高電平VDD。具體制 造該相變存儲器芯片時，先用普通的CMOS工藝線將所有的電路部分完成，然后 用后續(xù)的GST工藝，回避了原來的CMOS工藝線，這樣，將兩道工藝分開，不改變 原有的CMOS工藝線，節(jié)約了成本，增加了相變存儲器的制造方式。
根據(jù)本發(fā)明的一個實施例，下層較小通孔的尺寸為0.26pmX0.26iim，也即 與GST接觸的下電極尺寸；上層較大通孔的尺寸為0.8^imX0.8iam，相變材料GST 的尺寸為5pmX5iim。當(dāng)然，這些尺寸根據(jù)不同的實施例有所變化。核心的存儲單元采用的1R1T結(jié)構(gòu)，如圖5所示，其選通管T位于相變電阻GST 與驅(qū)動電流源之間，也即是說，該選通管的源端并未接地，具體設(shè)計時，由于 選通管的襯底在制作時是接最低電平VSS的，而選通管源端由于接了驅(qū)動電流一 級，并不是零電平，這樣不可避免的使該選通管存在一襯偏效應(yīng)，這樣的話， 在相同的柵壓下，該選通管能降低流過的最大電流，但由于對相變單元進(jìn)行相 變操作的電流并不需要很大(2mA以下即可)，這樣，不需很大的尺寸，在確定 的高電平柵壓下，驅(qū)動電流即可通過選通管，所以只需將選通管的尺寸相應(yīng)變 大一些但并不需要大很多，并且由于相變材料加上上下電極的面積有一個確定 的范圍，只要保證選通管寬度不比前述尺寸大很多，，就可確保不會過多增加整 個芯片的面積。
另外，采用本發(fā)明的1R1T結(jié)構(gòu)，加在選通管上的壓降會比源端接地的1R1T 結(jié)構(gòu)中選通管上的壓降要大些，但此時，最終到達(dá)相變單元上的驅(qū)動電流由第 二級電流鏡中的麗OS管產(chǎn)生，而傳統(tǒng)的選通管源端接地的1R1T結(jié)構(gòu)中最終的驅(qū) 動電流由PMOS管產(chǎn)生，在相同的電源電壓及確定大小的驅(qū)動電流下，整體電路 并未比傳統(tǒng)的電路結(jié)構(gòu)消耗更多的功耗，這樣，也保證了相變存儲器芯片的低 功耗要求。
根據(jù)圖6所示的實施例，發(fā)明的相變存儲器芯片內(nèi)部電路示意圖，主要包括 相變存儲單元陣列，地址解碼器(行線選擇電路和位線選擇電路)，讀、寫驅(qū)動 電路，驅(qū)動控制電路和讀出放大電路。解碼電路決定選中哪一個存儲單元，控 制電路控制驅(qū)動電路對選中的單元施加一定寬度的電流脈沖，并由驅(qū)動電路部 分產(chǎn)生一定大小的電流脈沖作用于存儲單元上，使存儲單元發(fā)生相變；讀出電 路用于讀出被作用后的存儲單元狀態(tài)。圖7、 8給出了芯片讀寫信號的時序關(guān)系。
圖9給出了核心的存儲陣列示意圖。作為一個實施例，芯片采用8位字節(jié)輸 出的方式，相應(yīng)設(shè)計了8個驅(qū)動電路與8個讀出放大電路的結(jié)構(gòu)。
由圖10所示的驅(qū)動電路和圖11所示的讀出方法電路作為實施例，具體為一 兩級電流鏡電路，最終產(chǎn)生用于Set， Reset, Read的大小不同的驅(qū)動電流。在第一級電流鏡電路與第二級電流鏡電路之間加入控制開關(guān)SWITCH1， SWITCH2， SWITCH3，這些控制開關(guān)的打開與關(guān)閉由驅(qū)動控制電路部分進(jìn)行控制。驅(qū)動控制 電路是通過脈沖信號發(fā)生器產(chǎn)生一定脈寬的控制信號，控制后級電流鏡中開關(guān) 的打開與關(guān)閉時間，由此使得加到相變單元上的為有一定脈寬與脈高的脈沖信 號，實現(xiàn)Reset， Set, Read操作。
進(jìn)行寫操作時，首先以Reset為例，需要施加一個短而強的電壓或電流脈沖， 電能轉(zhuǎn)變成熱能，使相變材料的溫度升高到熔化溫度以上，經(jīng)快速冷卻，可以 使多晶的長程有序遭到破壞，從而實現(xiàn)由多晶向非晶的轉(zhuǎn)化，低阻變?yōu)楦咦琛?首先通過解碼電路輸出的高電平將選通管NT打開，隨后通過驅(qū)動控制電路將開 關(guān)SWITCH1打開，而SWITCH2，SWITCH3此時是處于關(guān)閉狀態(tài)的，這樣，由PM0S管 P0，P1形成的電流鏡，產(chǎn)生一定大小的并且一定倍數(shù)于基準(zhǔn)電流Ibias的電流Il; 同樣的，由麗OS管Nl, N4形成的電流鏡將Il再次鏡像得到所需的Reset電流 Il，， Il，通過打開的傳輸門TG及打開的選通管NT施加到相變單元GST上，從而使相 變材料發(fā)生相變，SWTICHl的時序決定了所施加的Reset電流脈沖的寬度，要求 是一個較短的脈沖， 一般小于50納秒。
在擦除(Set)時，需要施加一個長且強度中等的電壓或電流脈沖，相變材 料的溫度升高到結(jié)晶溫度以上，低于熔化溫度，保持一定的時間(一般小于50 納秒)，使相變材料由非晶轉(zhuǎn)化為多晶，高阻變?yōu)榈妥琛＞唧w實施時， SWITCH1， SWITCH3關(guān)閉，SWITCH2打開，通過由PMOS管PO， P2和NM0S管N2， N5形成 的兩級電流鏡產(chǎn)生所需的Set電流I2'，施加到相變單元GST上，使相變材料發(fā)生 由非晶態(tài)到晶態(tài)的轉(zhuǎn)換，SWITCH2的時序決定了所施加的Set電流脈沖寬度。要 求是一個稍長的脈沖，在150 200納秒之間。
在讀出(Read)操作時，開關(guān)SWITCH4打開，傳輸門TG打開，電流鏡中 SWITCH1，SWITCH2關(guān)閉，SWITCH3打開，通過PMOS管PO， P32和薩0S管N3， N6形成的 兩級電流鏡產(chǎn)生所需的確定大小的讀電流I3'，施加到相變單元GST上，該讀電流 是足夠的小，產(chǎn)生的熱能保證相變材料的溫度始終低于結(jié)晶溫度，材料不發(fā)生相變。讀出的實質(zhì)是讀出GST單元上的電壓情況，由其電壓看電阻情況。該電壓由端口SOUT輸出，與一參考電壓經(jīng)過靈敏放大器被比較放大讀出，晶態(tài)與非晶 態(tài)時的讀出電壓是可以嚴(yán)格區(qū)分開的。所施加的讀電流脈沖寬度由SWITCH2的時 序決定。上述電流鏡結(jié)構(gòu)亦可采用共源共柵結(jié)構(gòu)或其它改進(jìn)結(jié)構(gòu)，可使鏡像的電流不 受負(fù)載變化的影響。
權(quán)利要求
1. 一種相變存儲器1R1T結(jié)構(gòu)，其特征在于選通管的源端接驅(qū)動電路的一端，漏端接相變電阻，柵端接相變陣列的位線，相變電阻的另一端接電路的最高電平VDD。
2、 按權(quán)利要求1所述的相變存儲器1R1T結(jié)構(gòu)，其特征在于所述的選通管為N溝道金屬氧化物半導(dǎo)體管。
3、 按權(quán)利要求1所述的相變存儲器1R1T結(jié)構(gòu)，其特征在于所述的相變存儲 單元陣列包括數(shù)條字線、數(shù)條位線和處在字線和位線交叉區(qū)的數(shù)個相變存儲單元。
4、 按權(quán)利要求3所述的相變存儲器1R1T結(jié)構(gòu)，其特征在于所述的每個相變 存儲單元由一條字線、 一個選通管及一個相變電阻定義。
5、 按權(quán)利要求3所述的相變存儲器1R1T結(jié)構(gòu)，其特征在于所述的相變存儲 器包括地址解碼電路、驅(qū)動控制電路、讀寫驅(qū)動電路、讀出放大電路以及核心 的存儲陣列；其中，每個相變存儲單元包括可在非晶態(tài)與晶態(tài)之間編程的一塊相變材料 GST;連接每個存儲單元的NMOS選通管，它與相變存儲單元按一定的方式連接， 數(shù)個這樣的連接單元構(gòu)成相變存儲器核心的存儲陣列；地址解碼電路，用于選擇至少一個存儲單元；驅(qū)動控制電路，用于控制對選中的相變存儲單元進(jìn)行讀、寫、擦操作，產(chǎn) 生一定的脈沖寬度；讀、寫驅(qū)動電路，用于生成對選中的相變存儲單元施加進(jìn)行讀操作的讀電 流，以及將選中的相變存儲單元編程為非晶態(tài)的擦電流和編程為晶態(tài)的寫電流；讀出放大電路，用于將存儲單元的狀態(tài)進(jìn)行讀出放大。
6、 用于權(quán)利要求1-5中任一項所述的相變存儲器1R1T結(jié)構(gòu)的驅(qū)動電路設(shè)計 方法，其特征在于通過兩級電流鏡電路，其中第一級包括由三對PMOS管形成 的三個電流鏡，第二級包括由三對NMOS管形成的三個電流鏡，并最終耦合至位線施加給相變存儲單元，產(chǎn)生用于讀、寫、擦的驅(qū)動電流。
7、 按權(quán)利要求6所述的用于相變存儲器1R1T結(jié)構(gòu)的驅(qū)動電路的設(shè)計方法， 其特征在于在第一級電流鏡電路與第二級電流鏡電路中加入控制開關(guān)，控制開 關(guān)的打開與關(guān)閉是由驅(qū)動控制電路部分進(jìn)行控制。
8、 按權(quán)利要求6所述的用于相變存儲器1R1T結(jié)構(gòu)的驅(qū)動控制電路的設(shè)計方法，其特征在于通過脈沖信號發(fā)生器產(chǎn)生一定脈寬的驅(qū)動控制信號，控制后級 電流鏡中開關(guān)的打開與關(guān)閉，加到相變存儲單元上的電流為有一定脈寬的信號。
9、 按權(quán)利要求8所述的用于相變存儲器1R1T結(jié)構(gòu)的驅(qū)動控制電路的設(shè)計方 法，其特征在于產(chǎn)生脈寬的脈沖小于50納秒。
10、 按權(quán)利要求6所述的用于相變存儲器1R1T結(jié)構(gòu)的驅(qū)動控制電路的設(shè)計方 法，其特征在于所述的電流鏡采用共源共柵結(jié)構(gòu)，使鏡像的電流不受負(fù)載變化 的影響。
全文摘要
本發(fā)明涉及一種相變存儲器1R1T結(jié)構(gòu)和所使用的驅(qū)動電路的設(shè)計方法，其特征在于采用將一相變電阻GST與一NMOS選通管按一定方式相互連接的IRIT結(jié)構(gòu)，并基于此提出了驅(qū)動電路的設(shè)計方法，其特征在于選通管的源端接驅(qū)動電路的一端，漏端接相變電阻，柵端接相變陣列的位線，相變電阻的另一端接電路的最高電平VDD。通過兩級電流鏡電路，其中第一級包括由三對PMOS管形成的三個電流鏡，第二級包括由三對NMOS管形成的三個電流鏡，并最終耦合至位線施加給相變存儲單元，產(chǎn)生用于讀、寫、擦的驅(qū)動電流。從而在不增加電路設(shè)計的復(fù)雜性和規(guī)模前提下，獲得了降低了工藝生產(chǎn)線要求和制造成本的效果。
文檔編號G11C16/02GK101286364SQ200810036619
公開日2008年10月15日 申請日期2008年4月25日 優(yōu)先權(quán)日2008年4月25日
發(fā)明者波 劉, 宋志棠, 封松林, 菊 沈 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所