專利名稱：與用于少儲存庫的控制器兼容的多儲存庫芯片及操作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于一種多儲存庫存儲芯片，其能以一控制器操作，該控制器系設(shè)計用以控制一種具有較少儲存庫之芯片，以及一種操作該芯片之方法。
背景技術(shù)：
動態(tài)隨機存取存儲器(DRAM)芯片之使用在計算機領(lǐng)域中已為大家所知，每一存儲器芯片包含至少復(fù)數(shù)個以行列陣列式排列之存儲器單元之一儲存庫，每一單元包含一些數(shù)據(jù)位。隨著存儲器技術(shù)之進展，芯片的容量已經(jīng)提升，舉例來說，現(xiàn)今同步動態(tài)隨機存取存儲器(SDRAM)之存儲器芯片具有復(fù)數(shù)個內(nèi)建儲存庫之存儲器單元，舉例來說，四儲存庫或八儲存庫，每一儲存庫具有行列陣列式之存儲器單元。一多儲存庫芯片之一存儲器儲存庫之一單一單元系被尋址，其目的系用來該取或?qū)懭霐?shù)據(jù)，其系藉由首先選擇該存儲器儲存庫，接著于該所選之儲存庫尋址該單元之該行列，該尋址系藉由該芯片外部之一存儲器控制器所完成，該芯片通常位于一計算機系統(tǒng)板上，例如一個人計算機之主機板上。
步動態(tài)隨機存取存儲器芯片內(nèi)建存儲器儲存庫系為分離實體，這點允許了該存儲器控制器能對應(yīng)每一請求尋址一所選擇之儲存庫，同時操作多重讀取/寫入請求，當(dāng)尋址該芯片之一特定存儲器儲存庫之一記體體單元，該存儲器控制器必須對每一存儲器命令/地址產(chǎn)生該儲存庫之識別(儲存庫ID)位，以便該芯片能知道準(zhǔn)備該地址和命令之該存儲器儲存庫。
一同步動態(tài)隨機存取存儲器芯片具有一芯片組內(nèi)建之模式寄存器，其系藉由具有該儲存庫選擇(儲存庫ID)位及該單元尋址及該命令之外部控制器來制訂程序，由該芯片模式寄存器所提供之地址/命令字節(jié)通常稱為一「模式寄存器組」(MRS)，該模式寄存器組位之細(xì)節(jié)，例如讀取和寫入命令、突發(fā)傳輸長度和突發(fā)傳輸型式用以執(zhí)行例如動態(tài)隨機存取存儲器之芯片之不同型式之不同功能，其系在此領(lǐng)域所熟知，而僅用以描述本發(fā)明所需之芯片功能系于此敘述。
為了幫助說明本發(fā)明，以一1Gb容量之芯片具有四個存儲器儲存庫作為例子，為了要從該芯片之一儲存庫之一存儲器單元讀取數(shù)據(jù)，需要兩個命令，該命令之格式及該芯片之模式寄存器組之地址系如下表示表A

于上述圖表中所用之圖例，其相對而言較為慣用，將會在下文中與其它關(guān)于所考慮之特定芯片之實施例材料一并解釋。
CKE-當(dāng)高(H)的時候激活該系統(tǒng)CLK(時鐘)信號，當(dāng)?shù)?L)的時候關(guān)閉該CLK信號，此可以用以初始化一關(guān)機模式、閑置模式或自我更新模式。
CS-當(dāng)?shù)?L)的時候使該命令譯碼器致能，當(dāng)高(H)的時候使該命令譯碼器失能，當(dāng)該命令譯碼器失能時，新的命令會被忽略，但是先前的操作則會繼續(xù)。
A0-A15-地址總線之位。同步動態(tài)隨機存取存儲器(SDRAM)將存儲器陣列分成行地址和列地址，而這些地址系藉由在地址總線上之多路行地址和列地址于不同的時間發(fā)送。舉例來說，一512Mb芯片將具有行地址位之位A0-A13以及列地址位之位A0-A9、A11。
RAS-行地址選擇。在儲存庫激活命令模式循環(huán)期間，地址位A0-A12定義該行地址(RA0-RA12)，其系當(dāng)于該上升之時鐘邊緣取樣時。
CAS-欄地址選擇。位A0-A9及A11-A15。該欄地址之位數(shù)量系依據(jù)由該行地址激活之存儲器單元數(shù)量，如同慣例，隨著動態(tài)隨機存取存儲器(DRAM)芯片之容量增加，每一列之大小相對地依然維持不變，其系由于存儲器功率之考慮，因此，該欄地址通常具有比一行地址較少之位。
WE-允許寫入。當(dāng)激活時，指示該尋址之欄存儲器單元做寫入動作。
BA-儲存庫地址區(qū)。一個四儲存庫之動態(tài)隨機存取存儲器(DRAM)芯片模式寄存器組(MRS)具有兩個儲存庫ID位BA0、BA1，以便選擇一命令要施加在四個儲存庫哪一個上。一個八儲存庫之芯片會有三個儲存庫位BA0、BA1、BA2。
A10(＝AP)-系用以于突發(fā)傳輸讀取或?qū)懭胙h(huán)結(jié)束時請求自動預(yù)先充電操作，如果A10是高的，自動預(yù)先充電系被選擇，且該儲存庫ID位BA0、BA1定義該儲存庫系要被預(yù)先充電，如果A10是低的，則自動預(yù)先充電將失能。在一預(yù)先充電命令循環(huán)期間，A10(＝AP)系用來連接該儲存庫ID位BA0和BA1，以便控制哪一個儲存庫要被預(yù)先充電，如果A10是高的，所有四個儲存庫都要被預(yù)先充電而不管BA0及BA1之狀態(tài)，如果A10是低的，則BA0和BA1系用以定義哪一個儲存庫要被預(yù)先充電。
第1圖所示為典型四儲存庫芯片10之部分，例如在DDR2 512Mb芯片中所找的一樣，僅有有關(guān)本發(fā)明之芯片尋址邏輯和電路部分顯示出來，讀取和寫入功能系為標(biāo)準(zhǔn)規(guī)格且被省略。該芯片10系藉由一外部控制器60操作，芯片10具有四個儲存庫12-0、12-1、12-2和12-3，每一儲存庫具有復(fù)數(shù)個以行列配置之存儲器單元，一存儲器儲存庫12之單元系藉由一外部控制器60所給予之指示來尋址，也就是說，控制器60并非芯片的一部份，且典型地位于使用該芯片10之計算機之另一部分，每一存儲器儲存庫12具有相對應(yīng)的檢測放大器13及輸出至一輸入/輸出(I/O)網(wǎng)關(guān)屏蔽邏輯電路15，所有這些組件皆為已知技術(shù)。
控制器60僅對兩個儲存庫ID位，即BA0和BA1產(chǎn)生指示，因此，其系設(shè)計以一芯片操作，其中不會超過四個存儲器儲存庫12。類似上述表A所表示之信號系作為來自該外部控制器60之指示施加至一芯片控制邏輯電路20，其系包含一命令譯碼器22，其可譯碼來自該控制器60之指示，尚有一地址寄存器30，其系該地址位A0-A12及兩儲存庫ID位BA0和BA1所輸入和儲存之處。
來自該地址寄存器30之儲存庫選擇ID位BA0及BA1，系用于一儲存庫控制邏輯電路34以決定四個儲存庫12-0、12-1、12-2及12-3哪一個會被選擇作為一該取或?qū)懭氩僮?，根?jù)四儲存庫被選擇之該儲存庫，一對應(yīng)的儲存庫列譯碼器40-0、40-1、40-2和40-3，以及一對應(yīng)的行譯碼器42-0、42-1、42-2、42-3亦被選取，為了尋址該所選擇之儲存庫12-0至12-3之一存儲器單元，RAS(行地址選擇)地址位A0-A12系適當(dāng)?shù)厥┘佑谝恍械刂范嗳蝿?wù)器44，接著CAS(欄地址選擇)位A0-A9、A11及A12系施用于一欄地址計數(shù)器及之后的電路46，亦有一更新電路48，其系重新充電該芯片存儲器單元晶體管(位于AP＝AP10)，讀取和寫入操作系于一儲存庫之所選單元所執(zhí)行，該儲存庫系由四儲存庫12-0至12-3中選擇一個，其系使用二儲存庫ID位BA0、BA1及該行行地址。
表B1和B2所示為兩個不同尺寸芯片之某些細(xì)節(jié)。表一顯示一個四儲存庫之512Mb芯片，其系具有儲存庫ID位BA0和BA1，該自動預(yù)先充電于A10執(zhí)行，其行地址RAS系從A0-A13，其列地址CAS系于A0-A9、A11。表B2顯示一個四儲存庫之1Gb容量，因此，其具有一額外之行地址位A0-A14。
512Mb表B1

1Gb表B2

隨著一芯片之存儲器儲存庫之?dāng)?shù)量增加，外部存儲器控制器就必須適應(yīng)此點，這表示額外的邏輯和IO(輸入/輸出)支持必須提供給儲存庫ID BA區(qū)，舉例來說，如果該芯片具有存儲器比四個儲存庫還多，則該儲存庫ID區(qū)之大小亦必須增加，如同應(yīng)該明顯易見的，如果該存儲器控制器輸出儲存庫選擇之兩儲存庫ID之指示，其能選擇一芯片上四個儲存庫之任一個，如果該存儲器控制器輸出三儲存庫ID位之指示，則其能選擇一芯片上一個至八個儲存庫，后者示于表B2-1中。
1Gb表B2-1

當(dāng)芯片具有大數(shù)量之儲存庫(舉例來說，八個)，而其使用設(shè)計來操作具有較少數(shù)量儲存庫之芯片(舉例來說，四個)時，就會發(fā)生一個問題，此種控制器僅能用來產(chǎn)生兩個儲存庫ID位BA0和BA1，因此，需要提供一個解決「向下兼容」問題的方法，以便一現(xiàn)有之控制器，例如設(shè)計用于具有四個存儲器儲存庫之芯片之控制器，能于一具有較多數(shù)量儲存庫之芯片上操作，例如八個儲存庫。因此，便需要藉由一設(shè)計用以操作具有較少數(shù)量儲存庫芯片之控制器來操作具有一給予數(shù)量之存儲器儲存庫之芯片。

發(fā)明內(nèi)容
本發(fā)明提供配置和操作一具有些存儲器儲存庫之芯片，其能向下兼容于設(shè)計用以操作具有較少數(shù)量儲存庫芯片之控制器。本發(fā)明藉由提供于該芯片上之模式暫存組(MRS)之一非必須控制(位)來完成，此控制之使用能激活該芯片中對應(yīng)的邏輯來移動用以尋址一存儲器單元之其中之一位，例如行地址位之一，至該儲存庫ID區(qū)之一位置。因此，根據(jù)本發(fā)明，一高數(shù)量儲存庫芯片能接受由一設(shè)計用以操作具有較少數(shù)量儲存庫及具有較少儲存庫ID位之格式芯片之控制器所提供之命令。
根據(jù)本發(fā)明，舉例來說，鑒于一具有八個儲存庫之同步動態(tài)隨機存取存儲器(SDRAM)芯片能藉由一設(shè)計用以操作具有四個儲存庫之控制器來操作。該芯片之模式暫存組(MRS)系用作為一控制，以便指定該芯片不是為具有較少數(shù)量(例如四個)模式，就是為具有較高數(shù)量(例如八個)模式，當(dāng)該芯片系于較高數(shù)量儲存庫模式由一設(shè)計為此之外部控制器操作時，例如一控制器產(chǎn)生三儲存庫ID位之指示，其系能選擇八儲存庫之一，所有三個儲存庫地址寄存器之位和所有列或列地址系以一般方式操作，在較低儲存庫數(shù)量模式下，僅有兩個儲存庫ID位系來自該外部控制器，其系一僅支持四個儲存庫操作之存儲器控制器，在本例中，該芯片將使用該地址之一作為第三儲存庫ID位為RAS(行地址選擇)和對應(yīng)之CAS(列地址選擇)操作請求全部的三個位儲存庫ID以選擇八個儲存庫之一，在本發(fā)明之一較佳實施例中，任何行地址位能用來作為此第三儲存庫ID位。
本發(fā)明系參考一同步動態(tài)隨機存取存儲器(SDRAM)型式之芯片描述，但其亦適用于不同的存儲器芯片，例如SDRAM、DDR1 SDRAM、DDR2SDRAM和任何其它具有多重內(nèi)建儲存庫結(jié)構(gòu)之動態(tài)隨機存取存儲器(DRAM)結(jié)構(gòu)，其中該儲存庫數(shù)量系不同。


本發(fā)明之其它目的和優(yōu)點將藉由參照下列說明書及附加之附圖而更顯著，其中第1圖系為一附圖，其系由一四儲存庫控制器運作之一四儲存庫存儲器芯片之一部份；第2圖系為一附圖，其系一具有八儲存庫之存儲器芯片；第3圖系為一附圖，其系一八儲存庫芯片以一四儲存庫控制器控制，其系于該儲存庫激活RAS(行地址選擇)命令時；以及第4圖系為一附圖，其系一八儲存庫芯片以一四儲存庫控制器操作，其系于該儲存庫讀取/寫入及預(yù)先充電命令時。
具體實施例方式
根據(jù)本發(fā)明之一較佳實施例，其系考慮藉由一設(shè)計給一具有較少數(shù)量儲存庫之芯片，舉例來說，一四儲存庫控制器，來操作一高數(shù)量儲存庫芯片，舉例來說，一具有八儲存庫之芯片，該控制器僅產(chǎn)生兩個儲存庫ID位BA0、BA1之指示。如同下述所說，該芯片選取一地址位，舉例來說，于1Gb大小之四儲存庫芯片之該A14行地址位，于激活之行地址選擇(RAS)狀態(tài)時間。該位系儲存于像是一鎖存型式電路用以作為該儲存庫ID BA2位，由該行地址選擇(RAS)所選取且用以作為一內(nèi)部BA2位之該A14位，與用以該行地址選擇(RAS)操作之普通儲存庫ID位BA0和BA1一起，和對應(yīng)之接續(xù)行讀取/寫入操作及預(yù)先充電操作一樣，都在該「激活」行上，可用來作為該BA2位之該ROW地址之該特定地址位A...An，其系能依所需選擇。
第2圖系為一附圖，其系一存儲器芯片100之一部份，該芯片100具有八個存儲器儲存庫12-0至12-7，其系與第1圖該芯片10之該四儲存庫12-0至12-3比較。該儲存庫有八個相對應(yīng)的行地址譯碼器，及鎖存40-0至40-7，以及八個列地址譯碼器42-0至42-7，第2圖之其它電路組件皆對應(yīng)于第1圖。
如果八儲存庫芯片100系藉由一八儲存庫控制器(圖上未示)操作的話，則在模式寄存器組(MRS)中會影三個儲存庫ID位BA0、BA1及BA2，亦即當(dāng)以一八儲存庫控制器操作時，該芯片以普通方法操作，其系該芯片模式寄存器組(MRS)接收該三位儲存庫ID，其系具有三位BA0、BA1和BA2，以及列或列地址。在本發(fā)明之實施例描述中，八儲存庫芯片系藉由四儲存庫控制器60操作，其系僅僅產(chǎn)生二儲存庫ID位BA0和BA1于該模式寄存器組(MRS)之儲存庫ID區(qū)中。當(dāng)以一四儲存庫控制器操作時，該芯片選取該模式寄存器組(MRS)之一位，舉例來說，1Gb大小芯片之地址位A14，其系于激活之行地址選擇(RAS)狀態(tài)時間。此位系儲存且用以作為該儲存庫地址BA2位，該芯片電路記得該地址位(A14)及其它一起之儲存庫ID位BA0和BA1，在讀取/寫入/預(yù)先充電時間時，該BA2位(來自實施例中該行地址之A14)系用以作為該BA2儲存庫地址位，該芯片系裝配適當(dāng)?shù)碾娐凡⒁赃m當(dāng)配置以完成該程序。
該存儲器控制器操作以確保所有激活之儲存庫在更新命令之前都是關(guān)閉的，或是該存儲器控制器使用一「預(yù)先全部充電」命令以確保在更新之前的預(yù)先充電狀態(tài)。
表C說明設(shè)計用于四或八儲存庫芯片之不同控制器之儲存庫選擇格式。
表C

表C之第I部份說明一四儲存庫芯片由一四儲存庫控制器操作，其中依讀取命令系被執(zhí)行。于該列激活(RAS)時間，該命令/地址包含該行地址A14-A0，且該兩儲存庫ID位具有一數(shù)字值BA0＝1和BA1＝1，因此該儲存庫ID系為數(shù)字?jǐn)?shù)字”11”，以尋址芯片之該儲存庫3，此系為一般以一四儲存庫存儲器控制器操作四儲存庫。
表C之第II部份說明一八儲存庫芯片系由一八儲存庫控制器操作，同樣地，第II部份系為八儲存庫由一八儲存庫存儲器之一般操作，其中有三個儲存庫ID位BA0、BA1和BA2，在第II部份中，BA0＝1、BA1＝1、BA2＝0以便該儲存庫ID地址系為011且該八儲存庫芯片之儲存庫3系被選取。注意該行地址系比第I部份之四儲存庫芯片還少一位，其系因為該額外儲存庫ID位BA2存在之緣故。
表C之第III部份說明與第II部份同樣的八儲存庫芯片以一四儲存庫控制器運作，其系產(chǎn)生該命令地址A0-A14，以及該儲存庫ID位BA0和BA1，每一值為數(shù)字1，藉由該芯片之設(shè)計，該芯片之模式寄存器組(MRS)模式控制將被設(shè)定以指示僅有四儲存庫外部控制器輸入將有兩儲存庫ID位BA0、BA1可供利用，該芯片具有儲存庫轉(zhuǎn)換邏輯，其系鎖住一行地址位，其系用以作為另一儲存庫ID位，亦即本例中之該BA2位，藉由內(nèi)部地使用三個儲存庫地址位BA0＝1、BA1＝1及BA2＝0(位BA2在行地址時間系為地址A14)，該為”011”或3之?dāng)?shù)值系被產(chǎn)生，且該芯片之儲存庫3系被選取，其系于對應(yīng)來自一四儲存庫外部控制器之指示之一八儲存庫動態(tài)隨機存取存儲器(DRAM)芯片上。
A14之鎖存值于該相同之ROW之接續(xù)操作中將單獨用作為BA2，例如讀取/寫入命令或是預(yù)先充電命令。因為于同樣ROW上之接續(xù)命令系藉由該BA0和BA1儲存庫ID位指示，且觀點上來看僅有四個儲存庫來自該外部存儲器控制器，該芯片上之執(zhí)行僅需要四個BA2鎖存。
第3圖系為該芯片電路圖之有關(guān)部分之附圖，其系用以執(zhí)行本發(fā)明例如表C之第III部份所述。第3圖在某種程度上系為第1圖和第2圖之電路的組合，其中該地址寄存器30系用以提供具有八個儲存庫之一芯片100之該輸入地址/儲存庫ID，如同第2圖所示。第3圖說明該芯片地址寄存器30于該激活命令之時間(ACT)，控制部分20、22、24參照第一至二圖，其系提供模式控制位、命令譯碼邏輯及動態(tài)隨機存取存儲器(DRAM)控制邏輯之模式寄存器組(MRS)。在本例中，該模式寄存器組(MRS)模式將會指示一四儲存庫輸入至一八儲存庫之動態(tài)隨機存取存儲器(DRAM)內(nèi)部是需要的，且該芯片100之轉(zhuǎn)換邏輯將會操作，該轉(zhuǎn)換邏輯能并入命令寄存器30中，此將在下文解釋。
于該ACT命令中，地址寄存器30將該地址A14-A0位及儲存庫ID位BA0、BA1之輸入，轉(zhuǎn)換成為于芯片地址總線A0-A13及BA0、BA1、BA2(來自A14)之輸出，該位A0-A13，在刪除A14位的情形下，直接進行至該行地址多任務(wù)器44，該儲存庫ID位BA0、BA1系提供至一2∶4譯碼器102，其輸出系為鎖存「組」輸入至四個鎖存R0、R1、R2及R3四個其中之一，每一鎖存R0、R1、R2及R3接收該A14位，其系當(dāng)由該MRS 60指示時所產(chǎn)生，來自該鎖存R0-R3其中之一之該儲存庫ID位BA0、BA1以及BA2＝B14系被提供給該儲存庫地址邏輯電路34，其系選擇該8儲存庫12-0至12-7所需之儲存庫。
第4圖所示為該行激活命令組(CAS)，其中該地址寄存器接收A0-A9、A11及兩個儲存庫ID位BA0、BA1。寄存器30之該芯片邏輯送出地址位A9-A0及A11如同其送至該列地址邏輯電路46一樣，一多任務(wù)器103(MUX)由四個鎖存R0、R1、R2、R3其中之一產(chǎn)生該鎖存A14值之該儲存庫ID位BA2，其系藉由使用該譯碼BA0和BA1作為控制，該儲存庫ID位BA0、BA1和BA2系提供給該儲存庫地址邏輯電路34以選擇八個存儲器儲存庫之所需儲存庫。
盡管本發(fā)明已經(jīng)以有關(guān)使用行地址位作為額外儲存庫ID位之一種方法描述，但如果該芯片邏輯系適當(dāng)?shù)乇辉O(shè)計，則一種列地址位亦可被使用。同樣地，盡管本發(fā)明已經(jīng)以有關(guān)一具有八存儲器儲存庫之芯片可由一設(shè)計用來操作具有四存儲器儲存庫之芯片之外部控制器操作來描述，本發(fā)明能依據(jù)下述之一般方程式來延伸使用2n+m其中n系為該模式寄存器組(MRS)之儲存庫ID位之?dāng)?shù)量，其系因應(yīng)來自該外部控制器之該命令所產(chǎn)生，以及m系為列(或行)地址位之?dāng)?shù)量，其系用以作為該額外之儲存庫ID位。
本發(fā)明之特定特征僅為了方便系示于一或更多的附圖中，每一特征可依據(jù)本發(fā)明與其它特征相組合，替代的實施例將由熟習(xí)此技藝支人士所認(rèn)知，且系準(zhǔn)備包含在權(quán)利要求之保護范圍內(nèi)。
權(quán)利要求
1.一存儲器芯片包含復(fù)數(shù)個存儲器儲存庫，每一包含復(fù)數(shù)個儲存庫之存儲器單元，其系以行列配置；一響應(yīng)來自外部控制器命令之電路，其系用以產(chǎn)生儲存庫識別位、行地址位及列地址位之一模式寄存器組，以于該復(fù)數(shù)個存儲器儲存庫之一選擇一存儲器單元，以提供該選擇之存儲器單元之一命令功能；以及一地址寄存器，其系接收該儲存庫識別位及該列和列地址位，且使用至少一該行地址位或列地址位作為一額外儲存庫識別位，以便增加存儲器儲存庫之?dāng)?shù)量，該復(fù)數(shù)個存儲器儲存庫之哪一個被選擇可由此決定。
2.如權(quán)利要求第1項所述之該存儲器芯片，其中該地址寄存器使用該行地址位之一作為額外的儲存庫識別位。
3.如權(quán)利要求第1項所述之該存儲器芯片，其中該芯片具有八個存儲器儲存庫，且該模式寄存器電路因應(yīng)來自該外部控制器之命令產(chǎn)生二儲存庫識別位，以容許四個存儲器儲存庫之一之選擇，以及該地址寄存器額外儲存庫識別位，其系藉由該容許芯片上之八個存儲器儲存庫之一之選擇所產(chǎn)生。
4.如權(quán)利要求第1項所述之該存儲器芯片，其中該模式寄存器組產(chǎn)生n個儲存庫識別位，其中n系為一整數(shù)且該地址寄存器增加一儲存庫識別位使成總數(shù)為2n+1之儲存庫識別位。
5.如權(quán)利要求第1項所述之該存儲器芯片，其中該列或列地址位系用以作為一儲存庫識別位，且該地址寄存器更包含復(fù)數(shù)個鎖存電路，每一接收該列或列地址位之一；以及一譯碼器，用以接收該模式寄存器組之該儲存庫識別位，其系用以選擇該復(fù)數(shù)個鎖存電路哪一個要被鎖住，以便于該模式寄存器組之一激活命令期間，儲存該列或列地址位之一。
6.如權(quán)利要求第5項所述之該存儲器芯片，其中該地址寄存器更包含一多任務(wù)器，用以接收該模式寄存器組之該儲存庫識別位，且產(chǎn)生一輸出以選擇該鎖存電路，其系隨著該儲存該列或列地址位之一被鎖住。
7.如權(quán)利要求第1項所述之該存儲器芯片，其具有2n+m個存儲器儲存庫，其中n和m每一系為一整數(shù)，其系由一外部控制器操作，而產(chǎn)生一具有n個儲存庫識別位之模式寄存器組，且該地址寄存器系產(chǎn)生m個額外儲存庫地址位。
8.一種用以于一芯片中選擇一存儲器單元之方法，該芯片具有復(fù)數(shù)個存儲器儲存庫，其中復(fù)數(shù)個單元各系以行列配置，其包含當(dāng)使用一產(chǎn)生命令之外部控制器以操作一具有較少數(shù)量之存儲器儲存庫之芯片時，其步驟系包含由該控制器命令提供，以產(chǎn)生一儲存庫識別位之模式寄存器組，其系對應(yīng)于該較少數(shù)量之存儲器儲存庫之一之選擇、行地址位及列地址位；以及使用該模式寄存器組之該行地址位或列地址位之一作為一額外之儲存庫識別位，以容許該復(fù)數(shù)個存儲器儲存庫之一之選擇。
9.如權(quán)利要求第8項所述之該方法，其中該模式寄存器組之該行地址位之一系用以作為該額外儲存庫識別位。
全文摘要
一存儲器芯片及一操作具有多數(shù)存儲器儲存庫芯片之方法，其系向下兼容于一設(shè)計來操作具有較少數(shù)量儲存庫之芯片之控制器。為了達(dá)成此目的，一控制(位)系產(chǎn)生于該芯片模式寄存器組(MRS)上，其對應(yīng)于該芯片內(nèi)之邏輯激活，以移動用以尋址一存儲器單元之該位之一，例如該行地址位之一，至該儲存庫ID區(qū)之一位置，此提供一大量之儲存庫ID位以選擇一芯片之存儲器儲存庫，以便一高量儲存庫芯片能接受由一設(shè)計來操作具有較少數(shù)量儲存庫且具有較少數(shù)量儲存庫ID位之格式之芯片之控制器所提供之命令。
文檔編號G11C8/12GK1598964SQ20041004903
公開日2005年3月23日 申請日期2004年6月11日 優(yōu)先權(quán)日2003年6月11日
發(fā)明者W·W·沈 申請人:因芬尼昂技術(shù)股份公司