專利名稱：低功率靜態(tài)隨機存取記憶體備份修復(fù)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種靜態(tài)隨機存取記憶體(Static Random Access Memory，SRAM)，尤指一種SRAM儲存格功率結(jié)構(gòu)。
背景技術(shù)：
SRAM的主要設(shè)計都是朝向?qū)⒂洃涹w陳列儲存格(cell)所消耗的功率最小化而努力。目前已有許多種解決方案被提出，包括藉由降低故障記憶體儲存格所消耗的功率，進而降低整個芯片所消耗的功率。
美國專利案號5,703,816提供一種方法，該方法是在封裝之前，藉由記憶體儲存格的備用行(redundant columns)取代故障行(failed columns)，以降低在SRAM中故障儲存格的待命電流(standby current)。該專利案提供一種裝置，該裝置可以關(guān)閉供應(yīng)電流給位元線對(bit line pair)的預(yù)充電(precharge)電路電晶體對，以及可以關(guān)閉記憶體儲存格陳列故障行的儲存格電源線電路。
美國專利案號6,175,938揭露了一種降低由制程瑕疵所引起的待命電流的結(jié)構(gòu)。在備用儲存格取代故障儲存格后，每一位元線VDD路徑上的多晶硅(polysilicon)保險絲會斷路，以減少故障儲存格的待命電流。
美國專利案號6,097,647揭露了一種方法，該方法是利用電性隔絕的方式，將沒有辦法修復(fù)的記憶體儲存格與電源線及接地線切斷。該方法也可使功能正常的記憶體儲存格子陳列繼續(xù)工作，而消除故障記憶體儲存格所多的額外待命電流。
這些低功率的的記憶體陳列儲存格是由靜態(tài)互補金氧半導(dǎo)體(Complementary Metal-Oxide Semiconductor，CMOS)正反器(flip-flop)電路所構(gòu)成，使用一對相互耦合的反相器當作儲存元件。CMOS正反器在靜態(tài)功率消耗實際上是非常地小，主要的消耗由接點漏電流引起。在這包含記憶體陳列儲存格的電路中，功率的消耗是非常關(guān)鍵的。對于低功率的規(guī)格來說，一些故障儲存格就足以產(chǎn)生夠大的電流而超出該芯片的的功率規(guī)格。
因此需要一種機制，該機制可以將故障的儲存格選擇性地除能，藉此降低漏電流以及整個芯片的功率。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種有效將低功率SRAM陳列中故障儲存格所造成電流降到最低的機制。
本發(fā)明的次要目的是提供一種裝置，該裝置可用來偵測在SRAM記憶體中哪一個儲存格或是哪一區(qū)的儲存格有漏電路徑的存在。為了達到上述目的，本發(fā)明提供一種具有一備份修復(fù)結(jié)構(gòu)的SRAM記憶體儲存格。在該結(jié)構(gòu)中，SRAM記憶體儲存格連接到一高參考電壓以及一低參考電壓，且具有一切斷裝置，可切斷低參考電壓與SRAM記憶體儲存格間的連接。
本發(fā)明亦提供一種降低由SRAM陳列中故障儲存格所產(chǎn)生的漏電流的方法，該方法包括有以下步驟a將一SRAM陳列中的多個SRAM記憶體儲存格連接到一高參考電壓及一低參考電壓；b測試該SRAM陳列是否有故障儲存格；c由正常的備份儲存格取代該故障儲存格；以及d切斷低參考電壓與該故障儲存格的連接，藉以降低來自該故障儲存格的漏電流，使芯片整體功率結(jié)構(gòu)不變。
該低參考電壓路徑是由一致能信號(VSSEN)所控制，該致能訊號用來在陳列測試所指定的條件下，隔絕故障儲存格。該致能信號在低功率SRAM中也用來解碼出哪些記憶體儲存格或哪些區(qū)儲存格被致能(enabled)，以及哪些故障儲存格被切斷連接。切斷故障儲存格通往低參考電壓的路徑，并用正常的備份儲存格取代故障儲存格可以減低由故障儲存格所產(chǎn)生的功率，而故障的備份儲存格也可以被除能(disabled)，藉此降低芯片的電流和功率。經(jīng)由這個方法，將漏電流最小化，進而降低整個芯片所消耗的功率。
至于本發(fā)明的詳細構(gòu)造、應(yīng)用原理、作用與功效，則參照下列附圖所作的說明即可得到完全的了解


圖1是先前技術(shù)中一標準的六電晶體(6T)SRAM儲存格結(jié)構(gòu)；圖2是為本發(fā)明的六電晶體SRAM儲存格結(jié)構(gòu)，其中附帶一低參考電壓的致能信號(VSSEN)圖3是為一方塊圖，說明如何解碼該低參考電壓致能信號(VSSEN)，以除能正常儲存格區(qū)中的故障儲存格，并致能在備用儲存格區(qū)中用來取代該故障儲存格的儲存格；圖4是表示對一低功率SRAM中的正常記憶體儲存格，致能/除能控制邏輯如何完成動作的電路圖；圖5是表示對一低功率SRAM中的備份記憶體儲存格，致能/除能控制邏輯如何完成動作的電路圖；圖6是圖標說明多個記憶體儲存格如何連接到低參考電壓致能信號(VSSEN)；圖7是本發(fā)明的操作流程圖。
具體實施例方式
請參閱圖1，此為一標準六電晶體SRAM儲存格。對一個8M位容量的超低功率SRAM來說，當其字組線(word line，WL)關(guān)閉時，記憶體儲存格的待命電流在85℃下是小于20微安培，而在室溫時待命電流約是1到2微安培間。
存取裝置N3及N4對資料進出儲存格提供一可轉(zhuǎn)換的路徑。除了正在讀出或?qū)懭胪?，字組線WL選取訊號通常都是保持在低電位的狀態(tài)。兩字符線BL、BLB則提供該資料路徑。字組線和位元線的選擇是藉由解碼器來完成。假設(shè)所存的邏輯「1」定義成正反器的左側(cè)處于高電位的狀態(tài)，也就是說N2是關(guān)閉的狀態(tài)。
圖1的記憶體儲存格的操作程序如下該字組線WL于待命狀態(tài)時是在低電位的狀態(tài)，當收到高參考電壓時，將N4及N3打開。強制位元線BL或BLB其中之一為低電位狀態(tài)，同時另一位線仍維持高電位狀態(tài)，以完成寫入動作。舉例來說，要寫入一個邏輯「1」，位元線BLB被強制成低電位的狀態(tài)。該記憶體儲存格設(shè)計成使得N1的汲極與N2的閘極可以帶至臨界電壓(threshold voltage)之下。于是N2關(guān)閉，且N2的汲極電壓因為電流從P2流到N4而上升；N1打開，字組線WL可以回復(fù)到平常的待命低電位，同時記憶體儲存格寫入「1」。
請參閱圖2，其是本發(fā)明的六電晶體SRAM儲存格結(jié)構(gòu)，其中附帶一低參考電壓的致能信號(VSSEN)。當記憶體儲存格沒有偵測到有故障在其中時，VSSEN就保持在高電位，而其所包括的NMOS電晶體處于導(dǎo)通狀態(tài)；并將該儲存格致能，要讀取一個邏輯「1」，位線對BLB、BL在一開始是處于高參考電壓(VCC)下的高電位狀態(tài)。當選定好記憶體儲存格時，電流經(jīng)由N11與N13到低參考電壓(VSS)，且流經(jīng)P12與N14到字元線BL。N11保持開的狀態(tài)。要讀取一個邏輯「0」，當選定好記憶體儲存格時，電流經(jīng)由N12與N14到低參考電壓VSS，且流經(jīng)過P11與N13到字符線BLB。N12保持開的狀態(tài)。當偵測到有故障在記憶體儲存格中時，VSSEN就變成低電位的狀態(tài)，而其NMOS電晶體就變成非導(dǎo)通狀態(tài)，并且將儲存格從記憶體中除能。
在記憶體被制造后，通常會作是否存在任何故障儲存格的測試。先前技術(shù)要求對全部的子陳列(sub array)都去作檢測。假如在測試的時候，一記憶體儲存格或是一區(qū)的儲存格被偵測到有故障，整個子陳列都會被置換。而本發(fā)明則可以將范圍縮小到位元線對之行中，也就是只有一位元線對之行會被刪除。請參閱圖3，其說明如何進行VSSEN的解碼動作。信號EN為控制邏輯10的輸出，而且連接到裝置14的汲極(drain)端點。信號TMEN為解碼器12的輸出，而且連接到裝置18的汲極端點。信號TESTMODE為反相器16的輸出，該反相器16的輸出連接到裝置14及裝置18的閘極(gate)端點。裝置14及裝置18的源極(source)端點連接到信號VSSEN。當偵測到電流超出預(yù)設(shè)的電流規(guī)格時，如果該陳列儲存格在正常儲存格的區(qū)間中，就以備份儲存格取代；而如果該陳列儲存格是在備用儲存格區(qū)間中，就除能該儲存格。在正常儲存格區(qū)間中，信號EN除了在該儲存格被一備用的儲存格取代外，其它時候是在處于高電位的狀態(tài)。在備用的儲存格的區(qū)間中，信號EN除了該儲存格被用來取代一故障儲存格外，其它時候是在處于低電位的狀態(tài)。
請參閱圖4及圖5，此二圖分別表示保險絲如何用來設(shè)定OUTB及OUT的高低電位，從而設(shè)定圖三中信號EN的高低電位。圖4表示假如正常儲存格區(qū)間中的儲存格有故障，就會將保險絲26燒掉，使該儲存格除能，也就是使VSSEN處于低電位。EN(對正常儲存格來說是OUTB)是反相器24的輸出，同時也是裝置22閘極。假如該儲存格是故障儲存格，打斷連接到裝置20及裝置22的源極的保險絲26，使得通過反相器24的INITIALB反相變成EN。圖5表示燒掉保險絲29使該儲存格致能，也就是使VSSEN處于高電位的狀況，即可將備用儲存格取代正常的儲存格。EN(對備用儲存格來說是OUT)是反相器27的輸出。反相器27的輸入是反相器25的輸出，同時也是裝置23的閘極端點，假如該儲存格將被使用，連接到裝置21及裝置23的源極的保險絲29就使INITIALB通過變成EN。依照以上的方式，沒有使用的陳列儲存格會被除能，所以不會對待命電流有任何的影響。先前技術(shù)要求切斷VDD及VSS兩個電源供應(yīng)路徑。但如果應(yīng)用本發(fā)明的方法，只要切斷VSS電源供應(yīng)路徑，就只需要比較少的電晶體，藉此芯片的消耗功率及電路設(shè)計的成本就可以減到最小。
請參閱圖6，該圖顯示假如發(fā)現(xiàn)一故障儲存格，包含該故障儲存格的儲存格行就從陳列中被刪除，然后加入一正常的備用儲存格行。在這個方法中，低參考電壓致能信號(VSSEN)連接到每一記憶體儲存格行，也就是30到n0，使得本發(fā)明比先前技術(shù)更為簡單。
請參照圖7，其為本發(fā)明的操作流程圖。根據(jù)本發(fā)明，該方法包括以下步驟，40提供一個SRAM儲存格陳列的SRAM，并且每一儲存格都連接到一高參考電壓及一低參考電壓；42偵測該SRAM陳列是否有缺陷儲存格；44由正常的備用儲存格取代故障儲存格；46將故障儲存格除能，使低參考電壓路徑切斷。
于是，故障儲存格的漏電流被降低，同時也不影響芯片其它部分的電源結(jié)構(gòu)。
但是以上所述，僅為發(fā)明的一較佳實施例而已，并非用來限定本發(fā)明實施的范圍。即凡本發(fā)明申請專利范圍所作的均等變化與修飾，皆為本發(fā)明專利范圍所含蓋。
圖號說明WL字組線BL、BLB位元線對
N1-N4、P1、P2電晶體N11-N14、P11、P12電晶體10控制邏輯12解碼器14電晶體裝置(CMOS開關(guān))16反相器18電晶體裝置(CMOS開關(guān))20電晶體裝置22電晶體裝置24反相器26保險絲21電晶體裝置23電晶體裝置25反相器27反相器29保險絲30-n0記憶體儲存格行40-46本發(fā)明操作流程圖
權(quán)利要求
1.一種有備份修復(fù)結(jié)構(gòu)的SRAM記憶體儲存格，包括有一連接到一高參考電壓及一低參考電壓的SRAM記憶體儲存格；以及一切斷裝置，可切斷該低參考電壓與該SRAM記憶體儲存格間的連接。
2.如權(quán)利要求1所述的有備份修復(fù)結(jié)構(gòu)的SRAM記憶體儲存格，其特征在于所述的切斷裝置為包括一N型互補金氧半導(dǎo)體(NMOS)電晶體的VSS致能(VSSEN)電路。
3.如權(quán)利要求1所述的有備份修復(fù)結(jié)構(gòu)的SRAM記憶體儲存格，其特征在于所述的切斷裝置可切斷低參考電壓與SRAM記憶體儲存格間的連接，以減少從該儲存格來的漏電流。
4.如權(quán)利要求1所述的有備份修復(fù)結(jié)構(gòu)的SRAM記憶體儲存格，其特征在于所述的切斷裝置可依據(jù)偵測故障儲存格的結(jié)果，選擇致能或除能一陳列儲存格區(qū)。
5.一種有備份修復(fù)結(jié)構(gòu)的SRAM陳列，包括有多個連接到一高參考電壓及一低參考電壓的SRAM記憶體儲存格；以及一切斷裝置，可切斷該低參考電壓與該SRAM記憶體儲存格其中一個或多個間的連接。
6.如權(quán)利要求5所述的有備份修復(fù)結(jié)構(gòu)的SRAM陳列，其特征在于所述的切斷裝置為包括一N型互補金氧半導(dǎo)體(NMOS)電晶體的VSS致能(VSSEN)電路。
7.如權(quán)利要求5所述的有備份修復(fù)結(jié)構(gòu)的SRAM陳列，其特征在于所述的切斷裝置可用來切斷該低參考電壓與一行或多行的該些儲存格間的連接，以減少從該行或多行儲存格而來的漏電流。
8.如權(quán)利要求5所述的有備份修復(fù)結(jié)構(gòu)的SRAM陳列，其特征在于所述的切斷裝置可依據(jù)偵測故障儲存格的結(jié)果，選擇致能或除能一陳列儲存格區(qū)。
9.一種減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，包括以下步驟a將一SRAM陳列中的多個SRAM儲存格連接到一高參考電壓及一低參考電壓；b測試該SRAM陳列是否有故障儲存格；c以正常的備份儲存格取代該故障儲存格；以及d藉由低參考電壓除能該故障儲存格，以降低來自該故障儲存格的漏電流，使芯片整體功率結(jié)構(gòu)不變。
10.如權(quán)利要求9所述的減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，其特征在于所述的一測試模式致能信號TMEN被解碼，并用來致能被測試的儲存格。
11.如權(quán)利要求9所述的減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，其特征在于所述的一測試模式致能信號TMEN來解碼，并被用來量測測試模式中的儲存格電流量。
12.如權(quán)利要求9所述的減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，其特征在于若故障儲存格是在正常區(qū)間，測試模式信號TMEN使故障儲存格被取代。
13.如權(quán)利要求9所述的減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，其特征在于若故障儲存格是在備份區(qū)間，測試模式信號TMEN使故障儲存格除能。
14.如權(quán)利要求9所述的減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，其特征在于若故障儲存格是在正常區(qū)間，VSS致能信號使故障儲存格被除能。
15.如權(quán)利要求9所述的減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，其特征在于若在備份區(qū)間的儲存格用來取代故障儲存格，VSS致能信號就致能備份陳列儲存格。
16.如權(quán)利要求9所述的減低SRAM陳列中故障記憶體陳列儲存格所引起的漏電流的方法，其特征在于所述的一VSS致能信號連接到一行記憶體陳列儲存格。
全文摘要
一種靜態(tài)隨機存取記憶體(SRAM)儲存格功率結(jié)構(gòu)。該結(jié)構(gòu)可以減低由故障記憶體陳列儲存格所引起的功率，進而降低整個芯片的功率。藉由NMOS電晶體控制低參考電壓(VSS)到六電晶體記憶體儲存格的電路。一VSS致能信號(VSSEN)電路解碼檢驗?zāi)囊粎^(qū)有故障。藉此，在正常區(qū)間，VSSEN信號可以藉經(jīng)由關(guān)掉NMOS電晶體來切斷VSS電路，以除能一故障儲存格或一區(qū)儲存格?；蛘咴趥浞輩^(qū)間，VSSEN信號可以藉由打開NMOS電晶體來使VSS路徑通路，以致能一備份儲存格或一區(qū)儲存格。
文檔編號G11C29/00GK1567215SQ0314297
公開日2005年1月19日 申請日期2003年6月13日 優(yōu)先權(quán)日2003年6月13日
發(fā)明者丁達剛, 戎博斗, 劉士暉 申請人:鈺創(chuàng)科技股份有限公司