專利名稱：半導(dǎo)體存儲器的數(shù)據(jù)存取方法以及半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及以下情形中半導(dǎo)體存儲器的數(shù)據(jù)存取方法刷新操作作為一個相對于外部存取操作獨立進行的內(nèi)部存取操作來執(zhí)行行；還涉及半導(dǎo)體存儲器。更特殊地，本發(fā)明涉及能在外部存取操作期間，或連續(xù)的外部存取操作之間有效地執(zhí)行刷新操作的半導(dǎo)體存儲器的數(shù)據(jù)存取方法；還涉及半導(dǎo)體器件。
背景技術(shù)：
在通常被稱為動態(tài)隨機存取存儲器(以下稱作“DRAMs”)的易失性半導(dǎo)體存儲器中，必須定期進行刷新操作以保存存儲在存儲單元中的數(shù)據(jù)。
圖14顯示了現(xiàn)有技術(shù)中關(guān)于所謂的“自刷新操作”的操作波形，即，在備用狀態(tài)下，通用刷新操作中每個預(yù)定時間周期自動進行的刷新操作。圖14的記號(I)示出異步型DRAM情形中所執(zhí)行的控制操作。在該控制操作中，例如，自刷新操作在RAS(以下稱作“CBR”)刷新操作之前CAS之中進行。至于外部控制信號“/RAS”和另一外部控制信號“/CAS”，自刷新操作依照相對于正常存取操作相反的信號轉(zhuǎn)變序列來控制。也就是，外部控制信號“/CAS”在外部控制信號“/RAS”轉(zhuǎn)換成負邏輯電平之前被轉(zhuǎn)換成負邏輯電平。自刷新操作的條件在這樣的條件下保持外部控制信號“/RAS”和“/CAS”都處于負邏輯電平。同樣，圖14的記號(II)示出同步型DRAM(以下稱作“SDRAM”)情形中所執(zhí)行的控制操作。在此SDRAM控制操作中，通過與時鐘信號“CLK”同步輸入一個命令來進行自刷新操作。自刷新操作響應(yīng)于刷新操作的啟動命令“REF”而開始，此后一直保持自刷新條件。自刷新條件響應(yīng)于另一命令“EXIT”而結(jié)束。
在自刷新操作的一個時間周期內(nèi)，外部存取操作(例如，數(shù)據(jù)被讀/寫)不會進行(見圖14中的記號“III”)，而響應(yīng)于內(nèi)部存取操作的刷新操作卻不中止?；谠陬A(yù)定的刷新時間周期內(nèi)輸出的刷新操作啟動信號“REQ(I)”輸出刷新執(zhí)行信號，這樣，刷新操作相對于存儲單元組——它們與具有預(yù)定地址的字線相連——順序輸出。圖14示出定義于地址“#0”直到地址“#N”之間的字線被順序選擇。
在沒有執(zhí)行外部存取操作(例如，數(shù)據(jù)被讀/寫)的自刷新時間周期中，刷新操作在每個預(yù)定時間周期間歇進行。傳統(tǒng)上，在這樣一個情況下，由于延長了刷新操作中的周期時間以提高數(shù)據(jù)還原到一個存儲單元中的水平，于是延長了刷新時間周期，所以就要力圖減少自刷新時間周期內(nèi)所消耗的電流。
例如，在日本公開專利申請?zhí)?-258562中所描述的那種半導(dǎo)體存儲器中，該半導(dǎo)體存儲器擁有能夠自動且在內(nèi)部刷新存儲單元的自刷新功能。設(shè)置超時的半導(dǎo)體存儲器由下面幾部分構(gòu)成超時啟動裝置(RAS)、超時終止裝置(ΦSA)以及根據(jù)表現(xiàn)出自刷新模式的信號(ΦS)來延遲超時終止的裝置。結(jié)果，一旦接收到表現(xiàn)出自刷新模式的信號(ΦS)，則相對于常規(guī)操作來說，當(dāng)前超時的終止可被延遲。
而且，根據(jù)日本公開專利申請?zhí)?001-283586所公開的半導(dǎo)體存儲電路，具有刷新功能用以還原約束在存儲單元中的數(shù)據(jù)的半導(dǎo)體存儲電路通過下面的方式來構(gòu)成使用電路系統(tǒng)來切換信號的延遲總量，切換方式是當(dāng)將CBR刷新時間定義為參考時間時，在自刷新時間期間用以確定字線去激勵的信號被延遲。結(jié)果，當(dāng)半導(dǎo)體存儲電路具有能夠切換在自刷新操作和CBR刷新操作中重置內(nèi)部ROW系統(tǒng)信號的信號路徑的電路系統(tǒng)時，tRAS時間周期被延長并且在自刷新操作期間確保了還原水平。
在這些測定中，如圖15所示，相對于常規(guī)操作和CBR刷新操作來說，為了增大位線對(即，“BL”和“/BL”)的放大水平，自刷新操作期間的周期時間被延長了，從而提高了還原到存儲單元中的水平。
執(zhí)行上述測定以達到降低自刷新時間周期內(nèi)降低電流消耗的目標(biāo)。在這樣一個自刷新時間周期內(nèi)，由于沒有執(zhí)行外部存取操作，至于周期時間和存取時間則不需要高速操作。結(jié)果，上述目標(biāo)可以通過在刷新操作期間相反地延長周期時間來達到。
另一方面，最近，由于手提式儀表的推廣，結(jié)果是對于這些手提式儀表功能的要求增加了，需要具有更大存儲能力的半導(dǎo)體存儲器來代替通常用于這些手提式儀表的靜態(tài)隨機存取存儲器(以下稱作“SRAMs”)。這些具有更大存儲能力的半導(dǎo)體存儲器應(yīng)該同時具有有限的空間和現(xiàn)實的價格，同時具有高集成度和更低的比特單元成本DRAM型存儲單元來代替SRAM型存儲單元，由于這一要求，利用了含有刷新功能的DRAMs。這些DRAMs為所謂的“偽SRAMs”，它們含有涉及對DRAMs的存儲單元而言特殊的刷新操作的控制操作。而且，響應(yīng)于未來高速存儲操作的要求，可能實現(xiàn)所稱的“偽SSRAM”技術(shù)思想，而這種偽SSRAM技術(shù)規(guī)范可適合于同步型SRAM(以下稱作“SSRAM”)的外部技術(shù)規(guī)范。
由于偽SRAM或偽SSRAM在考慮到其電路操作時相對于SRAM或SSRAM可具有兼容性，在偽SRAM或偽SSRAM中，如果需要，刷新操作可在任意時間自動進行。結(jié)果，相應(yīng)于內(nèi)部存取操作的刷新操作和相應(yīng)于外部存取操作的常規(guī)讀/寫操作都能在任意時間獨立進行。
圖16示出傳統(tǒng)技術(shù)中關(guān)于偽SRAM的外部存取操作和刷新操作的條件。應(yīng)當(dāng)理解，相應(yīng)于內(nèi)部存取操作的刷新操作獨立于相應(yīng)于外部存取操作的讀/寫操作而進行。圖16的記號(I)示出一個刷新周期。相對于刷新操作啟動請求信號REQ(I)，輸出刷新執(zhí)行信號，以使刷新操作相對于地址#0而執(zhí)行。圖16的記號(II)表示一個外部存取周期。響應(yīng)于外部操作啟動請求信號REQ(O)，進行外部存取操作。
圖16的記號(III)代表這樣一種情況外部存取操作啟動請求信號REQ(O)與刷新操作啟動請求信號REQ(I)競爭。在此情形中，需要一個外部存取操作和刷新操作之間的調(diào)節(jié)。存取競爭(1)相當(dāng)于這種情況刷新操作啟動請求信號REQ(I)在外部操作啟動請求信號REQ(O)之前被檢測到。對于此情形中的操作順序，對地址#1的刷新操作以最高優(yōu)先執(zhí)行，接著，執(zhí)行外部存取操作。由刷新操作和外部存取操作共同定義周期時間“tCE”。存取競爭(2)相當(dāng)于這種情況外部操作啟動請求信號REQ(O)在刷新操作啟動請求信號REQ(I)之前被檢測到。對于此情形中的操作順序，外部存取操作以最高優(yōu)先執(zhí)行，接著，執(zhí)行對地址#2的刷新操作。由刷新操作和內(nèi)部存取操作共同定義周期時間tCE。存取競爭(3)相當(dāng)于這種情況刷新操作啟動請求信號REQ(I)和外部操作啟動請求信號REQ(O)同時被檢測到。此中情形中的操作順序取決于半導(dǎo)體存儲器的控制操作。然而，一般說來，進行這樣的控制操作。也就是，它是最高優(yōu)先以避免因在外部存取操作之前執(zhí)行刷新操作而導(dǎo)致的數(shù)據(jù)丟失。這樣，對地址#3的刷新操作以最高優(yōu)先執(zhí)行，接著，執(zhí)行外部存取操作。由刷新操作和外部存取操作共同定義周期時間“tCE”。
圖17示出外部存取操作中數(shù)據(jù)的輸入/輸出操作，以及刷新操作中的數(shù)據(jù)還原操作中位線對(“BL”和“/BL”)的不同放大操作。對于當(dāng)刷新操作執(zhí)行時的每個操作，(圖17中的記號(A))，當(dāng)執(zhí)行讀操作(圖17中的記號(B))時，以及當(dāng)執(zhí)行寫操作(圖17中的記號(C))時，圖17顯示執(zhí)行時間比較，直到已被讀、或?qū)懭胛痪€對(“BL”和“/BL”)的存儲單元數(shù)據(jù)連同字線“WL”的激勵被放大到大于或等于指定電壓電平VH(MIN)的電壓電平。應(yīng)當(dāng)注意對于互補位線“/BL”，這個電平低于或等于VL(MIN)。圖17示出了從讀出的激勵放大激勵信號“ΦSA”直到位線對(“BL”和“/BL”)達到指定電壓。
在解釋圖17之前，將參考圖18詳細描述數(shù)據(jù)從存儲單元的輸入/輸出路徑。存儲單元“Ta”至“Td”分別與位線“/BL0”、“/BL1”、“BL0”和“BL1”相連。由于不管字線“WL0”或“WL1”被激勵，被存儲在這些存儲器Ta至Td的存儲電荷重新分布到位線BL0和BL1或位線/BL0和/BL1中。之后，這些分布存儲電荷在位線對(BL0和/BL0)以及位線對(BL1和/BL1)中被讀出放大器“SA0”和“SA1”微分放大。微分放大的數(shù)據(jù)通過列開關(guān)T01和T02或列開關(guān)T11和T12輸出到數(shù)據(jù)線DB和/DB，然后被讀出放大器“RA”放大，之后，由該讀出放大器放大的數(shù)據(jù)從輸入/輸出緩沖器“Buf”中輸出(Dout)。反過來，輸入數(shù)據(jù)“Din”通過輸入/輸出緩沖器Buf被寫入放大器“WA”放大，然后，這些放大了的輸入數(shù)據(jù)以電荷形式通過列開關(guān)T01和T02或列開關(guān)T11和T12，并通過位線BL0和/BL0或位線BL1和/BL1從數(shù)據(jù)線DB和/DB上存儲到存儲單元Ta至Td中。同樣，在刷新操作中，通過激勵字線WL0或字線WL1而從存儲單元Ta至Td重新分布到位線BL0和BL1或位線/BL0和/BL1中的電荷被讀出放大器SA0和SA1微分放大，之后，由于字線WL0或字線WL1被去激勵，數(shù)據(jù)被重新存儲。在此情形中，由于沒有數(shù)據(jù)輸入外部電路和/或從外部電路輸出，列開關(guān)T01和T02或列開關(guān)T11和T12都沒有進入導(dǎo)電狀態(tài)。
字線WL0或另一字線WL1的激勵如下進行來自接收外部存取操作/刷新操作啟動請求信號REQ(O)/(I)的行系統(tǒng)激勵控制電路“RCA”的激勵信號“SET”被送入字譯碼器“WD”。同樣，激勵信號SET也被送入輸出讀出放大器激勵信號ΦSA的讀出放大器信號電路SC。同樣，去激勵字線WL0和WL1的去激勵信號“RST”以及讀出放大器激勵信號ΦSA被去激勵定時電路100在由激勵信號SET預(yù)定的時間延遲之后輸出。
同樣，互補的控制信號“ACL”和“/ACL”從列系統(tǒng)控制電路CC中輸出?？刂菩盘朅CL被列開關(guān)信號電路CS譯碼，然后，列開關(guān)信號電路CS輸出列開關(guān)T01和T02或列開關(guān)T11和T12的列開關(guān)信號“CL0”或另一列開關(guān)信號“CL1”。另一方面，當(dāng)互補控制信號“/ACL”控制著將數(shù)據(jù)線DB和/DB與(1/2)VCC電源電壓線相連的PMOS晶體管TP1和TP2時，數(shù)據(jù)線DB和/DB在數(shù)據(jù)沒有輸出和輸入的時間周期內(nèi)被預(yù)充電至(1/2)VCC電壓。
還應(yīng)注意，在圖18中，相應(yīng)于數(shù)據(jù)線DB和/DB的預(yù)充電元件的PMOS晶體管TP1和TP2可以另一種方式工作。也就是說，PMOS晶體管TP1和TP2的控制信號/ACL在刷新操作期間或讀操作期間被連續(xù)激勵，以使數(shù)據(jù)線對(DB和/DB)可等于任意電位，或限制了電壓幅度。在寫操作期間，此控制信號/ACL被去激勵，所以數(shù)據(jù)線對(DB和/DB)可設(shè)置到寫入放大器WA的工作電壓上。此外，可用任意電壓代替(1/2)VCC電壓。
回頭來看圖17，對不同持續(xù)時間做了比較，這些持續(xù)時間定義為從讀出放大器激勵信號ΦSA直到位線對(BL和/BL)變成不同操作模式(圖17中所示的記號(A)至(C))中的指定電壓電平VH(MIN)和VL(MIN)。由于刷新操作(圖17中的記號(A))相對于存儲單元指向還原操作，在讀出放大器SA0和SA1的放大操作進行時，列開關(guān)T01和T02或列開關(guān)T11和T12都沒有進入導(dǎo)電狀態(tài)。因而，在讀出放大器SA0和SA1的放大操作進行時，數(shù)據(jù)線DB和/DB沒有作為負載而連上，而位線對(BL和/BL)在“刷新操作tRef的”放大時間期間內(nèi)被放大到指定電壓。
在讀操作(圖17中所示的記號(B))中，當(dāng)讀出放大器SA0和SA1的放大操作執(zhí)行時，列開關(guān)信號CL使列開關(guān)T01和T02或列開關(guān)T11和T12進入導(dǎo)電狀態(tài)，從而，讀出數(shù)據(jù)被輸入到數(shù)據(jù)線DB和/DB。在連接時間瞬間，由于數(shù)據(jù)線DB和/DB被預(yù)先充電至(1/2)VCC電壓，列開關(guān)T01和T02或列開關(guān)T11和T12進入導(dǎo)電狀態(tài)，從而位線對(BL和/BL)被打亂，這樣，微分放大水平被再處理。應(yīng)當(dāng)理解，即使在列開關(guān)T01和T02或列開關(guān)T11和T12進入非導(dǎo)電狀態(tài)之后，由于讀出放大器SA0和SA1的微分放大仍在繼續(xù)，位線對(BL和/BL)最后還會達到指定電壓。還應(yīng)注意，在列開關(guān)T01和T02或列開關(guān)T11和T12進入導(dǎo)電狀態(tài)時，由于位線對被打亂，相對于上述刷新操作放大時間“tRef”，讀操作的放大時間“tRD”被延長了。
在寫操作(圖17中所示的記號(C))中，當(dāng)讀出放大器SA0和SA1的放大操作進行時，列開關(guān)信號CL使列開關(guān)T01和T02或列開關(guān)T11和T12進入導(dǎo)電狀態(tài)，從而，數(shù)據(jù)被從數(shù)據(jù)線DB和/DB上寫入位線BL和/BL。在圖17的記號(C)中，示出了反轉(zhuǎn)數(shù)據(jù)被寫這樣一種情況。在此情形中，被微分放大至電壓電平的一半的位線對(BL和/BL)電壓電平必須反轉(zhuǎn)。由寫入放大器“WA”并通過使列開關(guān)T01和T02或列開關(guān)T11和T12進入導(dǎo)電狀態(tài)而反轉(zhuǎn)的位線對(BL和/BL)電壓電平被讀出放大器SA0和SA1微分放大，即使在列開關(guān)T01和T02或列開關(guān)T11和T12進入非導(dǎo)電狀態(tài)之后，然后，微分放大的電平達到指定電壓。由于放大的數(shù)據(jù)必須被反轉(zhuǎn)，相對于上述讀操作放大時間“tRD”，寫操作的放大時間“tWT”被延長了。
換句話說，外部存取操作比刷新操作需要更長的放大時間。也就是，在刷新操作中，只進行行系統(tǒng)操作而沒有數(shù)據(jù)的輸入/輸出操作，并且在位線BL和/BL用作主要負載時完成放大操作。在外部存取操作中，不僅進行行系統(tǒng)操作，還進行列系統(tǒng)操作，同時伴有數(shù)據(jù)的輸入/輸出操作，當(dāng)數(shù)據(jù)干擾或數(shù)據(jù)反轉(zhuǎn)被接受時，通過將位線BL和/BL以及數(shù)據(jù)線DB和/DB作為主要負載進行了放大操作。在不同操作模式的放大時間之間的比較如下tRef＜tRD＜tWT。由于出現(xiàn)在操作上的周期時間以這種方式設(shè)置使放大時間“tRef”、“tRD”和“tWT”適合周期時間，所以在去激勵定時電路100中插入包含寫操作tWT的放大時間的定時，這樣，可以確定出現(xiàn)在操作上的周期時間tCE。
然而，在現(xiàn)有技術(shù)中，當(dāng)寫入轉(zhuǎn)換數(shù)據(jù)時所需的最長放大時間“tWT”被用作參考時間時，去激勵信號RST由去激勵定時電路100產(chǎn)生。結(jié)果，在讀操作和刷新操作中——期間位線對(BL和/BL)的電壓電平可在比上面已解釋的寫操作所需的更短放大時間內(nèi)被放大——這種超過所需放大時間的放大時間是有保障的。換句話說，在讀操作中，由(tWT-tRD)所定義的時間被連續(xù)加總，即使在微分放大操作完成之后。而且，在刷新操作中，由(tWT-tRef)所定義的時間也總是被加總，即使在微分放大操作完成之后。
因而，對于外部存取操作啟動信號REQ(O)和刷新操作啟動請求信號REQ(I)相競爭的情況(見圖16的記號(III))，正如存取競爭(1)和(3)所顯示的，當(dāng)刷新操作在外部存取操作之前執(zhí)行時，長于或等于一個性能值(ability value)的多余時間被加到刷新操作所需的刷新操作放大時間“tRef”上。結(jié)果，相應(yīng)于在刷新操作之后執(zhí)行的外部存取操作(例如，讀操作和寫操作)的存取時間“tCE”將長于或等于該性能值。因此，就存在一個問題無法高速地獲得存取時間“tCE”。
而且，由于類似的原因，周期時間“tCE”無法縮短。也就是說，在由控制半導(dǎo)體存儲器的系統(tǒng)控制刷新操作的情形中，系統(tǒng)無法縮短從半導(dǎo)體存儲器刷新操作開始到該刷新操作終止的持續(xù)時間，該刷新操作由一個產(chǎn)生的刷新信號或一個產(chǎn)生的刷新命令來執(zhí)行，故而該系統(tǒng)中的半導(dǎo)體存儲器的占線率無法降低。
因為這些困難，當(dāng)構(gòu)建一個系統(tǒng)時，會有這樣的問題數(shù)據(jù)總線中的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率無法提高。
而且，對于存儲之間互相競爭的情況(見圖16中記號(III))——以存取競爭(2)示出——當(dāng)外部存取操作在刷新操作之前進行時，對于在該外部存取操作之后執(zhí)行的刷新操作所需的放大時間“tRef”來說需要長于或等于性能值的時間。在構(gòu)建系統(tǒng)的情形中，存在另一個問題數(shù)據(jù)總線中的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率都無法提高。
而且，對于外部存取操作之間的讀操作，由于對于放大時間“tRD”來說需要長于或等于性能值的時間(即，tWT-tRD)，這一事實以類似的方式阻止了存取時間和周期時間的縮短。
而且，在沒有存取競爭出現(xiàn)的情形中，刷新操作或外部存取操作單獨進行(見圖16的記號(I)和(II))，在刷新操作或讀操作中都必需長于或等于性能值的時間，無法縮短周期時間“tCE”。當(dāng)構(gòu)建系統(tǒng)時，數(shù)據(jù)總線中的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率無法提高，導(dǎo)致了另一個問題。
現(xiàn)在考慮這樣的情形在不久的將來實現(xiàn)了所謂的“偽SRAM”和“偽SSRAM”，或者實現(xiàn)了需要新的高速存取操作規(guī)范的半導(dǎo)體存儲器，或換句話說，另一種在構(gòu)建了系統(tǒng)時在數(shù)據(jù)總線中需要高數(shù)據(jù)占用率規(guī)范的半導(dǎo)體存儲器，下面的問題將出現(xiàn)在現(xiàn)有技術(shù)中。也就是，當(dāng)在外部存取操作中或相繼的外部存取操作之間嵌入刷新操作時，或當(dāng)在相繼的外部存取操作之間置入刷新操作時，傳統(tǒng)的數(shù)據(jù)存取方法就無法正確地應(yīng)用到其中去。

發(fā)明內(nèi)容
本發(fā)明被用來解決上述現(xiàn)有技術(shù)的這些問題，因此，一個目標(biāo)是給出一種半導(dǎo)體存儲器的數(shù)據(jù)存取方法，在特別的情形中，刷新操作作為相對于外部存取操作獨立進行的內(nèi)部存取操作來執(zhí)行，使在外部存取操作中或在相繼的外部存取操作之間有效地安排刷新操作成為可能，并且還要給出一種半導(dǎo)體器件。
為了達到上面所述的目標(biāo)，根據(jù)本發(fā)明的一個方面，給出了半導(dǎo)體存儲器的數(shù)據(jù)存取方法，進行一個關(guān)于外部器件的外部存取操作來輸入/輸出數(shù)據(jù)，以及一個相當(dāng)于不關(guān)于外部器件進行數(shù)據(jù)輸入/輸出操作的內(nèi)部存取操作的刷新操作，其中，與外部存器操作期間位線對的微分放大時間相比，刷新操作期間位線對的微分放大時間得到縮短。
在該半導(dǎo)體器件數(shù)據(jù)存取方法中，根據(jù)本發(fā)明的一個方面，進行刷新操作時位線對的微分放大時間短于進行外部存取操作時位線對的微分放大時間。
而且，根據(jù)本發(fā)明的一個方面，給出一種半導(dǎo)體存儲器，它具有關(guān)于外部器件輸入/輸出數(shù)據(jù)的外部存取操作，以及不關(guān)于外部器件輸入/輸出數(shù)據(jù)的刷新操作，它包括第一定時部分，用來根據(jù)外部存取操作啟動信號測定第一時間用作位線對的微分放大時間；和第二定時部分，用來根據(jù)刷新操作啟動請求信號測定第二時間用作位線對的微分放大時間，第二時間比第一時間短。
在根據(jù)本發(fā)明一個方面的半導(dǎo)體存儲器中，第一定時部分根據(jù)外部存取操作啟動請求信號測定第一時間用作位線對的微分放大時間，而第二定時部分根據(jù)刷新操作啟動請求信號測定第二時間用作位線對的微分放大時間。另外，該第二時間比第一時間短。
因而，通過使微分放大時間適合于下面提到的關(guān)于電路布置的特性，可以設(shè)置每個操作模式的微分放大時間。也就是，在此電路布置特性中，當(dāng)執(zhí)行刷新操作時——在此期間由于數(shù)據(jù)沒有輸入/輸出外部器件，數(shù)據(jù)的輸入/輸出路徑被切斷——加到位線對上的負載變小，而當(dāng)進行外部存取操作時——在此期間數(shù)據(jù)線連到位線對上，數(shù)據(jù)由此輸入/輸出外部器件——加到位線對上的負載變大。因而，不會發(fā)生這樣的情況不考慮操作模式而固定微分放大時間，從而導(dǎo)致不需要的微分放大時間被設(shè)置。反過來，每個操作模式都可以合適地設(shè)置微分放大時間，從而，可以消除每個操作模式中所不必要的時間。
而且，與外部存取操作期間的微分放大時間相比，刷新操作期間的微分放大時間可被縮短。結(jié)果，在刷新操作期間，可通過消除不必要的時間來縮短刷新操作時間，從而可獲得高速的操作。此外，可分配給外部存取操作的持續(xù)時間增加了，所以在構(gòu)建了系統(tǒng)的情形中數(shù)據(jù)占用率和數(shù)據(jù)傳輸率可以得到提高。
而且，當(dāng)微分放大時間由下面的條件——字線的激勵信號、讀出放大器的激勵信號或與這些信號同步的信號被用作起始點——測定時，現(xiàn)在假設(shè)字線根據(jù)第一定時部分的輸出信號或第二定時部分的輸出信號而被去激勵，定義為從讀出放大器的激勵至字線的去激勵的持續(xù)時間可由第一定時部分或第二定時部分通過將讀出放大器的激勵信號或與這些激勵信號同步的信號作為參考而測定。這樣，每個操作模式都可以適當(dāng)?shù)販y定微分放大時間。
如果使用了具有縮短的微分放大時間的刷新操作，則該刷新操作就可以嵌入外部存取操作中或相繼的外部存取操作之間，或者該刷新操作可以設(shè)置在相繼的外部存取操作之間。因而，本發(fā)明的數(shù)據(jù)存取方法可有效地應(yīng)用于在不遠的將來即可實現(xiàn)的所謂的“偽SRAM”和“偽SSRAM”中，或應(yīng)用到需要新的高速存取操作規(guī)范的半導(dǎo)體存儲器，或換句話說，在構(gòu)建系統(tǒng)時數(shù)據(jù)總線中需要高數(shù)據(jù)占用率規(guī)范的半導(dǎo)體存儲器中。
根據(jù)本發(fā)明的第二個方面，給出了半導(dǎo)體存儲器的數(shù)據(jù)存取方法，該半導(dǎo)體存儲器執(zhí)行外部存取操作以關(guān)于外部器件輸入/輸出數(shù)據(jù)，并執(zhí)行相當(dāng)于在外部存取操作時間周期內(nèi)自動啟動的內(nèi)部存取操作的刷新操作。其中，與外部存取操作期間位線對的微分放大時間相比，刷新操作期間位線對的微分放大時間更短。
在根據(jù)本發(fā)明的第二個方面的半導(dǎo)體存儲器數(shù)據(jù)存取方法中，在外部存取操作時間周期內(nèi)自動啟動刷新操作的情形中，與外部存取操作期間位線對的微分放大時間相比，刷新操作期間位線對的微分放大時間被縮短。
因而，由于刷新操作中的放大時間被縮短了，刷新操作可以更高的效率嵌入外部存取操作的時間周期內(nèi)。外部存取操作的數(shù)據(jù)占用率可以得到提高，而且，可以提高總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率。
當(dāng)使用了具有縮短放大時間的刷新操作時，刷新操作可以有效地嵌入外部存取操作時間周期內(nèi)。因而，本發(fā)明的數(shù)據(jù)存取方法可以有效地應(yīng)用于在不遠的將來即可實現(xiàn)的所謂的“偽SRAM”和“偽SSRAM”中，或應(yīng)用到需要新的高速存取操作規(guī)范的半導(dǎo)體存儲器，或換句話說，在構(gòu)建系統(tǒng)時數(shù)據(jù)總線中需要高數(shù)據(jù)占用率規(guī)范的半導(dǎo)體存儲器中。
當(dāng)結(jié)合附圖詳細描述時，可以更清楚地看出本發(fā)明的上述目標(biāo)和其它目標(biāo)以及其新的特點。然而，需要特別理解的是，附圖只是作說明之用，而并不意味著是對本發(fā)明的限制。


圖1為解釋本發(fā)明第一原理的說明圖；圖2為解釋本發(fā)明第二原理的說明圖；圖3為顯示應(yīng)用了本發(fā)明的數(shù)據(jù)輸入/輸出路徑的電路框圖；圖4為說明根據(jù)本發(fā)明第一實施方案的去激勵定時可變電路的電路布置圖；
圖5為顯示第一實施方案某個特定實施例的電路圖；圖6為說明根據(jù)本發(fā)明第二實施方案的去激勵定時可變電路的電路布置圖；圖7為顯示第二實施方案某個特定實施例的電路圖；圖8為說明根據(jù)本發(fā)明第三實施方案的去激勵定時可變電路的電路布置圖；圖9為顯示第三實施方案某個特定實施例的電路圖；圖10為顯示同步型半導(dǎo)體存儲器中脈沖長度(1)的操作的時間圖；圖11為示出這樣一種情況的時間圖刷新操作被嵌入脈沖長度(1)的操作中(第四實施方案)；圖12為顯示同步型半導(dǎo)體存儲器中多重脈沖長度(8)的操作的時間圖；圖13為示出這樣一種情況的時間圖刷新操作被嵌入多重脈沖長度(8)的操作中(第五實施方案)；圖14為顯示現(xiàn)有技術(shù)的外部控制刷新操作的時間圖；圖15為說明現(xiàn)有技術(shù)的刷新操作中周期時間的延長的波形圖；圖16為示出現(xiàn)有技術(shù)的偽SRAM中執(zhí)行的刷新操作的時間圖；圖17為顯示不同操作模式中位線對放大操作之間的比較的波形圖；圖18為顯示現(xiàn)有技術(shù)的數(shù)據(jù)輸入/輸出路徑的電路框圖。
具體實施例方式
根據(jù)本發(fā)明的第一原理說明圖1A和第二原理說明圖1B顯示在圖1和圖2中。從外部存取操作開始或刷新操作開始經(jīng)過一個預(yù)定時間之后，或更直接地說，從位線對的微分放大操作開始經(jīng)過一個選定時間之后，使位線對的微分放大操作終止的信號關(guān)于每個操作模式由不同的時間測定部分進行時間測定，此后，測定了時間的信號被輸出。在第一和第二原理說明圖1A和1B中，一個啟動信號或一個與該啟動信號同步的信號被作為時間測定啟動信號“SIN”輸入，而一個指示微分放大操作停止的停止信號或與該停止信號同步的信號被作為時間測定停止信號“SOUT”輸出。上面所解釋的啟動信號指示了外部存取操作的啟動、刷新操作的啟動或位線對微分放大操作的啟動。根據(jù)時間測定停止信號“SOUT”，執(zhí)行位線和存儲單元之間的分隔操作，且/或位線對微分放大操作停止。
在第一原理說明圖1A中，時間測定啟動信號SIN進入路徑開關(guān)裝置2。路徑開關(guān)裝置2由外部存取操作啟動請求自你好REQ(O)和刷新操作啟動請求信號REQ(I)共同控制，并響應(yīng)于這些請求信號REQ(O)和REQ(I)將輸出與第一定時部分4或第二定時部分3相連。第一定時部分4和第二定時部分3分別測定時間“τO”和時間“τI”，此后，輸出時間測定停止信號“SOUT”。在此情形中，應(yīng)當(dāng)注意第一定時部分4中測定的測量時間“τO”相應(yīng)于進行外部存取操作時位線對的微分放大時間，而第二定時部分3中測定的測量時間“τI”相應(yīng)于進行刷新操作時位線對的微分放大時間，并且，它們之間有這樣的關(guān)系“τO＜τI”。
同樣，測量時間“τO”可以這樣的方式設(shè)置外部存取操作的每個操作模式該測量時間改變。例如，具有與讀操作期間測量時間“τO(RD)”不同時間的寫操作期間測量時間“τO(WT)”可對每個操作模式作調(diào)節(jié)。一般說來，當(dāng)考慮數(shù)據(jù)寫操作期間反轉(zhuǎn)數(shù)據(jù)的寫入時，有這樣的關(guān)系τI＜τO(RD)＜τO(WT)。
在圖2第二原理說明圖1B中，時間測定啟動信號“SIN”通過創(chuàng)建基本測量時間到路徑開關(guān)裝置2中去的基本定時部分5輸入。路徑開關(guān)裝置2由外部存取操作啟動信號REQ(O)和刷新操作啟動請求信號REQ(I)控制。響應(yīng)于不同的請求信號，路徑開關(guān)裝置2直接輸出時間測定體制信號SOUT，或?qū)r間測定停止信號與輔助附加測量時間的輔助定時部分6相連。在此情形中，基本定時部分5測定測量時間“τ0”，而輔助定時部分6測定輔助測量時間“τ”。在刷新操作啟動請求信號REQ(I)被激勵的情形中，由于時間測定請求信號SIN由基本定時部分5處理以輸出時間測定停止信號SOUT，刷新操作期間的微分放大時間變得等于基本定時部分5的測量時間“τ0”。在外部存取操作啟動請求信號REQ(O)被激勵的情形中，由于時間測定啟動信號SIN通過基本定時部分5和輔助定時部分6處理以輸出時間測定停止信號SOUT，外部存取操作期間的微分放大時間變得等于將基本定時部分5的測量時間 “τ0”與輔助定時部分6的輔助測量時間“τ”相加而得到的時間 “τ0+τ”。
并且，類似于上面描述的第一原理思想說明圖1A的情形，輔助測量時間“τ”可以這樣的方式設(shè)置外部存取操作的每個操作模式這個輔助測量時間“τ”改變。相對于等于刷新操作期間微分放大時間的基本定時部分5的測量時間“τ0”，外部存取操作的每個操作模式要附加的輔助測量時間“τ”可調(diào)節(jié)。
還應(yīng)注意，關(guān)于時間測定啟動信號SIN，這個啟動信號被解釋為指示外部存取操作開始和刷新操作開始的啟動信號，或與該啟動信號同步的信號。然而，還存在這樣的特殊情況外部存取操作不同于從存取操作開始到位線對微分放大操作開始的刷新操作。一般說來，在外部存取操作情形中，作為相對于外部信號的分界，這樣的處理操作在輸入緩沖器電路中是需要的。也就是，外部信號被探測，且外部信號的信號電平被反轉(zhuǎn)。結(jié)果，會有一些可能，定義為從外部存取操作開始至位線對微分放大操作開始的持續(xù)時間會變得長于執(zhí)行刷新操作情形中的持續(xù)時間。結(jié)果，作為時間測定啟動信號SIN，這樣一個被關(guān)于外部信號進行了分界處理的內(nèi)部信號可以更好地使用。作為該內(nèi)部信號的例子，可以設(shè)想下面的信號，即，外部存取操作啟動請求信號REQ(O)、刷新操作啟動請求信號REQ(I)或像讀出放大器激勵信號這樣的啟動位線對微分放大操作的信號，或者與這些信號同步的信號，可被設(shè)想為是內(nèi)部信號。
現(xiàn)在參看圖3至圖13，舉例說明了根據(jù)本發(fā)明的半導(dǎo)體存儲器數(shù)據(jù)存取方法和半導(dǎo)體存儲器的第一實施方案至第五實施方案將被詳細描述。
圖3中所示的應(yīng)用了本發(fā)明的半導(dǎo)體存儲器中從存儲單元到數(shù)據(jù)輸入/輸出路徑所定義的電路框圖10與去激勵定時可變電路(即，第一原理思想說明圖1A或第二原理思想說明圖1B)——而不是傳統(tǒng)數(shù)據(jù)輸入/輸出路徑的電路框圖1000中所用的去激勵定時電路——一起給出。
在現(xiàn)有技術(shù)的去激勵定時電路100中，在從激勵信號SET開始的預(yù)定延遲時間之后，輸出去激勵信號RST，它可使字線WL0和WL1以及讀出放大器激勵信號ΦSA去激勵。與其相對，在上面所解釋的去激勵定時可變電路(1A或1B)中，由于讀出放大器激勵信號ΦSA的激勵定時被用作起始點，去激勵信號RST以響應(yīng)于外部存取操作/刷新操作啟動請求信號REQ(O)/REQ(I)改變的定時而輸出。
應(yīng)當(dāng)注意在圖3中，相當(dāng)于數(shù)據(jù)線DB和/DB的預(yù)充電元件的PMOS晶體管TP1和TP2可如下構(gòu)建也就是說，PMOS晶體管TP1和TP2的控制信號/ACL在刷新操作或讀操作期間被連續(xù)激勵，從而數(shù)據(jù)線對(DB和/DB)等于任意電位，或電壓幅度受到限制。而且，控制信號/ACL在寫操作期間去激勵，從而數(shù)據(jù)線對(DB和/DB)被設(shè)置為寫放大器的操作電壓WA。進一步，(1/2)VCC電壓可用任意電壓代替。同樣，數(shù)據(jù)輸入/輸出路徑電路可這么安排來自字譯碼器WD的信號，而不是相當(dāng)于讀出放大器信號電路SC的激勵信號的激勵信號SET被輸入，從而讀出放大器信號電路SC可在字線WL0和WL1的激勵信號后的一個預(yù)定時間之后被激勵。
此外，輸入去激勵定時可變電路1A或1B的信號可變?yōu)橹甘咀肿g碼器WD的激勵的信號。換句話說，可以輸入來自字譯碼器的信號，而不是讀出放大器信號電路SC的輸出信號ΦSA。
關(guān)于在第一和第二原理思想解釋圖中示出的去激勵定時可變電路1A和1B，現(xiàn)在將根據(jù)第一至第三實施方案解釋更具體的結(jié)構(gòu)。
示于圖4中的第一實施方案的去激勵定時可變電路11相應(yīng)于第二原理說明圖1B的一個實施方案。作為時間測定啟動信號SIN而輸入的讀出放大器激勵信號ΦSA被輸入用作基本定時部分5的基本延遲部分12，該基本延遲部分12的輸出被練到開關(guān)部分13和14上，它們相當(dāng)于路徑開關(guān)裝置2。開關(guān)部分13的輸出信號作為去激勵信號RST直接輸出，而開關(guān)部分14的輸出信號作為去激勵信號RST通過用作輔助定時部分6的輔助延遲部分15輸出。刷新操作啟動請求信號REQ(I)和外部存取操作啟動請求信號REQ(O)作為控制信號分別輸入開關(guān)部分13和14。
當(dāng)操作模式是刷新操作時，刷新操作啟動請求信號REQ(I)被激勵，從而開關(guān)部分13進入導(dǎo)電狀態(tài)。此時，由于外部存取操作啟動請求信號REQ(O)設(shè)置在去激勵下，開關(guān)部分14的非導(dǎo)電階段依然維持著。當(dāng)刷新操作執(zhí)行然后讀出放大器激勵信號ΦSA被激勵時，去激勵信號RST從基本延遲部分12通過開關(guān)部分13輸出。在位線對(BL0、BL1和/BL0、/BL1)的放大操作被讀出放大器激勵信號ΦSA啟動后的測量時間“τ0”時，相當(dāng)于可去激勵字線WL0和WL1以及讀出放大器激勵信號ΦSA的參考信號的去激勵信號RST被輸出。由于施加給位線對的負載在刷新操作期間被抑制在一個低的負載值，位線對BL0、BL1和/BL0、/BL1的在測量時間τ0被微分放大的電壓可達到還原電平，從而微分放大操作可在適于刷新操作的縮短微分放大時間內(nèi)完成。
當(dāng)操作模式是外部存取操作時，外部存取操作啟動請求信號REQ(O)被激勵，從而開關(guān)部分14進入導(dǎo)電狀態(tài)。此時，由于刷新操作啟動請求信號REQ(I)設(shè)置在去激勵下，開關(guān)部分13的非導(dǎo)電階段依然維持著。當(dāng)外部存取操作執(zhí)行然后讀出放大器激勵信號ΦSA被激勵時，去激勵信號RST從基本延遲部分12通過開關(guān)部分14并進一步通過輔助延遲部分15輸出。在位線對(BL0、BL1和/BL0、/BL1)的放大操作被讀出放大器激勵信號ΦSA啟動后的測量時間“τ0+τ”時，可去激勵字線WL0和WL1以及讀出放大器激勵信號ΦSA的去激勵信號RST被輸出。由于在外部存取操作期間，數(shù)據(jù)總線與位線相連，加到位線對上的負載相對于刷新操作期間而言變得很大。另外，由于電子電荷關(guān)于已被預(yù)充電至(1/2)VCC電壓的數(shù)據(jù)線DB和/DB的重新分布，將出現(xiàn)位線對(BL0、BL1和/BL0、/BL1)的擾亂現(xiàn)象。結(jié)果，相對于刷新操作期間的測量時間“τ0”來說，位線電壓達到預(yù)定電壓電平的持續(xù)時間延長了。由于通過將輔助延遲延遲部分15得出的輔助測量時間“τ”加到其上而得到的測量時間“τ0+τ”被測定，微分放大操作可在適于外部存取操作的微分放大時間內(nèi)完成。
在外部存取操作和刷新操作競爭的情形中，正如圖16的存取競爭(1)至(3)所顯示的，這些操作由一個仲裁器以連續(xù)的方式順序進行。還是在此情形中，適合于操作模式的測量時間“τ0”或“τ0+τ”可由開關(guān)部分13或14設(shè)置，對它們的選擇響應(yīng)于每個操作模式都輸出的操作啟動請求信號REQ(I)或REQ(O)，由此可適當(dāng)?shù)卦O(shè)置微分放大時間。
應(yīng)當(dāng)注意，當(dāng)基本延遲部分12插入開關(guān)部分13之后的階段，并且讀出放大器激勵信號ΦSA直接與開關(guān)部分13和開關(guān)部分14耦合這樣的結(jié)構(gòu)獲得時，可實現(xiàn)第一原理說明圖1A中的結(jié)構(gòu)。在此情形中，輔助延遲部分15設(shè)置為測定外部存取操作中所需的測量時間“τ0+τ”，而不是測量時間“τ”。
圖5顯示了根據(jù)第一實施方案的去激勵定時可變電路11的一個特定實施例11A。這個特定實施例11A如下布置當(dāng)偶數(shù)級(圖5中舉出六個作為例子)非邏輯門互相串連組成的基本延遲電路12A用作基本延遲部分12時，偶數(shù)級(圖5中舉出4個作為例子)互相串連組成的輔助延遲電路15A用作輔助延遲部分15。同樣，NAND邏輯門13A和另一NAND邏輯門14A用作開關(guān)部分13和14。
刷新操作啟動請求信號REQ(I)和外部存取操作啟動請求信號REQ(O)——它們中的高邏輯電平被設(shè)置為激勵電平——被輸入NAND邏輯門13A和14A中每—個的輸入端。由于操作請求啟動請求信號REQ(I)和REQ(O)中被激勵的請求信號所進入的NAND邏輯門13A和14A可起邏輯反轉(zhuǎn)門的作用，所以形成了信號傳播路徑并且進行了時間測定操作。至于去激勵操作啟動請求信號REQ(O)和REQ(I)所輸入的NAND邏輯門14A和13A，輸出信號被固定在高邏輯電平上，從而不形成信號傳播路徑。
在刷新操作啟動請求信號REQ(I)被激勵的情形中，通過將測量時間“τ0”用于其上，讀出放大器激勵信號ΦSA作為去激勵信號RST通過基本延遲電路12A、起邏輯反轉(zhuǎn)門作用的NAND邏輯門13A，并通過處在輸出級的NAND邏輯門，而輸出。在此情形中，處在輸出級的NAND邏輯門可起邏輯反轉(zhuǎn)門的作用，因為高邏輯電平進入另一輸入端，在此處信號傳播路徑被設(shè)置在去激勵條件下。
在外部存器操作啟動請求信號REQ(O)被激勵的情形中，通過將測量時間“τ0+τ”用于其上，讀出放大器激勵信號ΦSA作為去激勵信號RST通過基本延遲電路12A、起邏輯反轉(zhuǎn)門作用的NAND邏輯門14A和輔助延遲電路15A，并通過處在輸出級的NAND邏輯門，而輸出。同樣，在此情形中，處在輸出級的NAND邏輯門可起邏輯反轉(zhuǎn)門的作用。
同樣，外部存取操作啟動請求信號REQ(O)通過對讀操作啟動請求信號REQ(RD)和寫操作啟動請求信號REQ(WT)進行OR操作而得到。OR計算由一個NOR邏輯門和非邏輯門構(gòu)成。
還應(yīng)注意，在特定實施例11A中，去激勵信號RST作為與讀出放大器激勵信號ΦSA具有相同位相的信號而創(chuàng)建。作為選擇，特定實施例11A可由產(chǎn)生與讀出放大器激勵信號ΦSA位相相反的信號的電路布置來實現(xiàn)。例如，當(dāng)用在基本延遲電路12A中的非邏輯門級數(shù)選擇為奇數(shù)級時，將要輸出的去激勵信號RST可以是反相信號。
同樣，執(zhí)行時間測定操作的基本延遲部分12和輔助延遲部分15通過使用非邏輯門可都用作基本延遲電路12A和輔助延遲電路15A。作為選擇，延遲元件、延遲電路和其它除了非邏輯門之外的定時電路都可使用。例如，當(dāng)一個電容元件用作延遲元件時，可用CR延遲電路來做基本延遲電路12A和輔助延遲電路15A，用計數(shù)器等做數(shù)字定時電路，或用電容元件和直流源電路做模擬定時電路。
如圖6所示，根據(jù)第二實施方案的去激勵定時可變電路21具有開關(guān)部分22、與該開關(guān)部分22相連的第一輔助延遲部分24，另一開關(guān)部分23以及與該開關(guān)部分23相連的第二輔助延遲部分25，代替了第一實施方案的去激勵定時可變電路11中所用的開關(guān)部分和與此開關(guān)部分14相連的輔助延遲部分15。讀操作啟動請求信號REQ(RD)和寫操作啟動請求信號REQ(WT)作為控制信號分別進入開關(guān)部分22和23。
當(dāng)刷新操作啟動請求信號REQ(I)在去激勵定時可變電路21中被激勵時，由于可獲得與根據(jù)第一實施方案的去激勵定時可變電路的這些信號類似的作用/操作，所以省略了對它們的說明。
在操作模式是外部存取操作的情形中，對于外部存取操作中的每個操作模式，讀操作啟動請求信號REQ(RD)或?qū)懖僮鲉诱埱笮盘朢EQ(WT)被激勵。
在讀操作啟動請求信號REQ(RD)被激勵的情形中，開關(guān)部分22進入導(dǎo)電狀態(tài)。當(dāng)讀出放大器激勵信號ΦSA被激勵時，去激勵信號RST從基本延遲部分12通過開關(guān)部分22和第一輔助延遲部分24輸出。在讀出放大器激勵信號ΦSA激勵的位線對微分放大操作開始后的測量時間(τ0+τ1)時，用來去激勵字線WL0和WL1以及讀出放大器激勵信號ΦSA的去激勵信號RST被輸出。當(dāng)進行讀操作時，數(shù)據(jù)線DB和/DB與位線(BL0、BL1、/BL0和/BL1)相連，由于電荷相對數(shù)據(jù)線的重新分布，將發(fā)生位線的擾亂現(xiàn)象。結(jié)果，當(dāng)進行刷新操作時，位線電壓到達預(yù)定電壓電平的持續(xù)時間必須長于測量時間“τ0”。由于通過將第一輔助延遲部分24的第一輔助測量時間“τ1”加到其上而的到的測量時間“τ0+τ1”被測定，微分放大操作可在適合于讀操作的微分放大時間內(nèi)完成。
在寫操作啟動請求信號REQ(WT)被激勵的情形中，開關(guān)部分23進入導(dǎo)電狀態(tài)。當(dāng)讀出放大器激勵信號ΦSA被激勵時，去激勵信號RST從基本延遲部分12通過開關(guān)部分23和第二輔助延遲部分25輸出。在讀出放大器激勵信號ΦSA激勵的位線對(BL0、BL1和/BL0、/BL1)微分放大操作開始后的測量時間(τ0+τ2)時，去激勵信號RST被輸出。當(dāng)進行寫操作時，存在這樣的情況寫入了由已存儲在存儲單元中的數(shù)據(jù)反轉(zhuǎn)得來的數(shù)據(jù)，并且它們關(guān)于位線對被放大。結(jié)果，當(dāng)進行刷新操作時，位線電壓到達預(yù)定電壓電平的持續(xù)時間必須長于測量時間“τ0”。由于通過將第二輔助延遲部分25的第二輔助測量時間“τ2”加到其上而的到的測量時間“τ0+τ2”被測定，微分放大操作可在適合于寫操作的微分放大時間內(nèi)完成。
另一個情形，當(dāng)外部存取操作與刷新操作競爭時，根據(jù)分別響應(yīng)于不同操作模式的操作啟動請求信號REQ(I)、REQ(RD)和REQ(WT)，可設(shè)置適當(dāng)?shù)臏y量時間“τ0”、“τ0+τ1”和“τ0+τ2”，而這些操作模式以連續(xù)的方式順序進行。同樣，當(dāng)基本延遲部分12插在開關(guān)部分13的后面一級處，并且讀出放大器激勵信號ΦSA直接與開關(guān)部分13、22、23相連時，第一原理說明圖1A可以類似于第一實施方案的方式實現(xiàn)。
如圖7所示，在第二實施方案的去激勵定時可變電路21的一個特定實施例21A中，作為第一輔助延遲部分24和第二輔助延遲部分25，使用了第一輔助延遲電路24A和第二輔助延遲電路25A。在第一和第二輔助延遲電路24A和25A的每一個中，偶數(shù)級(圖7中舉出四級作為例子)非邏輯門互相串連。同樣，作為開關(guān)部分22和23，使用了NAND邏輯門22A和23A。
讀操作啟動請求信號REQ(RD)和寫操作啟動請求信號REQ(WT)——它們中的高邏輯電平被設(shè)置為激勵電平——被輸入每個NAND邏輯門22A和23A的一個輸入端。在外部存取操作中，讀/寫操作啟動請求信號REQ(RD)/(WT)中的任意一個被激勵，被激勵的操作啟動請求信號所進入的NAND邏輯門22A和23A起邏輯反轉(zhuǎn)門的作用，從而形成了信號傳播路徑，并進行了時間測定操作。
在刷新操作啟動請求信號REQ(I)被激勵的情形中，通過將測量時間“τ0”用于其上，讀出放大器激勵信號ΦSA作為去激勵信號RST通過基本延遲電路12A、起邏輯反轉(zhuǎn)門作用的NAND邏輯門13A，并通過處在輸出級的NAND邏輯門，而輸出。同樣，在外部存取操作中的讀操作啟動請求信號REQ(RD)被激勵的情形中，通過將測量時間“τ0+τ1”用于其上，讀出放大器激勵信號ΦSA作為去激勵信號RST通過基本延遲電路12A、起邏輯反轉(zhuǎn)門作用的NAND邏輯門22A和第一輔助延遲電路24A，并通過處在輸出級的NAND邏輯門，而輸出。此外，在外部存取操作中的寫操作啟動請求信號REO(WT)被幾里的情形中，通過將測量時間“τ0+τ2”用于其上，讀出放大器激勵信號ΦSA作為去激勵信號RST通過基本延遲電路12A、起邏輯反轉(zhuǎn)門作用的NAND邏輯門23A和第二輔助延遲電路25A，并通過處在輸出級的NAND邏輯門，而輸出。
應(yīng)當(dāng)理解，上述對第一實施方案的特定實施例11A的說明可同樣地用到上面所說明的電路操作、關(guān)于讀出放大器激勵信號ΦSA的去激勵信號RST的位相，以及執(zhí)行時間測定操作的基本延遲部分12、第一輔助延遲部分24以及第二輔助延遲部分25的電路布置中。
如圖8所示，根據(jù)第三實施方案的去激勵定時可變電路31包括開關(guān)部分32、與此開關(guān)部分32相連的主輔助延遲部分35、與主輔助延遲部分35的輸出相連的開關(guān)部分33和34，以及與開關(guān)部分34相連的次輔助延遲部分36，代替了第一實施方案中的去激勵定時可變電路11中所用的開關(guān)部分14和與此開關(guān)部分14相連的輔助延遲部分15，或第二實施方案中的去激勵定時可變電路21中所用的開關(guān)部分22和23以及第一輔助延遲部分24和第二輔助延遲部分25。外部存取操作啟動請求信號REQ(O)、讀操作啟動請求信號REQ(RD)以及寫操作啟動請求信號REQ(WT)作為控制信號分別輸入開關(guān)部分32、33和34。
在去激勵定時可變電路21中，加到響應(yīng)于外部存取操作中操作模式的基本延遲部分12的測量時間“τ0”上的時間由第一輔助延遲部分24和第二輔助延遲部分25獨立測量。與此去激勵定時可變電路21不同，去激勵定時可變電路31由兩級以這樣的方式構(gòu)成在讀操作期間只有測量時間“τm”被主輔助延遲部分35加起來，此外，在寫操作期間測量時間“τs”被次輔助延遲部分36加起來。這樣，讀操作期間的測量時間就等于(τ0+τm)，而寫操作期間的測量時間等于(τ0+τm+τs)。
在讀操作啟動信號REQ(RD)被激勵的情形中，由于外部存取操作啟動請求信號REQ(O)同時被激勵，開關(guān)部分32和33同時進入導(dǎo)電狀態(tài)，建立了通過主輔助延遲部分35的信號傳播路徑。在寫操作啟動請求信號REQ(WT)被激勵的情形中，由于外部存取操作啟動請求信號REQ(O)也同時被激勵，開關(guān)部分32和34同時進入導(dǎo)電狀態(tài)，建立了通過主輔助延遲部分35和次輔助延遲部分36的信號傳播路徑。
在刷新操作啟動請求信號REQ(I)被激勵的情形中，由于去激勵定時可變電路31的操作與第一和第二實施方案的去激勵定時可變電路11和21類似，故省略對其的說明。同樣，關(guān)于此情形中所獲得的效果/操作的下面這些技術(shù)要點也與第一和第二實施方案類似外部存取操作與刷新操作競爭，基本延遲部分12位置布置的變化使我們能得到第一原理說明圖1A的布置。
如圖9所示，與第一和第二實施方案類似，在根據(jù)第三實施方案的去激勵定時可變電路31的一個特定實施例31A中，基本延遲電路12A和NAND邏輯門13A。同樣，關(guān)于NAND邏輯門32A和處于前端級的OR門的布置與第一實施方案中的布置類似。
起主輔助延遲部分35作用的主輔助延遲電路35A由奇數(shù)級(圖9中舉出三級作為例子)非邏輯門構(gòu)成。當(dāng)用作開關(guān)部分33的NAND邏輯門33A與此主輔助延遲電路35A的后級相連時，該NAND邏輯門33A可在讀操作啟動請求信號REQ(RD)被激勵時構(gòu)成一個邏輯反轉(zhuǎn)門。
起次輔助延遲部分36作用的次輔助延遲電路36A由偶數(shù)級(圖9中舉出四級作為例子)非邏輯門構(gòu)成。當(dāng)用作開關(guān)部分34的NAND邏輯門34A與此次輔助延遲電路36A的前級相連時，該NAND邏輯門34A可在寫操作啟動請求信號REQ(WT)被激勵時構(gòu)成一個邏輯反轉(zhuǎn)門。
當(dāng)建立了信號傳播路徑之后，由于NAND邏輯門可起邏輯反轉(zhuǎn)門的作用，去激勵定時可變電路31以這樣的方式構(gòu)成去激勵信號RST作為與讀出放大器激勵信號ΦSA具有相同位相的信號輸出；同時包含處在不同信號傳播路徑上的NAND邏輯門的總數(shù)，以及讀操作期間主輔助延遲電路35A的非邏輯門總數(shù)。
應(yīng)當(dāng)理解，上述在第一實施方案的特定實施例11A中所作的說明可類似地用到上面所說明的電路操作、關(guān)于讀出放大器激勵信號ΦSA的去激勵信號RST的位相，以及執(zhí)行時間測定操作的基本延遲部分12、主輔助延遲部分35和次輔助延遲部分36的電路布置中。
正如上述詳細說明所顯示的，根據(jù)涉及第一至第三實施方案的半導(dǎo)體存儲器的數(shù)據(jù)存取方法和半導(dǎo)體存儲器，本發(fā)明可適用于下述關(guān)于電路布置的特性，同時每個操作模式都可適當(dāng)?shù)卦O(shè)置微分放大時間。也就是，在電路布置特性中，施加給位線對(BL0和/BL0)和位線對(BL1和/BL1)的負載在執(zhí)行刷新操作——在此期間相應(yīng)于輸入/輸出路徑的數(shù)據(jù)線DB和/DB被切斷，數(shù)據(jù)沒有輸入/輸出外部器件——時下降了，而施加給位線對(BL0、BL1和/BL0、/BL1)的負載在進行外部存取操作——在此期間數(shù)據(jù)線DQ和/DQ與位線對(BL0、BL1和/BL0、/BL1)相連，數(shù)據(jù)通過它們輸入/輸出外部器件——時增大了。因而，不存在不考慮操作模式而固定微分放大時間導(dǎo)致設(shè)置多余微分放大時間的情況。反過來，每個操作模式可適當(dāng)?shù)卦O(shè)置微分放大時間，因此，在每個操作模式中，可消除不必要的時間。
同樣，相對于外部存取操作期間的微分放大時間來說，刷新操作期間的微分放大時間也可縮短。結(jié)果，在刷新操作期間，可通過消除多余時間來縮短刷新操作時間，從而可獲得高速操作。進一步，可分配給外部存取操作的持續(xù)時間可增加，從而在構(gòu)建了系統(tǒng)的情形中可提高數(shù)據(jù)總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率。
同樣，現(xiàn)在假設(shè)一個持續(xù)時間，它直到字線從字線的激勵信號、讀出放大器的激勵信號或者與這些激勵信號同步的信號進入去激勵狀態(tài)，這個持續(xù)時間被定義為微分放大時間，每個操作模式字線可以在適當(dāng)?shù)奈⒎址糯髸r間內(nèi)被去激勵，以便從位線上切斷一個存儲單元，并且每個操作模式可在適當(dāng)?shù)臅r間將當(dāng)前操作轉(zhuǎn)換至下一個操作。結(jié)果，可實現(xiàn)高速存取操作，并且，可縮短周期時間。
同樣，與外部存取操作同步執(zhí)行的刷新操作可在相對于該外部存取操作獨立給出的時間進行。
同樣，刷新操作最好能根據(jù)半導(dǎo)體存儲器的內(nèi)部控制自動啟動。結(jié)果，縮短了微分放大時間的刷新操作可自動執(zhí)行。
同樣，在外部存取操作與刷新操作競爭的情形中，即使當(dāng)具有任意功能的操作順序執(zhí)行，每個操作模式不同操作可在適當(dāng)?shù)奈⒎址糯髸r間中執(zhí)行。因而，定義為從在前操作的執(zhí)行至隨后操作的執(zhí)行的持續(xù)時間可被縮短，這樣，可以高速進行這些操作。同樣，由于在刷新操作中縮短了微分放大時間，對外部存取操作來說允許的持續(xù)時間增加了，從而可以提高數(shù)據(jù)總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率。
同樣，對在前執(zhí)行的操作中的任意一個完成并且其后另一操作開始執(zhí)行的這段預(yù)定時間進行優(yōu)選，使其成為上述在前執(zhí)行操作完成之后的最短時間。在此情形中，又分為兩種情形一種情形中，在前執(zhí)行的操作等于外部存取操作，而隨后執(zhí)行的操作等于刷新操作；另一種情形中，在前執(zhí)行的操作等于刷新操作，而隨后執(zhí)行的操作等于外部存取操作。因而，當(dāng)操作模式互相競爭時，兩種操作以連續(xù)的方式進行，這樣，直到兩種操作的執(zhí)行都完成的持續(xù)時間可以是最短時間。結(jié)果，當(dāng)這些操作互相競爭時，可實現(xiàn)高速存取時間并縮短周期時間。換句話說，在刷新操作以最高優(yōu)先進行的情形中，外部存取操作的存取時間可以高速進行。同樣，即使在外部存取操作和刷新操作中的任何一個以最高優(yōu)先執(zhí)行的情形中，由于外部存取操作和刷新操作都在除刷新操作中的短暫微分放大時間之外最短的時間內(nèi)繼續(xù)，直到存取/刷新操作結(jié)束的持續(xù)時間可以做得最短，并且，可提高數(shù)據(jù)總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率。當(dāng)刷新操作與外部存取操作同步進行時，刷新操作和外部存取操作都可以適當(dāng)?shù)姆绞綀?zhí)行。
同樣，當(dāng)在前執(zhí)行操作的競爭與微分放大了的位線對的調(diào)整操作完成的時間相一致時，隨后執(zhí)行的操作可在在前執(zhí)行的操作完成后最短的時間內(nèi)繼續(xù)。
進一步，相當(dāng)于第二定時部分的基本延遲部分12可普遍用于下面這些情形中測定了相應(yīng)于刷新操作期間第二時間的測量時間“τ0”，測定了相應(yīng)于外部存取操作期間第一時間的測量時間“τ0+τ”(第一實施方案)；或測定了測量時間“τ0”；以及測定了相應(yīng)于讀操作時間的測量時間“τ0+τ1”(第二實施方案)或測量時間“τ0+τm”(第三實施方案)和相應(yīng)于寫操作的測量時間“τ0+τ2”(第二實施方案)或測量時間“τ0+τm+τs”(第三實施方案)。結(jié)果，可以壓縮結(jié)構(gòu)電路的電路規(guī)模。
同樣，根據(jù)第三實施方案，相當(dāng)于讀出定時部分的主輔助延遲部分35可普遍用于下面這些情形中測定了相應(yīng)于讀出放大時間的測量時間“τ0+τm”；以及測定了相應(yīng)于寫入放大時間的測量時間“τ0+τm+τs”。因而，可壓縮結(jié)構(gòu)電路的電路規(guī)模。
同樣，根據(jù)第二實施方案或第三實施方案，微分放大時間可隨刷新操作、讀操作和寫操作各個操作模式來設(shè)置。一旦設(shè)置了適合于每個操作的微分放大時間，就可消除不必要的時間。一旦每個操作模式可以合適的微分放大時間執(zhí)行不同操作，就可以實現(xiàn)高速操作。
同樣，相對于寫操作的微分放大時間來說，由于可縮短讀操作期間的微分放大時間，所以可以消除讀操作期間不必要的時間并縮短操作時間，從而可實現(xiàn)高速操作。此外，數(shù)據(jù)總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率都可隨寫操作和讀操作而得到提高。
在此情形中，當(dāng)這樣設(shè)置——微分放大在位線對(BL0和/BL0)和(BL1和/BL1)的電壓達到要存儲在存儲單元“Ta”至“Td”中的電壓，或一個大于等于此電壓的恒定電壓的時刻完成——時，即使在每個操作模式之間負載互不相同時，不同操作模式中也能得到合適的微分放大時間。由于每個操作模式存儲單元在適當(dāng)?shù)奈⒎址糯髸r間從位線上切斷，每個操作模式當(dāng)前操作都可以在合適的時間切換到下一個操作。
如果使用了具有縮短微分放大時間的刷新操作，那么刷新操作就可嵌入外部存取操作之中，或者刷新操作可設(shè)置在相繼的外部存取操作之間。因而，本發(fā)明的數(shù)據(jù)存取方法可有效地應(yīng)用到在不遠的將來就可實現(xiàn)的所謂“偽SRAM”和“偽SSRAM”上；或應(yīng)用到新的需要高速存取操作規(guī)范的半導(dǎo)體存儲器，或換句話說，當(dāng)構(gòu)建了系統(tǒng)時在數(shù)據(jù)總線中需要高數(shù)據(jù)占用率規(guī)范的半導(dǎo)體存儲器中。
其次，下面將說明一個作為第四實施方案和第五實施方案的實施方案，它存在于將本發(fā)明應(yīng)用到像SDRAM這樣的同步型半導(dǎo)體存儲器中的情況中。
第四實施方案由這樣的情況完成刷新操作嵌入脈沖串長度“1”的操作規(guī)范中。首先，圖10顯示出普通同步型半導(dǎo)體存儲器中的脈沖長度“1”的時間圖。也就是，圖10為示出這種情況的時間圖在CAS等待時間3進行與自動預(yù)充電操作結(jié)合的讀操作(可由RDA命令操作)。由8個時鐘脈沖操作RAS周期時間(tRAS)。從激活命令A(yù)CT開始兩個時鐘脈沖之后，字線WL被激勵，存儲單元的電子電荷被讀出到位線對(BL和/BL)上。進一步，在預(yù)定時間之后，讀出放大器激勵信號ΦSA被激勵，位線對(BL和/BL)被微分放大。在位線對(BL和/BL)被放大至預(yù)定電壓電平的時刻(即，圖10中的時鐘脈沖CLK4時刻)，列開關(guān)信號CL被激勵，從而數(shù)據(jù)被讀出(在時鐘脈沖CLK5時刻)到數(shù)據(jù)線DB和/DB并作為數(shù)據(jù)D1輸出。盡管位線對(BL和/BL)被打亂了，由于微分放大操作仍在繼續(xù)，則放大操作繼續(xù)，從而電壓電平被放大。在讀出放大器激勵信號ΦSA之后5個時鐘脈沖時(即，時鐘脈沖CLK8時刻)，電壓電平被放大到數(shù)據(jù)可被重新讀入存儲單元的預(yù)定電壓電平。直到這時的持續(xù)時間相當(dāng)于一個RAS周期時間(tRAS)，需要8個時鐘脈沖。在此時，輸入激勵命令A(yù)CT，從而進行下一個脈沖串操作。位線對(BL和/BL)的調(diào)整(均衡)在激勵命令A(yù)CT和字線WL的激勵之間進行。在上述脈沖操作繼續(xù)的情形中，沒有進行刷新操作。在需要刷新操作的情形中，需要中斷脈沖操作。
圖11示出了另一種技術(shù)操作規(guī)范，其中，由于在脈沖操作中嵌入了一個刷新操作，需要在不中斷脈沖操作的情況下進行刷新操作。與上述圖10中示出的情形類似，此技術(shù)操作規(guī)范相當(dāng)于這樣的情況在CAS等待時間3進行讀操作(可由RDA命令操作)及預(yù)充電操作。為了嵌入刷新操作，RAS周期時間(tRAS)選擇為16個時鐘脈沖。因而，在被普通的讀操作微分放大了的位線對(BL和/BL)的調(diào)整操作之后，不同的字線WL被激活，從而刷新操作可嵌入脈沖操作中。
另一方面，在現(xiàn)有技術(shù)的半導(dǎo)體存儲器中，由于刷新操作執(zhí)行時的微分放大時間被固定為反轉(zhuǎn)數(shù)據(jù)被寫入的微分放大，位線對(BL和/BL)會被放大至大于或等于存儲單元存儲電壓的電壓電平。換句話說，這樣的持續(xù)時間相當(dāng)于是不必要的時間，期間位線對(BL和/BL)在一個大于或等于刷新操作中所需放大電平(即，存儲單元的存儲電平)的電壓電平上被放大。這個不必要的時間等于時鐘脈沖14和時鐘脈沖15之間的兩個時鐘時間。
在這樣的情況下，如果本發(fā)明作為第四實施方案應(yīng)用到該刷新操作中，那么刷新操作進行時的微分放大時間可優(yōu)化為縮短了的時間，這個微分放大時間縮短了，例如，兩個時鐘脈沖。結(jié)果，可縮短RAS周期時間(tRAS)。具體來說，在圖11中，在普通半導(dǎo)體存儲器中的脈沖長度“1”的情形中，刷新操作嵌入需要tRAS＝16個時鐘脈沖，而如果應(yīng)用了本發(fā)明，則刷新操作的嵌入可需要tRAS＝14個時鐘脈沖。
因而，由于可以縮短刷新操作中的微分放大時間，刷新操作可以更高的效率嵌入脈沖長度1的外部存取操作的時間周期中。當(dāng)沒有設(shè)置專門用于刷新操作的操作時間周期時，脈沖長度1的脈沖操作中的外部存取操作占用率可以得到增加，并且，可提高數(shù)據(jù)總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率。
其次，本發(fā)明的第五實施方案是這樣一個情形刷新操作嵌入多重脈沖長度的操作規(guī)范中。首先，作為普通同步型半導(dǎo)體存儲器中執(zhí)行的操作，圖12中示出脈沖長度“8”的時間圖。與上述圖10中的情形類似，圖12代表這樣一個情形中的時間圖在CAS等待時間3進行讀操作(可由RDA命令操作)和自動預(yù)充電操作。由于圖12的基本操作與圖10的類似，故省略其說明。
在圖12的時間圖中，8(八)段數(shù)據(jù)D1至D8響應(yīng)于單RDA命令與一個時鐘脈沖CLK同步輸出(即，脈沖長度“8”的操作)。在圖12中，位線對(BL和/BL)的波形通常以那些相對于數(shù)據(jù)D1的來代表。因而，只對第一列開關(guān)信號CL定義受到擾亂現(xiàn)象的時間。盡管沒有在此圖中示出，互異的位線對(BL和/BL)會受到關(guān)于第二至第八列開關(guān)信號CL的擾亂現(xiàn)象。現(xiàn)在假設(shè)第一至第八列開關(guān)信號CL在相同的地址給出，位線對(BL和/BL)在每個與列開關(guān)信號CL同步的時間受到擾亂現(xiàn)象。在圖12中，對此脈沖長度“8”的操作，需要tRAS＝12個時鐘脈沖。同樣，由于每段數(shù)據(jù)需要一個時鐘脈沖，在脈沖長度大于或等于9的情形中，最后的tRAS通過將每段數(shù)據(jù)一個時鐘脈沖加總而得出。例如，現(xiàn)在考慮一個等于16的脈沖長度，tRAS＝12個時鐘脈沖+8個時鐘脈沖＝20個時鐘脈沖。同樣，在此情形中，脈沖操作期間沒有進行刷新操作，如果需要刷新操作，則必須中斷脈沖操作。
圖13表示多重脈沖長度的操作情形中的一個技術(shù)操作規(guī)范，其中通過將刷新操作嵌入多重脈沖操作中，可以在不中斷脈沖操作的情況下進行刷新操作。類似于圖12的操作規(guī)范，該操作規(guī)范相應(yīng)于這樣的情形在CAS等待時間3由RDA命令進行讀操作。在圖13中，列開關(guān)信號CL——通過它將數(shù)據(jù)從位線對(BL和/BL)讀出到數(shù)據(jù)線DB和/DB——與時鐘脈沖CLK不同步，但是可以快于該時鐘脈沖CLK的時間周期進行操作。換句話說，數(shù)據(jù)在時鐘脈沖CLK時間之前讀出至數(shù)據(jù)線DB和/DB。當(dāng)在前讀出的數(shù)據(jù)保存在像數(shù)據(jù)緩沖器電路這樣的臨時保存電路中時，該數(shù)據(jù)與相當(dāng)于隨后的讀出時間的時鐘脈沖CLK同步輸出到該半導(dǎo)體存儲器之外。
由于該數(shù)據(jù)在前讀出，相對于外部技術(shù)規(guī)范來說，被微分放大以讀出數(shù)據(jù)的位線對(BL和/BL)可以更快的時間進行調(diào)整。在圖13中，如果半導(dǎo)體存儲器在普通操作下使用，那么微分放大條件必須一直保持到相當(dāng)于tRAS結(jié)束時間的時鐘脈沖CLK20。在前讀出操作的結(jié)果就是，當(dāng)前操作可以在收到時鐘脈沖CLK13時就切換到調(diào)整操作。
結(jié)果，在由tRAS＝20個時鐘脈沖所定義的技術(shù)操作規(guī)范的情形中，開啟了一個等于7個時鐘周期的時域(即，時鐘周期CLK13至?xí)r鐘周期19)，在此期間可嵌入刷新操作。
在此情形中，像第五實施方案，如果將本發(fā)明應(yīng)用于該刷新操作，則刷新操作期間的微分放大時間可以優(yōu)化為，例如，縮短了2個時鐘周期的微分放大時間。結(jié)果，可縮短RAS周期時間(tRAS)。具體來說，在圖13中，在脈沖長度“16”的情形中，刷新操作在tRAS＝20個時鐘脈沖處嵌入，而如果應(yīng)用了本發(fā)明，刷新操作就可以在tRAS＝18個時鐘脈沖處嵌入。
結(jié)果，由于縮短了刷新操作期間的微分放大時間，在多重脈沖長度的外部存取操作持續(xù)時間期間，可以更高的效率嵌入刷新操作。當(dāng)沒有設(shè)置專門用于刷新操作的操作時間周期時，多重脈沖長度的脈沖操作中的外部存取操作占用率可以得到增加，并且，可提高數(shù)據(jù)總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率。
同樣，根據(jù)第四和第五實施方案，除了相對于外部存取操作期間位線對的微分放大時間來說，刷新操作期間位線對的微分放大時間被縮短這一事實之外，如果寫操作期間位線對的微分放大時間被設(shè)置為長于外部存取操作中讀操作期間位線對的微分放大時間的話，那么外部存取操作中的每個操作模式，操作時間可適當(dāng)壓縮，或者減少。進一步，刷新操作可嵌入壓縮了的外部存取操作時間周期中。外部存取操作可以高速進行，并提高了數(shù)據(jù)總線上的數(shù)據(jù)占用率和數(shù)據(jù)傳輸率。
在此情形中，微分放大時間優(yōu)選地定義為這樣的時間從外部存取操作或刷新操作開始，在位線對的電壓達到預(yù)選電壓之后。結(jié)果，如果該預(yù)選電壓等于數(shù)據(jù)存儲進存儲單元的電壓，那么微分放大可在位線對的電壓達到一個大于或等于每個操作模式預(yù)選電壓的恒定電壓的時刻完成，微分放大時間可關(guān)于每個操作模式進行設(shè)置。
同樣，如果刷新操作是接著該刷新操作完成之前的外部存取操作期間所微分放大的位線對的調(diào)整操作之后執(zhí)行的話，那么刷新操作可以在最早的時間開始?？梢栽谕獠看嫒〔僮鲿r間周期期間有效地嵌入刷新操作，并且刷新操作期間具有縮短了的微分放大時間。在外部存取操作時間周期期間，每單位長度可嵌入大量刷新操作。
同樣，如果刷新操作與外部存取操作同步進行，那么外部存取操作和刷新操作都可在一般同步的時間執(zhí)行，可以獲得更好的控制操作。
進一步，根據(jù)第四和第五實施方案，如果使用了具有縮短微分放大時間的刷新操作，那么在脈沖操作期間可以有效地將刷新操作嵌入外部存取操作時間周期中。因而，本發(fā)明的數(shù)據(jù)存取方法可有效地應(yīng)用于在不遠的將來就可實現(xiàn)的所謂“偽SRAM”或“偽SSRAM”中，或應(yīng)用到需要新的高速存取操作規(guī)范的半導(dǎo)體存儲器，或換句話說，當(dāng)構(gòu)建了系統(tǒng)時在數(shù)據(jù)總線中需要高數(shù)據(jù)占用率規(guī)范的半導(dǎo)體存儲器中。
應(yīng)當(dāng)理解，本發(fā)明并不僅限于上述實施方案，可以在不偏離本發(fā)明技術(shù)領(lǐng)域和精神的范圍內(nèi)進行調(diào)整、改變或替換。
例如，已經(jīng)在該實施方案中描述了作為內(nèi)部存取操作的普通刷新操作。然而，本發(fā)明并不局限于該實施例，也可類似地應(yīng)用于除刷新操作之外地其它操作中，只要這樣一個內(nèi)部操作被進行來驅(qū)動輕負載(與外部存取操作中位線對的微分放大操作期間的負載比較而言)。作為一個特定實施例，關(guān)于具有分級位線結(jié)構(gòu)的半導(dǎo)體存儲器，本發(fā)明也可類似地應(yīng)用于具有這樣功能的半導(dǎo)體存儲器較低層的位線對被微分放大，并且進行刷新操作。同樣，本發(fā)明可類似地應(yīng)用于下面的情形。也就是，在半導(dǎo)體存儲器內(nèi)，或在含有半導(dǎo)體存儲器的半導(dǎo)體集成電路器件內(nèi)執(zhí)行數(shù)據(jù)存取操作，作為內(nèi)部存取操作。也就是，這樣的技術(shù)操作規(guī)范與原始技術(shù)操作規(guī)范混合，其中進行了具有輕負載(與外部存取操作中位線對的微分放大操作期間的負載比較而言)的微分放大。

根據(jù)本發(fā)明，可能提供半導(dǎo)體存儲器的數(shù)據(jù)存取方法和半導(dǎo)體存儲器，可以這么操作在刷新操作作為相對于外部存取操作獨立進行的內(nèi)部存取操作而執(zhí)行時，能夠有效地在外部存取操作中或相繼的外部存取操作之間安排刷新操作。
權(quán)利要求
1.半導(dǎo)體存儲器的數(shù)據(jù)存取方法，進行相對于外部器件輸入/輸出數(shù)據(jù)的外部存取操作，以及刷新操作，刷新操作對應(yīng)于不相對于外部器件進行輸入/輸出操作的內(nèi)部存取操作。其中，與外部存取操作期間位線對的微分放大時間相比，刷新操作期間位線對的微分放大時間更短。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中在外部存取操作中，寫操作中位線對的微分放大時間長于讀操作中位線對的微分放大時間。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中微分放大時間定義為外部存取操作或刷新操作開始直到位線對的電壓達到預(yù)定電壓之后的時間。
4.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中微分放大時間等價于從位線對微分放大操作開始直到位線被從存儲單元上切斷的持續(xù)時間。
5.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中微分放大時間等價于從字線的激勵信號、讀出放大器的激勵信號或與激勵信號同步的信號被產(chǎn)生開始，直到字線被去激勵的持續(xù)時間。
6.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中刷新操作與外部存取操作同步進行。
7.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中在外部存取操作與刷新操作競爭的情形中，該數(shù)據(jù)存取方法具有仲裁功能，決定外部存取/刷新操作中的哪個以最高優(yōu)先執(zhí)行，另一操作在在前執(zhí)行的操作完成之后的預(yù)定時間再恢復(fù)操作。
8.根據(jù)權(quán)利要求7的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中預(yù)定時間相當(dāng)于在在前執(zhí)行的操作完成之后的最短時限。
9.根據(jù)權(quán)利要求7的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中在前執(zhí)行的操作的完成與微分放大了的位線對的調(diào)整操作完成的時間一致。
10.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中刷新操作根據(jù)半導(dǎo)體存儲器的內(nèi)部控制而自動開始。
11.半導(dǎo)體存儲器的數(shù)據(jù)存取方法，進行相對于外部器件輸入/輸出數(shù)據(jù)的外部存取操作，以及刷新操作，該刷新操作對應(yīng)于在外部存取操作的時間周期期間自動開始的內(nèi)部存取操作。其中，與外部存取操作期間位線對的微分放大時間相比，刷新操作期間位線對的微分放大時間更短。
12.根據(jù)權(quán)利要求11的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中在外部存取操作中，寫操作中位線對的微分放大時間長于讀操作中位線對的微分放大時間。
13.根據(jù)權(quán)利要求11的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中微分放大時間定義為外部存取操作或刷新操作開始直到位線對的電壓達到預(yù)定電壓之后的時間。
14.根據(jù)權(quán)利要求11的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中刷新操作的執(zhí)行在位線對的調(diào)整操作完成之后隨即開始，位線對已經(jīng)在在前執(zhí)行的外部存取操作中被微分放大了。
15.根據(jù)權(quán)利要求11的半導(dǎo)體存儲器數(shù)據(jù)存取方法，其中刷新操作與外部存取操作同步進行。
16.半導(dǎo)體存儲器，具有相對于外部器件輸入/輸出數(shù)據(jù)的外部存取操作，不相對于外部器件進行數(shù)據(jù)輸入/輸出操作的刷新操作，包括第一定時部分，用以根據(jù)外部存取操作啟動請求信號測定第一時間作為位線對的微分放大時間；以及第二定時部分，用以根據(jù)刷新操作啟動請求信號測定第二時間作為位線對的微分放大時間，第二時間短于第一時間。
17.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器，其中第一定時部分包括讀出定時部分，用以在外部存取操作為讀操作的情形中測定讀出放大時間作為位線對的微分放大時間；以及寫入定時部分，用以在外部存取操作為寫操作的情形中測定寫入放大時間作為位線對的微分放大時間，寫入放大時間長于讀出放大時間。
18.根據(jù)權(quán)利要求17的半導(dǎo)體存儲器，其中該半導(dǎo)體存儲器進一步包括第一輔助定時部分，用以測定寫入放大時間相對于讀出放大時間的增加部分；以及其中寫入定時部分包括讀出定時部分和第一輔助定時部分。
19.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器，進一步包括(1)和(2)中至少一個，即(1)第二輔助定時部分；和(2)一組輔助讀出定時部分和輔助寫入定時部分；(1)和(2)都用以測定相對于第二時間的增加部分；其中(3)和(4)中至少一個，即，(3)第一定時部分，和(4)一組讀出定時部分和寫入定時部分，通過包含(5)或(6)而構(gòu)成，即(5)一組第二定時部分和第二輔助定時部分；或(6)第二定時部分及一組輔助讀出定時部分和輔助寫入定時部分中至少一個。
20.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器，其中微分放大時間在這樣的條件下測定字線的激勵信號、讀出放大器的激勵信號或與這些激勵信號同步的信號被用作為起始點。
21.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器，其中字線根據(jù)第一定時部分的輸出信號或第二定時部分的輸出信號而被去激勵。
22.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器，其中刷新操作與外部存取操作同步進行。
23.根據(jù)權(quán)利要求22的半導(dǎo)體存儲器，其中在外部存取操作與刷新操作競爭的情形中，數(shù)據(jù)存取方法具有仲裁功能，決定外部存取/刷新操作中的哪個以最高優(yōu)先執(zhí)行，另一操作在在前執(zhí)行的操作完成之后的預(yù)定時間再恢復(fù)操作。
全文摘要
在進行獨立于外部存取操作的刷新操作的情形中，給出了半導(dǎo)體存儲器的數(shù)據(jù)存取方法和半導(dǎo)體存儲器，其中設(shè)置了適合于外部存取操作和刷新操作中每一個的時間。當(dāng)時間測定啟動信號“SIN”進入路徑開關(guān)裝置時，該路徑開關(guān)裝置與受外部存取操作啟動信號REQ(O)和內(nèi)部存取操作啟動請求信號REQ(I)控制的第一定時電路或第二定時電路連通。第一和第二定時部分都測定時間“τO”和時間“τI”以輸出時間測定終止信號“SOUT”。測量時間“τO”相當(dāng)于執(zhí)行外部存取操作時位線對的微分放大時間，而測量時間“τI”相當(dāng)于執(zhí)行刷新操作時的微分放大時間。作為選擇，測量時間“τO”還可以如此設(shè)置為受讀/寫操作的改變。因而，每個操作模式都可設(shè)置合適的放大時間。
文檔編號G11C7/08GK1428789SQ0215053
公開日2003年7月9日 申請日期2002年11月12日 優(yōu)先權(quán)日2001年12月27日
發(fā)明者加藤好治 申請人:富士通株式會社