專利名稱:一種紅外熱成像熱點檢測告警裝置制造方法
【專利摘要】本實用新型公開了一種紅外熱成像熱點檢測告警裝置，包括紅外熱成像攝像機和智能分析板卡。智能分析板卡接收來自紅外熱成像攝像機的復(fù)合視頻信號和LVDS信號，完成LVDS信號的分析處理，同時將復(fù)合視頻信號傳輸給顯控終端；當(dāng)智能分析板卡檢測到告警目標(biāo)時，在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框后將復(fù)合視頻信號傳輸給顯控終端，同時將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值輸出給顯控終端，以在顯控終端顯示告警目標(biāo)位置。本實用新型采用FPGA系統(tǒng)架構(gòu)對紅外圖像進行采集處理，并采用簡單的字符疊加電路在復(fù)合視頻上疊加告警目標(biāo)外接矩形框，集成度高、電路簡單，能有效處理12位以上像素數(shù)據(jù)，并且大大提高了圖形處理速度。
【專利說明】一種紅外熱成像熱點檢測告警裝置
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及紅外熱成像技術(shù)和數(shù)字圖像處理技術(shù)，尤其涉及紅外熱成像技術(shù)和圖像處理技術(shù)在火點檢測及定位方面的應(yīng)用，具體涉及一種基于FPGA的紅外熱成像熱點檢測告警裝置。
【背景技術(shù)】
[0002]近年來，紅外熱成像技術(shù)在森林防火預(yù)警系統(tǒng)中得到廣泛應(yīng)用，有效預(yù)防了森林火災(zāi)的發(fā)生。紅外熱成像儀利用紅外探測器、光學(xué)成像鏡頭，接收被測目標(biāo)的紅外輻射能量分布圖形，反映到紅外探測器的熱敏元上。由探測器將紅外輻射能轉(zhuǎn)換成電信號，進而得到物體的表面熱分布相應(yīng)的熱像圖。
[0003]紅外熱成像儀輸出PAL等復(fù)合視頻信號和LVDS接口信號，通過LVDS接口輸出12位或者14位的原始熱成像數(shù)據(jù)。由連接在紅外熱成像儀之后的圖像處理設(shè)備利用紅外圖像處理技術(shù)對圖像數(shù)據(jù)采集并處理。圖像數(shù)據(jù)屬于二維數(shù)組，對其處理所需要的計算復(fù)雜度高。
[0004]DSP數(shù)字圖像處理芯片能夠完成一些復(fù)雜的圖形圖像計算，但其接口不夠靈活，而且DSP要完成圖像數(shù)據(jù)采集需要LVDS轉(zhuǎn)換電路實現(xiàn)差分信號的轉(zhuǎn)換或與FPGA共同完成，增加了電路復(fù)雜度。在復(fù)合視頻信號上疊加熱點外接矩形框雖然可用DSP本身的OSD功能，但是需要首先對紅外熱像儀的復(fù)合視頻進行解碼，這又增加了電路的復(fù)雜度。DSP對12位以上像素數(shù)據(jù)的處理對其也是一種挑戰(zhàn)。同時，DSP對圖像的處理采用串行處理方式，降低了圖像的處理速度，不能滿足一些實時性要求高的嵌入式應(yīng)用場合。
實用新型內(nèi)容
[0005]為了實現(xiàn)原始圖像數(shù)據(jù)的采集處理和在紅外熱像儀復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框，克服DSP處理器的不足，本實用新型提供了一種集成度高、電路簡單、處理速度快的基于FPGA的紅外熱成像熱點檢測告警裝置。
[0006]本實用新型采用的技術(shù)方案是:
[0007]一種紅外熱成像熱點檢測告警裝置，包括:紅外熱成像攝像機、智能分析板卡。
[0008]紅外熱成像攝像機，用于生成原始圖像，并輸出復(fù)合視頻信號和LVDS信號。
[0009]智能分析板卡，接收來自紅外熱成像攝像機的復(fù)合視頻信號和LVDS信號，用于完成LVDS信號的分析處理，同時將復(fù)合視頻信號傳輸給顯控終端，當(dāng)智能分析板卡分析LVDS信號檢測到告警目標(biāo)時，智能分析板卡在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框后將復(fù)合視頻信號傳輸給顯控終端，同時將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值輸出給顯控終端，以在顯控終端顯示告警目標(biāo)位置。
[0010]進一步的，智能分析板卡包括:FPGA、字符疊加電路、串行配置電路、SDRAM存儲器、串行通信電路。
[0011]FPGA，接收來自紅外熱成像攝像機的LVDS信號，完成對LVDS信號的分析處理，當(dāng)FPGA分析LVDS信號檢測到告警目標(biāo)時，通過串行通信電路發(fā)送告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值給顯控終端；FPGA還接收來自字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路。
[0012]字符疊加電路，接收來自紅外熱成像攝像機復(fù)合視頻信號，并生成行場同步信號發(fā)送給FPGA ;當(dāng)FPGA分析LVDS信號檢測到告警目標(biāo)時，字符疊加電路在字符控制信號下在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框，然后輸出疊加了告警目標(biāo)外接矩形框的復(fù)合視頻信號給顯控終端。
[0013]串行配置電路，與FPGA的串行存儲EPCS單元連接，用于存儲FPGA配置數(shù)據(jù)、用戶程序映像及系統(tǒng)參數(shù)數(shù)據(jù)；系統(tǒng)參數(shù)包括包括二值化閾值、尖角數(shù)目閾值、告警目標(biāo)大小范圍、告警串口反饋開關(guān)、告警框疊加開關(guān)和最多告警目標(biāo)數(shù)量。
[0014]SDRAM存儲器，與FPGA的SDRAM控制單元連接，作為軟件程序運行空間和圖像存儲空間。
[0015]串行通信電路，與FPGA的異步串口 UART單元連接，還與顯控終端連接，實現(xiàn)TTL信號電平與RS232信號電平之間的轉(zhuǎn)換。
[0016]進一步的，F(xiàn)PGA包括圖像采集預(yù)處理單元、OSD單元、N1SII微處理器單元、SDRAM控制單元、Avalone總線單元、異步串口 UART單元、串行存儲EPCS單元、定時器Timer單元。
[0017]圖像采集預(yù)處理單元，采用硬件描述語言以硬件方式實現(xiàn)，并采用自定義外設(shè)連接在Avalone總線單元上，接收來自紅外熱成像攝像機的LVDS信號，用于將LVDS信號處理成熱點目標(biāo)與圖像背景分離的二值化圖像數(shù)據(jù)，并將二值化圖像數(shù)據(jù)通過Avalone總線單元以DMA方式寫到SDRAM控制單元控制的的外部SDRAM存儲器中，完成二值化圖像數(shù)據(jù)寫操作后以發(fā)送中斷信號給N1SII微處理器單元。
[0018]N1SII微處理器單元，通過異步串口 UART單元接收顯控終端發(fā)送的串口命令，完成系統(tǒng)參數(shù)的設(shè)置，訪問存儲在外部SDRAM存儲器中的二值化圖像數(shù)據(jù)，通過連通域檢測算法掃描二值化圖像數(shù)據(jù)，完成對熱點目標(biāo)大小、數(shù)目、外接矩形框特征的提取以及尖角的識別和尖角數(shù)目統(tǒng)計；同時判斷熱點目標(biāo)外接矩形框大小和尖角數(shù)目，若熱點目標(biāo)矩形框大小在設(shè)置范圍內(nèi)并尖角數(shù)目大于設(shè)定閾值，則該熱點目標(biāo)為告警目標(biāo)，N1SII微處理器單元將告警目標(biāo)矩形框坐標(biāo)值輸出給OSD單元，并通過異步串口 UART單元和串行通信電路將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值發(fā)送給顯控終端；另外，N1SII微處理器單元，可通過Avalone總線單元訪問并控制圖像采集預(yù)處理單元和OSD單元。
[0019]OSD單元，用硬件描述語言以硬件方式實現(xiàn)，并采用自定義外設(shè)連接在Avalone總線單元上，接收來自N1SII微處理器單元的告警目標(biāo)外接矩形框坐標(biāo)值和字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路；行場同步信號觸發(fā)OSD單元進行像素行列計數(shù)，并根據(jù)像素行列計數(shù)值和告警目標(biāo)外接矩形框的四個行列邊界值控制輸出字符控制信號電平的高低。
[0020]異步串口 UART單元，與Avalone總線單元和串行通信電路連接，用于傳輸告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值給顯控終端。
[0021]SDRAM控制單元，與Avalone總線單元連接，用于外部SDRAM存儲器的讀寫時序控制和刷新操作。
[0022]串行存儲EPCS單元，與Avalone總線單元連接，還與外部串行配置電路連接，完成軟件程序的啟動；同時N1S II微處理器單元通過串行存儲EPCS單元實現(xiàn)對外部串行配置電路的讀寫訪問控制。
[0023]進一步的，圖像采集預(yù)處理單元包括LVDS接口模塊、數(shù)據(jù)串并轉(zhuǎn)換模塊、濾波模塊、圖像二值化模塊、總線寫主控制模塊、Avalone從端口模塊。
[0024]LVDS接口模塊，接收來自紅外熱成像攝像機的LVDS信號，將LVDS信號轉(zhuǎn)換成2路串行數(shù)據(jù)信號和I路同步信號。
[0025]數(shù)據(jù)串并轉(zhuǎn)換模塊，接收來自LVDS接口模塊的2路數(shù)據(jù)串并數(shù)據(jù)信號和I路同步信號，根據(jù)同步信號，將2路串并數(shù)據(jù)信號轉(zhuǎn)換成14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，并產(chǎn)生幀起始信號。
[0026]濾波模塊，接收來自數(shù)據(jù)串并轉(zhuǎn)換模塊的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用二維中值濾波器濾除14位像素數(shù)據(jù)信號中的奇異干擾燥點。
[0027]圖像二值化模塊，接收來自濾波模塊的濾除奇異干擾燥點的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用像素值與像素值平均值差值法將14位像素數(shù)據(jù)信號轉(zhuǎn)換成熱點目標(biāo)和圖像背景分離的二值化圖像數(shù)據(jù)。
[0028]總線寫主控制模塊，接收來自圖像二值化模塊的二值化圖像數(shù)據(jù)，通過Avalone總線單元以DMA方式直接將二值化圖像數(shù)據(jù)寫到SDRAM控制單元控制的外部SDRAM存儲器，完成二值化圖像數(shù)據(jù)寫操作后以發(fā)送中斷信號給N1SII微處理器單元。
[0029]Avalone從端口模塊，分別與Avalone總線單元、圖像二值化模塊、總線寫主控制模塊連接，用于定義圖像采集預(yù)處理單元的寄存器以及中斷信號，寄存器包括二值化閾值寄存器、寫地址寄存器、數(shù)據(jù)長度寄存器和外設(shè)控制寄存器。
[0030]進一步的，字符疊加電路包括:視頻放大電路、行場同步信號分離電路、模擬信號選擇電路。
[0031]視頻放大電路，接收來自紅外熱成像攝像機的復(fù)合視頻信號，將復(fù)合視頻信號放大后輸出兩路復(fù)合視頻信號。
[0032]行場同步信號分離電路，接收來自視頻放大電路的一路復(fù)合視頻信號進行行場同步信號分離，輸出行同步信號、場同步信號給OSD單元。
[0033]模擬信號選擇電路，接收來自視頻放大電路的一路復(fù)合視頻信號和來自O(shè)SD單元的字符控制信號，同時給模擬信號選擇電路輸入可調(diào)電平；當(dāng)字符控制信號為低電平時，模擬信號選擇電路輸出復(fù)合視頻信號，當(dāng)字符控制信號為高電平時，模擬信號選擇電路輸出可調(diào)電平，模擬信號選擇電路的輸出傳輸給視頻放大電路，經(jīng)視頻放大電路放大后輸出給顯控終端；當(dāng)模擬信號選擇電路輸出可調(diào)電平時，在顯控終端顯示告警目標(biāo)外接矩形框的四個邊界，即完成在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框。
[0034]本實用新型的紅外熱成像熱點檢測告警裝置的告警方法，進行熱點檢測告警的步驟是:
[0035]步驟1，初始化二值化閾值、初始化總線寫主控制模塊的寫地址及數(shù)據(jù)長度；
[0036]步驟2，若N1SII微處理器單元接收到顯控終端發(fā)送的串口命令，則進行命令響應(yīng)，設(shè)置系統(tǒng)參數(shù)并進行下一步驟；若無則跳出串口命令響應(yīng)函數(shù)直接進入下一步驟；
[0037]步驟3，啟動總線寫主控制模塊，等待圖像采集預(yù)處理單元的中斷信號，若等待超時則跳到步驟2，否則繼續(xù)下一步驟；
[0038]步驟4，采用行程判斷的快速連通域檢測算法掃描一遍二值化圖像數(shù)據(jù)，提取熱點目標(biāo)外接矩形框坐標(biāo)值，同時進行尖角檢測和尖角數(shù)目統(tǒng)計；
[0039]步驟5，判斷熱點目標(biāo)外接矩形框大小與熱點目標(biāo)尖角數(shù)目，若熱點目標(biāo)外接矩形框大小在設(shè)置范圍內(nèi)并尖角數(shù)目大于設(shè)定的閾值，則該熱點目標(biāo)即為告警目標(biāo)，將告警目標(biāo)外接矩形框坐標(biāo)值寫到OSD單元，OSD單元控制字符疊加電路在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框；
[0040]步驟6，將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值通過異步串口 UART單元和串行通信電路發(fā)送給顯控終端，并返回步驟2繼續(xù)檢測。
[0041]本實用新型的有益效果為:本實用新型的一種紅外熱成像熱點檢測告警裝置，采用FPGA系統(tǒng)架構(gòu)對紅外圖像進行采集處理，相對于DSP系統(tǒng)架構(gòu)，本實用新型采用簡單的字符疊加電路在復(fù)合視頻上疊加告警目標(biāo)外接矩形框，集成度高、電路簡單，能有效處理12位以上像素數(shù)據(jù)，并且由于FPGA本身采用并行處理方式，大大提高了圖形處理速度，適用于實時性要求高的嵌入式應(yīng)用場合。
【附圖說明】
[0042]圖1是本實用新型一實施例結(jié)構(gòu)框圖。
[0043]圖2是圖1中FPGA內(nèi)部功能單元組成圖。
[0044]圖3是圖1中字符疊加電路組成圖。
[0045]圖4是本實用新型熱點檢測告警裝置程序流程圖。
【具體實施方式】
[0046]下面結(jié)合附圖對本實用新型的具體實施例方式作進一步詳細的說明。
[0047]一、紅外熱成像熱點檢測告警裝置
[0048]1、具體實施例結(jié)構(gòu)
[0049]如圖1所示的一種紅外熱成像熱點檢測告警裝置，包括紅外熱成像攝像機、智能分析板卡、顯控終端。
[0050]紅外熱成像攝像機，具有復(fù)合視頻信號接口和LVDS原始圖像接口，用于生成原始圖像，并輸出復(fù)合視頻信號和LVDS信號。
[0051]本實用新型的顯控終端，接收來自智能分析板卡的復(fù)合視頻信號，在顯示屏幕上顯示熱成像視頻，告警目標(biāo)會被外接矩形框標(biāo)識出。顯控終端還發(fā)送串口命令給智能分析板卡，以控制智能分析板卡設(shè)置系統(tǒng)參數(shù)(包括二值化閾值、尖角數(shù)目閾值、告警目標(biāo)大小范圍、告警串口反饋開關(guān)、告警框疊加開關(guān)和最多告警目標(biāo)數(shù)量)。顯控終端也可以根據(jù)接收到的告警目標(biāo)外接矩形框坐標(biāo)值，控制云臺帶動紅外熱成像攝像機使告警目標(biāo)位于視場中心，還可用于控制云臺進行熱點跟蹤。顯控終端可以是計算機或數(shù)字視頻服務(wù)器等可實現(xiàn)上述功能的任意裝置。
[0052]智能分析板卡，接收來自紅外熱成像攝像機的復(fù)合視頻信號和LVDS信號，用于完成LVDS信號的分析處理，同時將復(fù)合視頻信號傳輸給顯控終端；當(dāng)智能分析板卡分析LVDS信號檢測到告警目標(biāo)時，智能分析板卡在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框后將復(fù)合視頻信號傳輸給顯控終端，同時將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值發(fā)送給顯控終端，以在顯控終端顯示告警目標(biāo)位置。
[0053]智能分析板卡包括I片Cyclone IV系列FPGA、I片容量為32M字節(jié)的SDRAM芯片(SDRAM存儲器的功能可由SDRAM芯片實現(xiàn))、I片串行存儲EPCS64芯片(串行配置電路的功能可用串行存儲EPCS64芯片實現(xiàn))、RS232電路(串行通信電路的功能可用RS232電路實現(xiàn))和簡單的字符疊加電路。
[0054]FPGA,接收來自紅外熱成像攝像機的LVDS信號，完成對LVDS信號的分析處理，當(dāng)FPGA分析LVDS信號檢測到告警目標(biāo)時，通過串行通信電路發(fā)送告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值給顯控終端；FPGA還接收來自字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路。
[0055]字符疊加電路，接收來自紅外熱成像攝像機復(fù)合視頻信號，并生成行場同步信號發(fā)送給FPGA ;當(dāng)FPGA分析LVDS信號檢測到告警目標(biāo)時，字符疊加電路在字符控制信號下在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框，然后輸出疊加了告警目標(biāo)外接矩形框的復(fù)合視頻信號給顯控終端。
[0056]串行存儲EPCS64芯片，與FPGA的異步串口 UART單元連接，存儲FPGA配置數(shù)據(jù)、用戶程序映像以及系統(tǒng)參數(shù)數(shù)據(jù)。
[0057]SDRAM芯片，與FPGA的SDRAM控制器(SDRAM Controler)單元連接，作為軟件程序運行空間和圖像數(shù)據(jù)暫存空間。
[0058]RS232電路，與FPGA和顯控終端連接，實現(xiàn)TTL信號電平與RS232信號電平之間的轉(zhuǎn)換。
[0059]2、FPGA內(nèi)部功能單元
[0060]如圖2所示，F(xiàn)PGA被配置成基于N1SII軟核的可編程片上系統(tǒng)(S0PC)，其中N1SII微處理器單元、Avalone總線單元、異步串口 UART單元、Timer時鐘單元、SDRAM控制單元、串行存儲EPCS單元組成一個通用的微處理器系統(tǒng)。OSD單元與圖像采集預(yù)處理單元為本實用新型自定義外設(shè)，組成本裝置的專用硬件部分。
[0061 ]圖像采集預(yù)處理單元，接收來自紅外熱成像攝像機的LVDS信號，用于將LVDS信號處理成熱點目標(biāo)與圖像背景分離的二值化圖像數(shù)據(jù)，并將二值化圖像數(shù)據(jù)通過Avalone總線單元傳輸給SDRAM控制單元控制的的外部SDRAM芯片，完成二值化圖像數(shù)據(jù)寫操作后發(fā)送中斷信號給N1SII微處理器單元。
[0062]N1SII微處理器單元，通過異步串口 UART單元接收顯控終端發(fā)送的串口命令，完成系統(tǒng)參數(shù)的設(shè)置；訪問存儲在外部SDRAM存儲器中的二值化圖像數(shù)據(jù)，通過連通域檢測算法掃描二值化圖像數(shù)據(jù)，完成對熱點目標(biāo)大小、數(shù)目、外接矩形框特征的提取以及尖角的識別和尖角數(shù)目統(tǒng)計；同時判斷熱點目標(biāo)外接矩形框大小和尖角數(shù)目，若熱點目標(biāo)矩形框大小在設(shè)置范圍內(nèi)并尖角數(shù)目大于設(shè)定閾值，則該熱點目標(biāo)為告警目標(biāo)，N1SII微處理器單元將告警目標(biāo)矩形框坐標(biāo)值輸出給OSD單元，并通過異步串口 UART單元和串行通信電路將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值發(fā)送給顯控終端；另外，N1SII微處理器單元，可通過Avalone總線單元訪問并控制圖像采集預(yù)處理單元和OSD單元。
[0063]OSD單元，接收來自N1SII微處理器單元的告警目標(biāo)外接矩形框坐標(biāo)值和來自字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路；行場同步信號觸發(fā)OSD單元進行像素行列計數(shù)，并根據(jù)像素行列計數(shù)值和告警目標(biāo)外接矩形框的四個行列邊界值控制輸出字符控制信號電平的高低。
[0064]異步串口 UART單元，與Avalone總線單元和RS232電路連接，用于將N1SII微處理器單元發(fā)送來的告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值通過串行通信電路傳輸給顯控終端，也用于將顯控終端通過串行通信電路發(fā)送來的串口命令傳輸給N1SII微處理器單元。
[0065]SDRAM控制器(SDRAM Controler)單元，與Avalone總線單元連接，用于外部SDRAM芯片的讀寫時序控制和刷新操作。
[0066]串行存儲EPCS單元，與Avalone總線單元和外部串行配置電路連接，完成軟件程序的啟動；同時N1S II微處理器單元通過該單元實現(xiàn)對外部串行配置電路的讀寫訪問控制。
[0067]進一步的，圖像采集預(yù)處理單元包括LVDS接口模塊、數(shù)據(jù)串并轉(zhuǎn)換模塊、中值濾波模塊(濾波模塊的功能可由中值濾波模塊實現(xiàn))、圖像二值化模塊、總線寫主控制器(Avalone Write Master)模塊和 Avalone 從端口模塊。
[0068]LVDS接口模塊利用FPGA本身1 口支持LVDS信號的特點，接收來自紅外熱成像攝像機的LVDS信號，將4對差分信號轉(zhuǎn)成數(shù)字邏輯信號，其中包括2路串行數(shù)據(jù)信號、I路同步信號和I路時鐘信號。
[0069]數(shù)據(jù)串并轉(zhuǎn)換模塊，接收來自LVDS接口模塊的2路數(shù)據(jù)串并數(shù)據(jù)信號和I路同步信號，根據(jù)同步信號，將2路串并數(shù)據(jù)信號轉(zhuǎn)換成14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，方便后續(xù)模塊的處理，同時產(chǎn)生幀起始信號。
[0070]中值濾波模塊，接收來自數(shù)據(jù)串并轉(zhuǎn)換模塊的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用二維中值濾波器濾除14位像素數(shù)據(jù)信號中的奇異干擾燥點。
[0071]圖像二值化模塊，接收來自中值濾波模塊的濾除奇異干擾燥點的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用像素值與像素平均值差值法將14位像素數(shù)據(jù)信號轉(zhuǎn)換成熱點目標(biāo)和圖像背景分離的二值化圖像數(shù)據(jù)；實現(xiàn)方式為:當(dāng)前像素值與上一幀像素平均值相減，若差值大于設(shè)定的閾值，則當(dāng)前像素值轉(zhuǎn)換成255輸出，否則輸出O。
[0072]總線寫主控制器模塊，由N1SII微處理器單元啟動，接收來自圖像二值化模塊的二值化圖像數(shù)據(jù)，以DMA方式將二值化圖像數(shù)據(jù)通過Avalone總線單元直接將二值化圖像數(shù)據(jù)寫到SDRAM控制單元控制的外部SDRAM芯片中，完成二值化圖像數(shù)據(jù)寫操作后發(fā)送中斷信號給N1SII微處理器單元。
[0073]Avalone從端口模塊，分別與Avalone總線單元、圖像二值化模塊、總線寫主控制模塊連接，用于定義圖像采集預(yù)處理單元的寄存器以及中斷信號，寄存器包括二值化閾值寄存器、寫地址寄存器、數(shù)據(jù)長度寄存器和外設(shè)控制寄存器。
[0074]3、字符疊加電路
[0075]如圖3所示，字符疊加電路包括I片3路視頻信號放大芯片(視頻放大電路的功能可由3路視頻信號放大芯片實現(xiàn))、1片視頻行場同步分離芯片(行場同步信號分離電路的功能可由視頻行場同步分離芯片)和I片2路模擬復(fù)用器芯片(模擬信號選擇電路的功能可由2路模擬復(fù)用器芯片實現(xiàn))。
[0076]3路視頻放大芯片，接收來自紅外攝像機的復(fù)合視頻信號，將復(fù)合視頻信號放大后輸出兩路復(fù)合視頻信號。
[0077]視頻行場同步信號分離芯片，接收來自3路視頻放大芯片的一路復(fù)合視頻信號進行行場同步信號分離，輸出行同步信號、場同步信號給OSD單元。
[0078]2路模擬復(fù)用器芯片，接收來自3路視頻放大芯片的一路復(fù)合視頻信號和來自O(shè)SD單元的字符控制信號，同時給2路模擬復(fù)用器芯片輸入用電阻分壓實現(xiàn)的可調(diào)電平，可調(diào)電平的調(diào)節(jié)范圍位于復(fù)合視頻信號黑電平和復(fù)合視頻信號的最大電壓之間；當(dāng)字符控制信號為低電平時，2路模擬復(fù)用器芯片輸出復(fù)合視頻信號，當(dāng)字符控制信號為高電平時，2路模擬復(fù)用器芯片輸出可調(diào)電平，2路模擬復(fù)用器芯片的輸出傳輸給3路視頻放大芯片，經(jīng)3路視頻放大芯片放大后輸出給顯控終端；當(dāng)2路模擬復(fù)用器芯片輸出可調(diào)電平時，在顯控終端顯示告警目標(biāo)外接矩形框的四個邊界，即完成在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框。
[0079]字符疊加原理:當(dāng)2路模擬復(fù)用器芯片在某段時間內(nèi)選擇輸出可調(diào)電平時，復(fù)合視頻信號在此段時間內(nèi)為該電平。這樣在顯示視頻中就會看到一條亮線，線的亮度可通過可調(diào)電平改變。當(dāng)選通時間可精確到一個像素在信號中占用時間時，就可以實現(xiàn)在屏幕任意位置，控制輸出I個像素大小的亮點。字符或線條顯示就是控制一些亮點的位置組合。
[0080]OSD單元像素行列計數(shù):0SD單元是自定義外設(shè)，用硬件設(shè)計語言模塊化，該模塊輸入時鐘為27Mhz，接收來自視頻行場同步信號分離芯片的行同步信號、場同步信號，輸出字符控制信號給2路模擬復(fù)用器芯片。該模塊功能描述為:在行同步信號有效時進行像素列計數(shù)，無效時清零。行同步信號下降沿時進行像素行計數(shù)，場同步信號有效時清零。通過這樣的方式得到的計數(shù)值超過實際復(fù)合視頻信號的分辨率，需要確定有效的像素行列計數(shù)值，根據(jù)有效像素行列計數(shù)值來控制2路模擬復(fù)用器芯片的輸出，并重新像素行列計數(shù)。[0081 ] 告警目標(biāo)外接矩形框疊加描述為:當(dāng)有效像素列計數(shù)值等于告警目標(biāo)外接矩形框左邊界值或右邊界值時，有效像素行計數(shù)值大于等于告警目標(biāo)外接矩形框上邊界值且小于等于告警目標(biāo)外接矩形框下邊界值時，OSD單元輸出的字符控制信號電平置高，2路模擬復(fù)用器芯片選擇輸出可調(diào)電平，這樣屏幕顯示為告警目標(biāo)外接矩形框左右兩個邊界。當(dāng)有效像素行計數(shù)值等于告警目標(biāo)外接矩形框上邊界值或下邊界值時，有效像素列計數(shù)值大于等于告警目標(biāo)外接矩形框左邊界值且小于等于告警目標(biāo)外接矩形框右邊界值時，輸出字符控制信號電平置高，這樣屏幕顯示告警目標(biāo)外接矩形框的上下兩個邊界。至此完成告警目標(biāo)外接矩形框的疊加。
[0082]告警目標(biāo)外接矩形框坐標(biāo)值用(xl，yl) (x2，y2)表示，(xl，yl)為告警目標(biāo)外接矩形框左上角坐標(biāo)值，(x2，y2)為告警目標(biāo)外接矩形框右下角坐標(biāo)值；其中yl、y2為行邊界值，xUx2為列邊界值；xl為左邊界值，x2為右邊界值，yl為上邊界值，y2為下邊界值。
[0083]二、紅外熱成像熱點檢測告警裝置的告警方法
[0084]如圖4是紅外熱成像熱點檢測告警裝置程序流程圖:
[0085]步驟1，初始化異步串口 UART單元、定時器Timer單元、串行存儲EPCS單元；
[0086]步驟2，申請二值化圖像暫存空間，初始化總線寫主控制器模塊的寫地址及數(shù)據(jù)長度；
[0087]步驟3，讀取串行存儲EPCS64芯片內(nèi)存儲的二值化閾值、尖角數(shù)目閾值、告警目標(biāo)大小范圍、告警串口反饋開關(guān)、告警框疊加開關(guān)和最多告警目標(biāo)數(shù)量并賦給相應(yīng)變量；
[0088]步驟4，若N1SII微處理器單元接收到顯控終端發(fā)送的串口命令，則進行命令響應(yīng)，設(shè)置系統(tǒng)參數(shù)并進行下一步驟；若無則跳出串口命令響應(yīng)函數(shù)直接進入下一步驟；
[0089]步驟5，啟動總線寫主控制器模塊，等待圖像采集預(yù)處理單元的中斷信號，若等待超時則跳到步驟4，否則繼續(xù)下一步驟；
[0090]步驟6，采用行程判斷的快速連通域檢測算法提取熱點目標(biāo)外接矩形框坐標(biāo)，同時進行尖角判別和尖角數(shù)目統(tǒng)計；
[0091]步驟7，判斷各熱點目標(biāo)外接矩形框大小與熱點目標(biāo)尖角數(shù)目，若熱點目標(biāo)外接矩形框大小在設(shè)置范圍內(nèi)并尖角數(shù)目大于設(shè)定的閾值，則該熱點目標(biāo)即為告警目標(biāo)，將告警目標(biāo)外接矩形框坐標(biāo)值寫到OSD單元，OSD單元控制字符疊加電路在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框；
[0092]步驟8，將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值通過異步串口 UART單元和RS232電路發(fā)送給顯控終端，并返回步驟4繼續(xù)檢測。
[0093]紅外熱成像熱點檢測告警裝置的告警步驟為:
[0094]步驟1，初始化二值化閾值、初始化總線寫主控制模塊的寫地址及數(shù)據(jù)長度；
[0095]步驟2，若N1SII微處理器單元接收到顯控終端發(fā)送的串口命令，則進行命令響應(yīng)，設(shè)置系統(tǒng)參數(shù)并進行下一步驟；若無則直接跳出串口命令響應(yīng)函數(shù)直接進入下一步驟；
[0096]步驟3，啟動總線寫主控制模塊，等待圖像采集預(yù)處理單元的中斷信號，若等待超時則跳到步驟2，否則繼續(xù)下一步驟；
[0097]步驟4，采用行程判斷的快速連通域檢測算法掃描一遍二值化圖像數(shù)據(jù)，提取熱點目標(biāo)外接矩形框坐標(biāo)值，同時進行尖角檢測和尖角數(shù)目統(tǒng)計；
[0098]步驟5，判斷熱點目標(biāo)外接矩形框大小與熱點目標(biāo)尖角數(shù)目，若熱點目標(biāo)外接矩形框大小在設(shè)置范圍內(nèi)并尖角數(shù)目大于設(shè)定的閾值，則該熱點目標(biāo)即為告警目標(biāo)，將告警目標(biāo)外接矩形框坐標(biāo)值寫到OSD單元，OSD單元控制字符疊加電路在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框；
[0099]步驟6，將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值通過異步串口 UART單元和RS232電路發(fā)送給顯控終端，并返回步驟2繼續(xù)檢測。
【權(quán)利要求】
1.一種紅外熱成像熱點檢測告警裝置，其特征在于，包括: 紅外熱成像攝像機，用于生成原始圖像，并輸出復(fù)合視頻信號和LVDS信號； 智能分析板卡，接收來自紅外熱成像攝像機的復(fù)合視頻信號和LVDS信號，用于完成LVDS信號的分析處理，同時將復(fù)合視頻信號傳輸給顯控終端；當(dāng)智能分析板卡分析LVDS信號檢測到告警目標(biāo)時，智能分析板卡在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框后將復(fù)合視頻信號傳輸給顯控終端，同時將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值輸出給顯控終端，以在顯控終端顯示告警目標(biāo)位置。2.根據(jù)權(quán)利要求1所述的一種紅外熱成像熱點檢測告警裝置，其特征在于，所述智能分析板卡包括FPGA、字符疊加電路； 所述FPGA，接收來自紅外熱成像攝像機的LVDS信號，完成對LVDS信號的分析處理，當(dāng)FPGA分析LVDS信號檢測到告警目標(biāo)時，通過串行通信電路發(fā)送告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值給顯控終端；所述FPGA還接收來自字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路； 所述字符疊加電路，接收來自紅外熱成像攝像機復(fù)合視頻信號，并生成行場同步信號發(fā)送給FPGA ；當(dāng)FPGA分析LVDS信號檢測到告警目標(biāo)時，所述字符疊加電路在字符控制信號下在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框，然后輸出疊加了告警目標(biāo)外接矩形框的復(fù)合視頻信號給顯控終端。3.根據(jù)權(quán)利要求2所述的一種紅外熱成像熱點檢測告警裝置，其特征在于，所述FPGA包括圖像采集預(yù)處理單元、OSD單元、N1SII微處理器單元、異步串口 UART單元、SDRAM控制單元、Avalone總線單元； 所述圖像采集預(yù)處理單元，接收來自紅外熱成像攝像機的LVDS信號，用于將LVDS信號處理成熱點目標(biāo)與圖像背景分離的二值化圖像數(shù)據(jù)，并將二值化圖像數(shù)據(jù)通過Avalone總線單元以DMA方式寫到SDRAM控制單元控制的的外部SDRAM存儲器，完成二值化圖像數(shù)據(jù)寫操作后發(fā)送中斷信號給N1SII微處理器單元； 所述N1SII微處理器單元，訪問存儲在外部SDRAM存儲器中的二值化圖像數(shù)據(jù)，通過連通域檢測算法掃描二值化圖像數(shù)據(jù)，完成對熱點目標(biāo)大小、數(shù)目、外接矩形框特征的提取以及尖角的識別和尖角數(shù)目統(tǒng)計；同時判斷熱點目標(biāo)外接矩形框大小和尖角數(shù)目，若熱點目標(biāo)外接矩形框大小在設(shè)置范圍內(nèi)并尖角數(shù)目大于設(shè)定閾值，則該熱點目標(biāo)為告警目標(biāo)，所述N1SII微處理器單元將告警目標(biāo)矩形框坐標(biāo)值輸出給OSD單元，同時通過異步串口 UART單元和串行通信電路將告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值發(fā)送給顯控終端; 所述OSD單元，接收來自N1SII微處理器單元的告警目標(biāo)外接矩形框坐標(biāo)值和來自字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路；行場同步信號觸發(fā)OSD單元進行像素行列計數(shù)，并根據(jù)像素行列計數(shù)值和告警目標(biāo)外接矩形框的四個行列邊界值控制輸出字符控制信號電平的高低； 所述異步串口 UART單元，與Avalone總線單元和串行通信電路連接，用于傳輸告警目標(biāo)個數(shù)和告警目標(biāo)外接矩形框坐標(biāo)值給顯控終端； 所述SDRAM控制單元，與Avalone總線單元連接，用于外部SDRAM存儲器的讀寫時序控制和刷新操作。4.根據(jù)權(quán)利要求3所述的一種紅外熱成像熱點檢測告警裝置，其特征在于，所述圖像采集預(yù)處理單元包括LVDS接口模塊、數(shù)據(jù)串并轉(zhuǎn)換模塊、濾波模塊、圖像二值化模塊、總線寫主控制模塊； 所述LVDS接口模塊，接收來自紅外熱成像攝像機的LVDS信號，將LVDS信號轉(zhuǎn)換成2路串行數(shù)據(jù)信號和I路同步信號； 所述數(shù)據(jù)串并轉(zhuǎn)換模塊，接收來自LVDS接口模塊的2路串行數(shù)據(jù)信號和I路同步信號，根據(jù)同步信號，將2路串行數(shù)據(jù)信號轉(zhuǎn)換成14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，并產(chǎn)生幀起始信號； 所述濾波模塊，接收來自數(shù)據(jù)串并轉(zhuǎn)換模塊的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用二維中值濾波器濾除14位像素數(shù)據(jù)信號中的奇異干擾燥點； 所述圖像二值化模塊，接收來自濾波模塊的濾除奇異干擾燥點的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用像素值與像素值平均值差值法將14位像素數(shù)據(jù)信號轉(zhuǎn)換成熱點目標(biāo)和圖像背景分離的二值化圖像數(shù)據(jù)； 所述總線寫主控制模塊，接收來自圖像二值化模塊的二值化圖像數(shù)據(jù)，通過Avalone總線單元以DMA方式直接將二值化圖像數(shù)據(jù)寫到所述SDRAM控制單元控制的外部SDRAM存儲器中，完成二值化圖像數(shù)據(jù)寫操作后發(fā)送中斷信號給N1SII微處理器單元。5.根據(jù)權(quán)利要求2所述的一種紅外熱成像熱點檢測告警裝置，其特征在于，所述字符疊加電路包括: 視頻放大電路，接收來自紅外熱成像攝像機的復(fù)合視頻信號，將復(fù)合視頻信號放大后輸出兩路復(fù)合視頻信號； 行場同步信號分離電路，接收來自視頻放大電路的一路復(fù)合視頻信號進行行場同步信號分離，輸出行同步信號、場同步信號給OSD單元； 模擬信號選擇電路，接收來自視頻放大電路的一路復(fù)合視頻信號和來自O(shè)SD單元的字符控制信號，同時給模擬信號選擇電路輸入用電阻分壓實現(xiàn)的可調(diào)電平；當(dāng)字符控制信號為低電平時，所述模擬信號選擇電路輸出復(fù)合視頻信號，當(dāng)字符控制信號為高電平時，所述模擬信號選擇電路輸出可調(diào)電平，所述模擬信號選擇電路的輸出傳輸給視頻放大電路，經(jīng)視頻放大電路放大后輸出給顯控終端；當(dāng)所述模擬信號選擇電路輸出可調(diào)電平時，在顯控終端顯示告警目標(biāo)外接矩形框的四個邊界，即完成在復(fù)合視頻信號上疊加告警目標(biāo)外接矩形框。6.根據(jù)權(quán)利要求4所述的一種紅外熱成像熱點檢測告警裝置，其特征在于，所述圖像采集預(yù)處理單元還包括Avalone從端口模塊，所述Avalone從端口模塊，分別與Avalone總線單元、圖像二值化模塊、總線寫主控制模塊連接，用于定義圖像采集預(yù)處理單元的寄存器以及中斷信號，寄存器包括二值化閾值寄存器、寫地址寄存器、數(shù)據(jù)長度寄存器和外設(shè)控制寄存器。7.根據(jù)權(quán)利要求3所述的一種紅外熱成像熱點檢測告警裝置，其特征在于，所述FPGA還包括串行存儲EPCS單元、定時器Timer單元: 所述串行存儲EPCS單元，與所述Avalone總線單元連接，還與外部串行配置電路連接，完成軟件程序的啟動；同時N1S II微處理器單元通過所述串行存儲EPCS單元實現(xiàn)對外部串行配置電路的讀寫訪問控制。8.根據(jù)權(quán)利要求2所述的一種紅外熱成像熱點檢測告警裝置，其特征在于，所述智能分析板卡還包括: 串行配置電路，與所述FPGA的串行存儲EPCS單元連接，用于存儲FPGA配置數(shù)據(jù)、用戶程序映像及系統(tǒng)參數(shù)數(shù)據(jù)； SDRAM存儲器，與所述FPGA的SDRAM控制單元連接，作為軟件程序運行空間和圖像存儲空間； 串行通信電路，與所述FPGA的異步串口 UART單元連接，還與顯控終端連接，實現(xiàn)TTL信號電平與RS232信號電平之間的轉(zhuǎn)換。
【文檔編號】G08B17-12GK204270461SQ201420627760
【發(fā)明者】王翠萍 [申請人]王翠萍