一種紅外熱成像設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及紅外技術(shù)，特別涉及一種紅外熱成像設(shè)備。
【背景技術(shù)】
[0002]現(xiàn)有的紅外熱成像設(shè)備按照功能可分為兩種類型，即測(cè)溫型和非測(cè)溫型，非測(cè)溫型又可稱為觀測(cè)型。
[0003]通常，測(cè)溫型的紅外熱成像設(shè)備僅能實(shí)現(xiàn)對(duì)于被測(cè)物體表面不同點(diǎn)的測(cè)溫功能，而觀測(cè)型的紅外熱成像設(shè)備僅能實(shí)現(xiàn)觀測(cè)功能，即以觀測(cè)圖像的形式顯示出被測(cè)物體表面不同點(diǎn)的溫度差別。
[0004]可見(jiàn)，現(xiàn)有的紅外熱成像設(shè)備功能單一，從而限制了紅外熱成像設(shè)備的適用范圍。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供了一種紅外熱成像設(shè)備，同時(shí)具備測(cè)溫和觀測(cè)功能，功能更為豐富。
[0006]為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0007]一種紅外熱成像設(shè)備，包括:FPGA和主芯片；
[0008]所述FPGA，用于對(duì)接收到的原始數(shù)據(jù)進(jìn)行預(yù)處理，并分別根據(jù)預(yù)處理后的數(shù)據(jù)生成觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)，發(fā)送給所述主芯片；
[0009]所述主芯片，用于根據(jù)接收到的觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)完成觀測(cè)和測(cè)溫。
[0010]可見(jiàn)，本發(fā)明所述紅外熱成像設(shè)備同時(shí)具備測(cè)溫和觀測(cè)功能，功能更為豐富，從而適用范圍更為廣泛；而且，可做到實(shí)時(shí)處理，即能夠?qū)崿F(xiàn)實(shí)時(shí)的觀測(cè)和測(cè)溫功能。
【附圖說(shuō)明】
[0011]圖1為本發(fā)明紅外熱成像設(shè)備實(shí)施例的組成結(jié)構(gòu)示意圖。
[0012]圖2為本發(fā)明FPGA的組成結(jié)構(gòu)示意圖。
[0013]圖3為本發(fā)明像素點(diǎn)復(fù)合方式的時(shí)序示意圖。
[0014]圖4為本發(fā)明行復(fù)合方式的時(shí)序示意圖。
[0015]圖5為本發(fā)明行復(fù)合方式的幀結(jié)構(gòu)示意圖。
[0016]圖6為本發(fā)明幀復(fù)合方式的時(shí)序示意圖。
【具體實(shí)施方式】
[0017]為了使本發(fā)明的技術(shù)方案更加清楚、明白，以下參照附圖并舉實(shí)施例，對(duì)本發(fā)明所述方案作進(jìn)一步的詳細(xì)說(shuō)明。
[0018]圖1為本發(fā)明紅外熱成像設(shè)備實(shí)施例的組成結(jié)構(gòu)示意圖。如圖1所示，包括:現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA,Field Programmable Gate Array)和主芯片，另外,還可進(jìn)一步包括:光學(xué)系統(tǒng)、紅外探測(cè)器、A/D轉(zhuǎn)換模塊、D/A轉(zhuǎn)換模塊、閃存(FLASH)和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DDR, Double Data Rate Synchronous Dynamic Random Access Memory)等，為簡(jiǎn)化附圖，未表示出FLASH和DDR。
[0019]紅外探測(cè)器將進(jìn)入光學(xué)系統(tǒng)的、被測(cè)物體(熱輻射體)發(fā)出的紅外輻射轉(zhuǎn)變?yōu)橄鄳?yīng)的電信號(hào)，并將得到的電信號(hào)發(fā)送給A/D轉(zhuǎn)換模塊；A/D轉(zhuǎn)換模塊對(duì)接收到的電信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，并將模數(shù)轉(zhuǎn)換后的數(shù)據(jù)作為原始數(shù)據(jù)，發(fā)送給FPGA，所述原始數(shù)據(jù)通常為帶有溫度信息的14bit數(shù)字信號(hào)。
[0020]較佳地，為了提高信號(hào)質(zhì)量，對(duì)于得到的電信號(hào)，還可進(jìn)一步進(jìn)行放大和整形等處理，之后再進(jìn)行模數(shù)轉(zhuǎn)換。
[0021]以下對(duì)其它各模塊的功能分別進(jìn)行介紹。
[0022]一)FPGA
[0023]本發(fā)明所述方案中，F(xiàn)PGA用于對(duì)接收到的原始數(shù)據(jù)進(jìn)行預(yù)處理，并分別根據(jù)預(yù)處理后的數(shù)據(jù)生成觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)，發(fā)送給主芯片。
[0024]圖2為本發(fā)明FPGA的組成結(jié)構(gòu)示意圖。如圖2所示，包括:預(yù)處理模塊、觀測(cè)數(shù)據(jù)生成模塊、測(cè)溫?cái)?shù)據(jù)生成模塊以及合并模塊。
[0025]I)預(yù)處理模塊
[0026]預(yù)處理模塊用于對(duì)接收到的原始數(shù)據(jù)進(jìn)行預(yù)處理，并將預(yù)處理后的數(shù)據(jù)分別發(fā)送給觀測(cè)數(shù)據(jù)生成模塊和測(cè)溫?cái)?shù)據(jù)生成模塊。
[0027]如圖2所示，預(yù)處理模塊中可具體包括:非均勻性校正單元和盲元校正單元。
[0028]其中，非均勻性校正單元，用于對(duì)接收到的14bit的原始數(shù)據(jù)進(jìn)行非均勻性校正，并將非均勻性校正后的14bit數(shù)據(jù)發(fā)送給盲元校正單元。
[0029]盲元校正單元，用于對(duì)接收到的非均勻性校正后的14bit數(shù)據(jù)進(jìn)行盲元校正，并將盲元校正后的14bit數(shù)據(jù)分別發(fā)送給觀測(cè)數(shù)據(jù)生成模塊和測(cè)溫?cái)?shù)據(jù)生成模塊。
[0030]具體地，可在FLASH中保存有紅外熱成像設(shè)備出廠前，上位機(jī)生成并通過(guò)通用異步收發(fā)傳輸(UART, Universal Asynchronous Receiver Transmitter)接口發(fā)送到 FLASH中的非均勻性校正參數(shù)和盲元校正參數(shù)。
[0031]相應(yīng)地，非均勻性校正單元可從FLASH中獲取非均勻性校正參數(shù)，并根據(jù)獲取到的非均勻性校正參數(shù)完成非均勻性校正；同樣，盲元校正單元可從FLASH中獲取盲元校正參數(shù)，并根據(jù)獲取到的盲元校正參數(shù)完成盲元校正。
[0032]較佳地，非均勻性校正單元和盲元校正單元均支持開(kāi)關(guān)模式。
[0033]這樣，當(dāng)上位機(jī)生成非均勻性校正參數(shù)時(shí)，即在進(jìn)行參數(shù)提取時(shí)，可令非均勻性校正單元處于關(guān)閉模式，從而使得參數(shù)提取可基于14bit的原始數(shù)據(jù)進(jìn)行，進(jìn)而提高了后續(xù)校正結(jié)果的準(zhǔn)確性。
[0034]類似地，當(dāng)上位機(jī)生成盲元校正參數(shù)時(shí)，即在做盲元判定時(shí)，可令盲元校正單元處于關(guān)閉模式，從而使得盲元判定可基于非均勻性校正后的14bit數(shù)據(jù)進(jìn)行，進(jìn)而提高了后續(xù)校正結(jié)果的準(zhǔn)確性。
[0035]如何進(jìn)行參數(shù)提取和盲元判定以及如何進(jìn)行非均勻性校正和盲元校正均為現(xiàn)有技術(shù)。
[0036]當(dāng)紅外熱成像設(shè)備上電工作時(shí)(出廠后)，非均勻性校正單元和盲元校正單元均處于開(kāi)啟模式。
[0037]2)觀測(cè)數(shù)據(jù)生成模塊
[0038]觀測(cè)數(shù)據(jù)生成模塊用于根據(jù)接收到的預(yù)處理后的數(shù)據(jù)生成觀測(cè)數(shù)據(jù)，并將生成的觀測(cè)數(shù)據(jù)發(fā)送給合并模塊。
[0039]如圖2所示，觀測(cè)數(shù)據(jù)生成模塊中可具體包括:壓縮單元、去噪單元、圖像增強(qiáng)單元和偽彩色處理單元。
[0040]壓縮單元，用于利用預(yù)定壓縮算法，對(duì)接收到的14bit數(shù)據(jù)進(jìn)行從14bit到Sbit的映射，并將得到的8bit數(shù)據(jù)發(fā)送給去噪單元。
[0041]去噪單元，用于對(duì)接收到的Sbit數(shù)據(jù)進(jìn)行去噪處理，并將去噪處理后的Sbit數(shù)據(jù)發(fā)送給圖像增強(qiáng)單元。
[0042]圖像增強(qiáng)單元，用于對(duì)接收到的去噪處理后的Sbit數(shù)據(jù)進(jìn)行圖像增強(qiáng)處理，并將圖像增強(qiáng)處理后的8bit數(shù)據(jù)發(fā)送給偽彩色處理單元。
[0043]偽彩色處理單元，用于對(duì)接收到的圖像增強(qiáng)處理后的Sbit數(shù)據(jù)進(jìn)行偽彩色處理，并將偽彩色處理后的16bit數(shù)據(jù)發(fā)送給合并模塊。
[0044]如何進(jìn)行14bit到Sbit的映射、去噪、圖像增強(qiáng)以及偽彩色處理等均為現(xiàn)有技術(shù)。
[0045]如圖2所示，觀測(cè)數(shù)據(jù)生成模塊中還可進(jìn)一步包括:縮放單元和656編碼單元。
[0046]相應(yīng)地，偽彩色處理單元可進(jìn)一步用于，將偽彩色處理后的16bit數(shù)據(jù)發(fā)送給縮放單元。
[0047]縮放單元，用于對(duì)接收到的偽彩色處理后的16bit數(shù)據(jù)進(jìn)行縮放處理，并將縮放處理后的16bit數(shù)據(jù)發(fā)送給656編碼單元。
[0048]656編碼單元，用于對(duì)接收到的縮放處理后的16bit數(shù)據(jù)進(jìn)行656編碼，并將656編碼后的數(shù)據(jù)發(fā)送給D/A轉(zhuǎn)換模塊。
[0049]D/A轉(zhuǎn)換模塊，用于對(duì)接收到的656編碼后的數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換，得到進(jìn)行本地顯示所需的數(shù)據(jù)。
[0050]可將數(shù)模轉(zhuǎn)換后的數(shù)據(jù)在本地顯示，以便于進(jìn)行現(xiàn)場(chǎng)的安裝及調(diào)試等。
[0051]如何進(jìn)行縮放、656編碼、數(shù)模轉(zhuǎn)換以及本地顯示等均為現(xiàn)有技術(shù)。
[0052]3)測(cè)溫?cái)?shù)據(jù)生成模塊
[0053]測(cè)溫?cái)?shù)據(jù)生成模塊用于根據(jù)接收到的預(yù)處理后的數(shù)據(jù)生成測(cè)溫?cái)?shù)據(jù)，并將生成的測(cè)溫?cái)?shù)據(jù)發(fā)送給合并模塊。
[0054]如圖2所示，測(cè)溫?cái)?shù)據(jù)生成模塊中可包括:測(cè)溫?cái)?shù)據(jù)轉(zhuǎn)換單元。
[0055]測(cè)溫?cái)?shù)據(jù)轉(zhuǎn)換單元，用于將接收到的盲元校正后的14bit數(shù)據(jù)轉(zhuǎn)換為可反映被測(cè)物體真實(shí)溫度的14bit測(cè)溫?cái)?shù)據(jù)，并發(fā)送給合并模塊。
[0056]具體地，可在FLASH中保存有紅外熱成像設(shè)備出廠前，上位機(jī)生成并通過(guò)UART接口發(fā)送到FLASH中的轉(zhuǎn)換曲線。相應(yīng)地，測(cè)溫?cái)?shù)據(jù)轉(zhuǎn)換單元可從FLASH中獲取轉(zhuǎn)換曲線，并根據(jù)獲取到的轉(zhuǎn)換曲線完成數(shù)據(jù)轉(zhuǎn)換。
[0057]另外，測(cè)溫?cái)?shù)據(jù)轉(zhuǎn)換單元也可支持開(kāi)關(guān)模式。
[0058]這樣，當(dāng)上位機(jī)通過(guò)測(cè)溫標(biāo)定擬合生成轉(zhuǎn)換曲線時(shí)，可令測(cè)溫?cái)?shù)據(jù)轉(zhuǎn)換單元處于關(guān)閉模式，從而使得標(biāo)定過(guò)程可基于盲元校正后的14bit數(shù)據(jù)進(jìn)行，進(jìn)而提高了后續(xù)轉(zhuǎn)換結(jié)果的準(zhǔn)確性。
[0059]當(dāng)紅外熱成像設(shè)備上電工作時(shí)(出廠后)，測(cè)溫?cái)?shù)據(jù)轉(zhuǎn)換單元將處于開(kāi)啟模式。
[0060]如何生成轉(zhuǎn)換曲線以及如何進(jìn)行數(shù)據(jù)轉(zhuǎn)換均為現(xiàn)有技術(shù)。
[0061]4)合并模塊
[0062]合并模塊用于對(duì)接收到的觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)進(jìn)行合并，并將合并后的數(shù)據(jù)發(fā)送給主芯片。
[0063]如圖2所示，合并模塊中可具體包括:合并處理單元，另外還可進(jìn)一步包括:融合單元。
[0064]合并處理單元，用于當(dāng)FPGA采用特殊頻點(diǎn)的數(shù)據(jù)傳輸方式向主芯片傳輸數(shù)據(jù)時(shí)，將接收到的觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)進(jìn)行合并后寫(xiě)入到DDR中，之后按照發(fā)送時(shí)鐘頻點(diǎn)將合并后的數(shù)據(jù)按照幀的格式從DDR中讀出，并發(fā)送給主芯片；當(dāng)FPGA采用非特殊頻點(diǎn)的數(shù)據(jù)傳輸方式向主芯片傳輸數(shù)據(jù)時(shí)，將接收到的觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)進(jìn)行合并后，發(fā)送給主芯片。
[0065]當(dāng)存在控制信息需要發(fā)送時(shí)，融合單元將獲取到的控制信息與接收自合并處理單元的合并后的數(shù)據(jù)進(jìn)行融合，并將融合后的數(shù)據(jù)發(fā)送給主芯片，如何進(jìn)行融合為現(xiàn)有技術(shù)。
[0066]如果采用特殊頻點(diǎn)的數(shù)據(jù)傳輸方式，探測(cè)器工作時(shí)鐘頻點(diǎn)和發(fā)送時(shí)鐘頻點(diǎn)很難保證來(lái)源于同一時(shí)鐘源，為了進(jìn)行時(shí)鐘域?qū)R，需要先將觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)進(jìn)行合并后寫(xiě)入到DDR中，之后再按照發(fā)送時(shí)鐘頻點(diǎn)將合并后的數(shù)據(jù)按照幀的格式從DDR中讀取出來(lái)，如果采用非特殊頻點(diǎn)的數(shù)據(jù)傳輸方式，則無(wú)需經(jīng)過(guò)DDR緩存等處理，從而節(jié)省了內(nèi)存帶寬的開(kāi)銷(xiāo)。
[0067]在實(shí)際應(yīng)用中，合并處理單元在對(duì)接收到的觀測(cè)數(shù)據(jù)和測(cè)溫?cái)?shù)據(jù)進(jìn)行合并時(shí)，可采用以下合并方式之一:像素點(diǎn)復(fù)合、行復(fù)合、幀復(fù)合，并可采用以下同步方式之一:內(nèi)同步、外同步；具體采用哪種方式可根據(jù)實(shí)際需要而定。
[0068]圖3為本發(fā)明像素點(diǎn)復(fù)合方式的時(shí)序示意圖。如圖3所示，其中的CHOPO表示通道O的第O個(gè)像素點(diǎn)，CHlPO表示通道I的第O個(gè)像素點(diǎn),依此類推。
[0069]圖4為本發(fā)明行復(fù)合方式的時(shí)序示意圖。如圖4所示，其中的斜線區(qū)域表示消隱區(qū)；CH0LINEX+0表示通道O的第X+0行，CH1LINEY+0表示通道I的第Y+0行，依此類推；HD表示原時(shí)鐘域內(nèi)的行同步信號(hào)，HD_2表示新(復(fù)合后)時(shí)鐘域內(nèi)的行同步信號(hào)。
[0070]圖5為本發(fā)明行復(fù)合方式的幀結(jié)構(gòu)示意圖。如圖5所示，數(shù)據(jù)無(wú)效區(qū)包含在VD