一種cpu互聯(lián)系統(tǒng)及實(shí)現(xiàn)方法
【專利摘要】本發(fā)明提供了一種CPU互聯(lián)系統(tǒng)及實(shí)現(xiàn)方法，CPU互聯(lián)系統(tǒng)包括八個(gè)CPU；其中，每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于1。根據(jù)本方案，可以使八路服務(wù)器中任意兩個(gè)CPU之間的數(shù)據(jù)訪問的最短距離不超過兩跳。
【專利說明】
一種CPU互聯(lián)系統(tǒng)及實(shí)現(xiàn)方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及服務(wù)器技術(shù)領(lǐng)域，特別涉及一種CPU互聯(lián)系統(tǒng)及實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002]隨著用戶對服務(wù)器的計(jì)算需求的提高，用戶對單臺(tái)服務(wù)器的處理能力要求越來越高。對于服務(wù)器，一般用路來劃分處理能力，每路指一個(gè)CPU，八路服務(wù)器就是指同時(shí)可以支持8個(gè)CPU的服務(wù)器。八路服務(wù)器與傳統(tǒng)服務(wù)器相比，在處理能力上與傳統(tǒng)服務(wù)器相比具有很大的優(yōu)勢。
[0003]CPU互聯(lián)的架構(gòu)直接決定CPU之間數(shù)據(jù)訪問的效率?，F(xiàn)有的八路服務(wù)器是八個(gè)具有三組QPI總線的CPU代表立方體的八個(gè)端點(diǎn)，CPU互聯(lián)的QPI總線代表立方體的12條邊，位于立方體的對角線的兩個(gè)端點(diǎn)上的CPU相互訪問時(shí)，最短距離為3跳，S卩CPU必需經(jīng)過其它兩個(gè)(PU才能完成數(shù)據(jù)的訪問。
[0004]可見，現(xiàn)有的CPU互聯(lián)的架構(gòu)在位于立方體的對角線的兩個(gè)端點(diǎn)上的CPU相互訪問時(shí)，最短距離為3跳，影響了數(shù)據(jù)訪問的效率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例提供了一種CPU互聯(lián)系統(tǒng)及實(shí)現(xiàn)方法，可以使八路服務(wù)器的任意兩個(gè)CPU之間相互訪問的最短距離不超過兩跳。
[0006]本發(fā)明實(shí)施例提供了一種CPU互聯(lián)系統(tǒng)，包括:八個(gè)CPU;其中，
[0007]每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于I。
[0008]優(yōu)選地，
[0009]所述八個(gè)CPU包括由四個(gè)CPU組成的第一計(jì)算板和由另外四個(gè)CPU組成的第二計(jì)算板；
[0010]所述第一計(jì)算板中的四個(gè)CPU依次首尾相連，所述第二計(jì)算板中的四個(gè)CPU依次首尾相連；
[0011]所述第一計(jì)算板中的相鄰兩個(gè)CPU與所述第二計(jì)算板中與該相鄰兩個(gè)CPU位置相應(yīng)的兩個(gè)CPU--對應(yīng)連接，所述第一計(jì)算板中另外兩個(gè)CPU中每一個(gè)CPU與所述第二計(jì)算板中另外兩個(gè)CPU中位置不相應(yīng)的CPU相連。
[0012]優(yōu)選地，
[0013]每一個(gè)CPU與另外七個(gè)CI3U中的三個(gè)CPU相連的連接線包括:快速通道互聯(lián)QPI總線。
[0014]本發(fā)明實(shí)施例提供了一種CPU互聯(lián)系統(tǒng)的實(shí)現(xiàn)方法，包括:
[0015]將八個(gè)CPU中每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，以使每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于I。
[0016]優(yōu)選地，
[0017]所述將八個(gè)CPU中每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連包括:
[0018]依次首尾連接四個(gè)CPU，組成的第一計(jì)算板，依次首尾連接另外四個(gè)CPU，組成第二計(jì)算板；
[0019]將所述第一計(jì)算板中的相鄰兩個(gè)CPU與所述第二計(jì)算板中與該相鄰兩個(gè)CPU位置相應(yīng)的兩個(gè)CPU—一對應(yīng)連接，將所述第一計(jì)算板中另外兩個(gè)CPU中每一個(gè)CPU與所述第二計(jì)算板中另外兩個(gè)CPU中位置不相應(yīng)的CPU相連。
[0020]優(yōu)選地，
[0021 ] 所述連接每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU包括:
[0022]通過快速通道互聯(lián)QPI總線連接每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU。
[0023]本發(fā)明實(shí)施例提供了一種CPU互聯(lián)系統(tǒng)及實(shí)現(xiàn)方法，通過八個(gè)CPU相互連接，每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于I，從而可以使任意兩個(gè)CPU進(jìn)行數(shù)據(jù)訪問時(shí)的最短距離不超過兩跳，從而可以提高八路服務(wù)器中CPU之間的數(shù)據(jù)訪問效率。
【附圖說明】
[0024]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0025]圖1是本發(fā)明一個(gè)實(shí)施例提供的一種CPU互聯(lián)系統(tǒng)結(jié)構(gòu)圖；
[0026]圖2是本發(fā)明又一個(gè)實(shí)施例提供的一種CPU互聯(lián)系統(tǒng)結(jié)構(gòu)圖；
[0027]圖3是本發(fā)明一個(gè)實(shí)施例提供的一種CPU互聯(lián)系統(tǒng)實(shí)現(xiàn)方法流程圖。
【具體實(shí)施方式】
[0028]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例，基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0029]如圖1所示，本發(fā)明實(shí)施例提供了一種CPU互聯(lián)系統(tǒng)，該CPU互聯(lián)系統(tǒng)可以包括:八個(gè)CPU;其中，
[0030]每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于I。
[0031]根據(jù)本發(fā)明的CPU互聯(lián)系統(tǒng)，通過八個(gè)CPU相互連接，每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于I，從而可以使任意兩個(gè)CPU進(jìn)行數(shù)據(jù)訪問時(shí)的最短距離不超過兩跳，從而可以提高八路服務(wù)器中CPU之間的數(shù)據(jù)訪問效率。
[0032]如圖2所示，在本發(fā)明的一個(gè)實(shí)施例中，該CPU互聯(lián)系統(tǒng)至少可以包括如下一種連接方式:
[0033]所述八個(gè)CPU包括由四個(gè)CPU組成的第一計(jì)算板201和由另外四個(gè)CPU組成的第二計(jì)算板202 ；
[0034]所述第一計(jì)算板201中的四個(gè)CPU依次首尾相連，所述第二計(jì)算板202中的四個(gè)CPU依次首尾相連；
[0035]所述第一計(jì)算板201中的相鄰兩個(gè)CPU與所述第二計(jì)算板202中與該相鄰兩個(gè)CPU位置相應(yīng)的兩個(gè)CPU——對應(yīng)連接，所述第一計(jì)算板201中另外兩個(gè)CPU中每一個(gè)CPU與所述第二計(jì)算板202中另外兩個(gè)CPU中位置不相應(yīng)的CPU相連。
[0036]具體地，四個(gè)CPU依次首尾相連構(gòu)成四邊形，四邊形可以為長方形、正方形、菱形或四個(gè)CPU位于不同平面所形成的四邊形，下面以該四邊形為正方形為例對本實(shí)施例進(jìn)行說明。
[0037]第一計(jì)算板的四個(gè)CPU和第二計(jì)算板的四個(gè)CPU代表立方體的八個(gè)端點(diǎn)，構(gòu)成立方體拓?fù)浣Y(jié)構(gòu)。
[0038]舉例來說，第一計(jì)算板的四個(gè)0?1]分別為0?1]1工?1]2、0?1]3工?1]4，0?1]1與0?1]2連接，CPU2與CPU3連接，CPU3與CPU4連接，CPU4與CPUl連接；第二計(jì)算板的四個(gè)CPU分別為CPU5、CPU6、CPU7、CPU8，CPU5 與 CPU6 連接，CPU6 與 CPU7 連接，CPU7 與 CPU8 連接，CPU8 與 CPU5 連接；第一計(jì)算板與第二計(jì)算板連接時(shí)，CPUl與CPU5連接，CPU2與CPU7連接，CPU3與CPU6連接，CPU4與CPU8連接。
[0039]在本發(fā)明的一個(gè)實(shí)施例中，每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連的連接線包括:QPI(Quick Path Interconnect，快速通道互聯(lián))總線。
[0040]其中，QPI總線，官方名字叫做CSI，Common System Interface公共系統(tǒng)接口，用來實(shí)現(xiàn)芯片之間的直接互聯(lián)。在八路服務(wù)器中，每個(gè)CPU通過QPI總線與其他CPU進(jìn)行數(shù)據(jù)的訪問，無需通過北橋進(jìn)行轉(zhuǎn)發(fā)，可以提升八路服務(wù)器的CPU之間的數(shù)據(jù)訪問效率。
[0041]本發(fā)明實(shí)施例提供了一種CPU互聯(lián)系統(tǒng)的實(shí)現(xiàn)方法，包括:
[0042]將八個(gè)CPU中每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，以使每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于I。
[0043]如圖3所示，在本發(fā)明的一個(gè)實(shí)施例中，CPU互聯(lián)系統(tǒng)的實(shí)現(xiàn)方法包括:
[0044]步驟301:通過QPI總線依次首尾連接四個(gè)CPU，組成的第一計(jì)算板，依次首尾連接另外四個(gè)CPU，組成第二計(jì)算板。
[0045]舉例來說，四個(gè)CPU分別為CPUl、CPU2、CPU3、CPU4，其中CPUl與CPU2連接，CPU2與CPU3連接，CPU3與CPU4連接，CPU4與CPUl連接，四個(gè)CPU組成第一計(jì)算板;另外四個(gè)CPU分別為 CPU5、CPU6、CPU7、CPU8，其中 CPU5 與 CPU6 連接，CPU6 與 CPU7 連接，CPU7 與 CPU8 連接，CPU8 與CPU5連接，四個(gè)CPU組成第二計(jì)算板。
[0046]步驟302:通過QPI總線將第一計(jì)算板中的相鄰兩個(gè)CPU與所述第二計(jì)算板中與該相鄰兩個(gè)CPU位置相應(yīng)的兩個(gè)CPU—一對應(yīng)連接，將所述第一計(jì)算板中另外兩個(gè)CPU中每一個(gè)CPU與所述第二計(jì)算板中另外兩個(gè)CPU中位置不相應(yīng)的CPU相連。
[0047]具體地，可以將第一計(jì)算板的CPUl和CPU4第二計(jì)算板的CPU5和CPU8對應(yīng)連接，將第一計(jì)算板的CPU2與第二計(jì)算板的CPU7連接，CPU3余CPU6對應(yīng)連接。
[0048]綜上，本發(fā)明實(shí)施例至少可以實(shí)現(xiàn)如下有益效果:
[0049]1、本發(fā)明實(shí)施例中，通過八個(gè)CPU相互連接，每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，每兩個(gè)CPU之間的連接線路上所包括的CPU個(gè)數(shù)不大于I，從而可以使任意兩個(gè)CPU進(jìn)行數(shù)據(jù)訪問時(shí)的最短距離不超過兩跳，從而可以提高八路服務(wù)器中CPU之間的數(shù)據(jù)訪問效率。
[0050]2、本發(fā)明實(shí)施例中，通過QPI總線進(jìn)行CPU之間的連接，可以使CPU通過QPI總線直接進(jìn)行數(shù)據(jù)的訪問，從而提高八路服務(wù)器中CPU之間的數(shù)據(jù)訪問效率。
[0051]上述裝置內(nèi)的各單元之間的信息交互、執(zhí)行過程等內(nèi)容，由于與本發(fā)明方法實(shí)施例基于同一構(gòu)思，具體內(nèi)容可參見本發(fā)明方法實(shí)施例中的敘述，此處不再贅述。
[0052]需要說明的是，在本文中，諸如第一和第二之類的關(guān)系術(shù)語僅僅用來將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個(gè)〃.....”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同因素。
[0053]本領(lǐng)域普通技術(shù)人員可以理解:實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲(chǔ)在計(jì)算機(jī)可讀取的存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟;而前述的存儲(chǔ)介質(zhì)包括:ROM、RAM、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)中。
[0054]最后需要說明的是:以上所述僅為本發(fā)明的較佳實(shí)施例，僅用于說明本發(fā)明的技術(shù)方案，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種CRJ互聯(lián)系統(tǒng)，其特征在于，包括:八個(gè)CRJ;其中， 每一個(gè)CI3U與另外七個(gè)CI3U中的三個(gè)CI3U相連，每兩個(gè)CI3U之間的連接線路上所包括的CPU個(gè)數(shù)不大于I。2.根據(jù)權(quán)利要求1所述的CPU互聯(lián)系統(tǒng)，其特征在于，所述八個(gè)CHJ包括由四個(gè)CPU組成的第一計(jì)算板和由另外四個(gè)(PU組成的第二計(jì)算板； 所述第一計(jì)算板中的四個(gè)CPU依次首尾相連，所述第二計(jì)算板中的四個(gè)CPU依次首尾相連； 所述第一計(jì)算板中的相鄰兩個(gè)CPU與所述第二計(jì)算板中與該相鄰兩個(gè)CPU位置相應(yīng)的兩個(gè)CPU—一對應(yīng)連接，所述第一計(jì)算板中另外兩個(gè)CPU中每一個(gè)CPU與所述第二計(jì)算板中另外兩個(gè)CPU中位置不相應(yīng)的CPU相連。3.根據(jù)權(quán)利要求1和2中任一所述的CPU互聯(lián)系統(tǒng)，其特征在于，每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連的連接線包括:快速通道互聯(lián)QPI總線。4.一種CRJ互聯(lián)系統(tǒng)的實(shí)現(xiàn)方法，其特征在于，包括: 將八個(gè)CPU中每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU相連，以使每兩個(gè)CPU之間的連接線路上所包括的(PU個(gè)數(shù)不大于I。5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述將八個(gè)CPU中每一個(gè)CTU與另外七個(gè)CPU中的三個(gè)CPU相連，包括: 依次首尾連接四個(gè)CPU，組成的第一計(jì)算板，依次首尾連接另外四個(gè)CPU，組成第二計(jì)算板； 將所述第一計(jì)算板中的相鄰兩個(gè)CPU與所述第二計(jì)算板中與該相鄰兩個(gè)CPU位置相應(yīng)的兩個(gè)CPU—一對應(yīng)連接，將所述第一計(jì)算板中另外兩個(gè)CPU中每一個(gè)CPU與所述第二計(jì)算板中另外兩個(gè)CPU中位置不相應(yīng)的CPU相連。6.根據(jù)權(quán)利要求4和5中任一所述的方法，其特征在于，所述連接每一個(gè)CPU與另外七個(gè)CPU中的三個(gè)CPU包括: 通過快速通道互聯(lián)QPI總線連接每一個(gè)CRJ與另外七個(gè)CRJ中的三個(gè)CRJ。
【文檔編號(hào)】G06F15/173GK105893322SQ201610202874
【公開日】2016年8月24日
【申請日】2016年4月1日
【發(fā)明人】黃家明, 喬英良, 李冠廣
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司