。
[0029]FPGA功率管理系統(tǒng)包括主功率管理集成電路(HPMIC)Il，其經(jīng)由FPGA配置/監(jiān)測(cè)總線14連接至FPGA的系統(tǒng)功率控制模塊12，并且經(jīng)由功率配置/監(jiān)測(cè)總線15連接至計(jì)算裝置。該計(jì)算裝置經(jīng)由另一配置/監(jiān)測(cè)總線17進(jìn)一步連接至FPGA系統(tǒng)功率控制模塊12 APGA系統(tǒng)控制模塊12被配置為協(xié)調(diào)和執(zhí)行FPGA與主功率管理集成電路11之間所需通信的傳輸。
[0030]圖2中示出了HPMIC的優(yōu)選實(shí)施方式。為清楚起見(jiàn)，省略了輸入電壓。功率分析器模塊27測(cè)量由？?6六電源軌29、210、211(圖1中的119、110、111)上的穩(wěn)壓器23、24、25生成的電壓輸出端Vl至V3上的電流，并向配置與監(jiān)測(cè)模塊22以及主控制器28逐周期地提供動(dòng)態(tài)電流測(cè)量值和平均電流。出于監(jiān)測(cè)和協(xié)同設(shè)計(jì)的目的，功率配置/監(jiān)測(cè)總線15可以將電流測(cè)量值和/或其它相關(guān)數(shù)據(jù)通信給FPGA系統(tǒng)設(shè)計(jì)者。
[0031]在系統(tǒng)中，可以優(yōu)選集中主控制器28以及主PMIC中相關(guān)聯(lián)的控制、時(shí)鐘及定時(shí)單元的處理。現(xiàn)在返回圖1，因此設(shè)置了至從PMIC 18的通信總線16(圖2中的26)，以便配置和控制從PMIC 18。圖3中示出了從PMIC 31。為清楚起見(jiàn)，再次省略了輸入電壓。功率分析器模塊37測(cè)量由FPGA電源軌312、313、314(圖1中的112、113、114)上的穩(wěn)壓器33、34、35生成的電壓輸出端Vl至V3上的電流，并向配置與監(jiān)測(cè)模塊32逐周期地提供動(dòng)態(tài)電流測(cè)量值和平均電流。通信總線36(圖2中的26)可以將電流測(cè)量值和/或其它相關(guān)數(shù)據(jù)通信給如圖2所示的主PMIC 21的主控制器28。
[0032]可以基于最適合于穩(wěn)壓的目的的工藝(例如雙極工藝)來(lái)設(shè)計(jì)從PMIC。可以利用用于主控制器的數(shù)字電路和時(shí)鐘電路的優(yōu)化的數(shù)字裝置基于混合信號(hào)工藝來(lái)設(shè)計(jì)主PMICtJI在返回圖1，作為協(xié)同設(shè)計(jì)的方法，F(xiàn)PGA系統(tǒng)設(shè)計(jì)者監(jiān)測(cè)FPGA操作的多方面，諸如電源軌119、110、111、112、113、114的動(dòng)態(tài)及平均電流消耗，其從主PMIC 11的PMIC主控制器(圖2中的28)通信給FPGA系統(tǒng)設(shè)計(jì)者。FPGA中的系統(tǒng)功率控制模塊12可以是軟件或硬件模塊，其出于在時(shí)間和功能上控制分析操作的目的，協(xié)調(diào)和執(zhí)行FPGA與主PMIC 11之間所需通信的傳輸。
[0033]協(xié)同設(shè)計(jì)的方面涉及為了改變FPGA配置或功率而作用于所接收到的信息的使用者。在一個(gè)實(shí)施方式中，這種協(xié)同設(shè)計(jì)環(huán)境將由同時(shí)運(yùn)行或在相同的環(huán)境內(nèi)運(yùn)行或在連接有監(jiān)視器和輸入裝置的計(jì)算裝置上的應(yīng)用程序中運(yùn)行FPGA設(shè)計(jì)工具和功率設(shè)計(jì)工具組成。
【主權(quán)項(xiàng)】
1.一種FPGA功率管理系統(tǒng)，該FPGA功率管理系統(tǒng)包括: 主功率管理集成電路，該主功率管理集成電路經(jīng)由FPGA配置/監(jiān)測(cè)總線連接至FPGA系統(tǒng)功率控制模塊，并且經(jīng)由功率配置/監(jiān)測(cè)總線連接至計(jì)算裝置，所述主功率管理集成電路包括:配置與監(jiān)測(cè)模塊，該配置與監(jiān)測(cè)模塊被配置為與所述FPGA系統(tǒng)控制模塊及所述計(jì)算裝置進(jìn)行配置/監(jiān)測(cè)信號(hào)的往返通信;至少一個(gè)穩(wěn)壓器，該至少一個(gè)穩(wěn)壓器用于根據(jù)通過(guò)所述配置與監(jiān)測(cè)模塊通信的功率配置信號(hào)向FPGA電源軌提供輸出電壓；功率分析器，該功率分析器被配置為測(cè)量所述FPGA電源軌上的輸出電流并將該輸出電流提供至所述配置與監(jiān)測(cè)模塊； 所述FPGA系統(tǒng)功率控制模塊，所述FPGA系統(tǒng)功率控制模塊被配置為協(xié)調(diào)和執(zhí)行所述FPGA與所述主功率管理集成電路之間所需通信的傳輸;以及 計(jì)算裝置，該計(jì)算裝置包括用于FPGA操作的監(jiān)測(cè)和控制方面的顯示器和輸入裝置。2.根據(jù)權(quán)利要求1所述的FPGA功率管理系統(tǒng)，其中，所述FPGA操作的監(jiān)測(cè)方面包括所述FPGA電源軌上的動(dòng)態(tài)及平均電流消耗。3.根據(jù)權(quán)利要求1或2所述的FPGA功率管理系統(tǒng)，其中，所述功率分析器被進(jìn)一步配置為向所述配置與監(jiān)測(cè)模塊逐周期地提供動(dòng)態(tài)電流測(cè)量值和平均電流。4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，其中，出于監(jiān)測(cè)和協(xié)同設(shè)計(jì)的目的，所述功率配置/監(jiān)測(cè)總線被配置為通信相關(guān)數(shù)據(jù)。5.根據(jù)權(quán)利要求4所述的FPGA功率管理系統(tǒng)，其中，所述相關(guān)數(shù)據(jù)包括電流測(cè)量值。6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，其中，所述主功率管理集成電路還包括連接至所述功率配置/監(jiān)測(cè)總線的主控制器，并且該主控制器被配置為經(jīng)由從通信總線控制從功率管理集成電路。7.根據(jù)權(quán)利要求6所述的FPGA功率管理系統(tǒng)，其中，所述從功率管理集成電路包括: 從配置與監(jiān)測(cè)模塊； 至少一個(gè)穩(wěn)壓器，該至少一個(gè)穩(wěn)壓器用于根據(jù)由所述配置與監(jiān)測(cè)模塊通信的功率配置信號(hào)向另一FPGA電源軌提供輸出電壓；以及 從功率分析器，該從功率分析器被配置為測(cè)量所述另一 FPGA電源軌上的輸出電流并將該輸出電流提供至所述配置與監(jiān)測(cè)模塊。8.根據(jù)權(quán)利要求7所述的FPGA功率管理系統(tǒng)，其中，基于混合信號(hào)工藝設(shè)計(jì)所述主功率管理集成電路，并且基于模擬工藝設(shè)計(jì)所述從功率管理集成電路。9.根據(jù)權(quán)利要求8所述的FPGA功率管理系統(tǒng)，其中，所述模擬工藝是雙極工藝。10.根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，其中，所述FPGA的所述系統(tǒng)功率控制模塊是軟模塊或硬模塊。11.根據(jù)權(quán)利要求1至10中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，所述FPGA功率管理系統(tǒng)對(duì)于固件升級(jí)是能調(diào)整的。12.根據(jù)權(quán)利要求1至11中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，其中，所述FPGA系統(tǒng)功率控制模塊被配置為向所述主功率管理集成電路提供功率需求預(yù)測(cè)，并且其中所述主功率管理集成電路被配置為提前將功率級(jí)調(diào)整至實(shí)際需求。13.根據(jù)權(quán)利要求1至12中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，其中，所述計(jì)算裝置被配置為執(zhí)行代碼，該代碼能夠通過(guò)顯示用于所述FPGA與穩(wěn)壓器的配置的提示及建議值來(lái)引導(dǎo)使用者，以便優(yōu)化諸如功率損失或熱耗散的系統(tǒng)參數(shù)。14.根據(jù)權(quán)利要求1至13中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，其中，所述計(jì)算裝置被配置為執(zhí)行代碼，該代碼自動(dòng)調(diào)整所述FPGA和功率控制器的配置。15.根據(jù)權(quán)利要求1至14中任一項(xiàng)所述的FPGA功率管理系統(tǒng)，該FPGA功率管理系統(tǒng)被集成在包括FPGA設(shè)計(jì)工具和功率設(shè)計(jì)工具的協(xié)同設(shè)計(jì)環(huán)境中。
【專利摘要】本發(fā)明涉及一種FPGA功率管理系統(tǒng)，其包括主功率管理集成電路(11)，其經(jīng)由FPGA配置/監(jiān)測(cè)總線(14)連接至FPGA系統(tǒng)功率控制模塊(12)，并且經(jīng)由功率配置/監(jiān)測(cè)總線(15)連接至計(jì)算裝置(13)。主功率管理集成電路包括配置與監(jiān)測(cè)模塊(圖2：22)，其被配置為與FPGA系統(tǒng)控制模塊及計(jì)算裝置(13)進(jìn)行配置/監(jiān)測(cè)信號(hào)的往返通信。主功率管理集成電路還包括至少一個(gè)穩(wěn)壓器(圖2：23-25)，用于根據(jù)通過(guò)配置與監(jiān)測(cè)模塊(圖2：22)通信的功率配置信號(hào)向FPGA電源軌(119、110、111)提供輸出電壓。主功率管理集成電路還包括功率分析器(圖2：27)，其被配置為測(cè)量FPGA電源軌上的輸出電流并將其提供至配置與監(jiān)測(cè)模塊。FPGA系統(tǒng)控制模塊被配置為協(xié)調(diào)和執(zhí)行FPGA(12)與主功率管理集成電路(11)之間所需通信的傳輸(14)。
【IPC分類】G06F1/32
【公開(kāi)號(hào)】CN105612471
【申請(qǐng)?zhí)枴緾N201480048519
【發(fā)明人】A·凱利, T·拉布
【申請(qǐng)人】微電子中心德累斯頓有限公司
【公開(kāi)日】2016年5月25日
【申請(qǐng)日】2014年8月27日
【公告號(hào)】EP2926214A1, US20160209905, WO2015032666A1