實體儲存對照表維護方法以及使用該方法的裝置的制造方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明有關(guān)于一種快閃存儲器裝置，特別是一種實體儲存對照表產(chǎn)生方法以及使用該方法的裝置?！?br>背景技術(shù)：
】[0002]快閃存儲器裝置通常分為N0R快閃裝置與NAND快閃裝置。N0R快閃裝置為隨機存取裝置，而可于地址腳位上提供任何的地址，用以存取N0R快閃裝置的主裝置(host)，并及時地由N0R快閃裝置的數(shù)據(jù)腳位上獲得儲存于該地址上的數(shù)據(jù)。相反地，NAND快閃裝置并非隨機存取，而是串行存取。NAND快閃裝置無法像N0R快閃裝置一樣，可以存取任何隨機地址，主裝置反而需要寫入串行的比特組(bytes)的值到NAND快閃裝置中，用以定義請求命令(co_and)的類型(如，讀取、寫入、抹除等)，以及用在此命令上的地址。地址可指向一個頁面(在快閃存儲器中的一個寫入作業(yè)的最小數(shù)據(jù)塊)或一個區(qū)塊(在快閃存儲器中的一個抹除作業(yè)的最小數(shù)據(jù)塊)。實際上，為了提升寫入的速度，一段連續(xù)邏輯位置的數(shù)據(jù)可能被散布放置于數(shù)個實體的儲存單元中，并且使用實體儲存對應表來指出被寫入到實體儲存單元中的何處。本發(fā)明提出一種實體儲存對應表產(chǎn)生方法，用以提升重建速度，以及使用該方法的裝置。【
發(fā)明內(nèi)容】[0003]本發(fā)明的實施例提出一種實體儲存對照表維護方法，由處理單元執(zhí)行，至少包含下列步驟:驅(qū)動存取介面，用以從儲存單元中的區(qū)塊的最后一個頁面讀取群組對照表，并且儲存群組對照表至動態(tài)隨機存取存儲器。依據(jù)群組對照表驅(qū)動存取介面，用以從儲存單元讀取多個群組的數(shù)據(jù)，并且儲存群組的數(shù)據(jù)至動態(tài)隨機存取存儲器中的實體儲存對照表的指定位置。[0004]本發(fā)明的實施例提出一種實體儲存對照表維護裝置，至少包含存取介面與處理單元。存取介面耦接于儲存單元。處理單元耦接于上述存取介面，驅(qū)動存取介面從儲存單元中的區(qū)塊的最后一個頁面讀取群組對照表，以及儲存群組對照表至動態(tài)隨機存取存儲器。接著，處理單元依據(jù)群組對照表驅(qū)動存取介面從儲存單元讀取群組的數(shù)據(jù)，以及儲存上述群組的數(shù)據(jù)至上述動態(tài)隨機存取存儲器中的實體儲存對照表的指定位置。[0005]每一群組儲存一段邏輯區(qū)塊地址區(qū)間的數(shù)據(jù)實際儲存于儲存單元中的哪個位置的信息?！靖綀D說明】[0006]圖1是依據(jù)本發(fā)明實施例的快閃存儲器的系統(tǒng)架構(gòu)示意圖。[0007]圖2是依據(jù)本發(fā)明實施例的快閃存儲器中的儲存單元示意圖。[0008]圖3是依據(jù)本發(fā)明實施例的實體儲存對照示意圖。[0009]圖4是依據(jù)本發(fā)明實施例的實體儲存對照表的切分示意圖。[0010]圖5是依據(jù)本發(fā)明實施例的更新實體儲存對照表的狀態(tài)圖。[0011]圖6是依據(jù)本發(fā)明實施例的執(zhí)行于數(shù)據(jù)寫入狀態(tài)中的方法流程圖。[0012]圖7是依據(jù)本發(fā)明實施例的執(zhí)行于實體儲存對照表寫入狀態(tài)中的方法流程圖。[0013]圖8是依據(jù)本發(fā)明實施例的未儲存群組隊列示意圖。[0014]圖9是依據(jù)本發(fā)明實施例的群組對照表示意圖。[0015]圖10是依據(jù)本發(fā)明實施例的執(zhí)行于實體儲存對照表寫入狀態(tài)中的方法流程圖。[0016]圖11是依據(jù)本發(fā)明實施例的群組及群組對照表儲存示意圖。[0017]圖12是依據(jù)本發(fā)明實施例的重建實體儲存對照表的方法流程圖。[0018]符號說明[0019]10系統(tǒng)；110處理單元；[0020]120動態(tài)隨機存取存儲器；[0021]150存取介面；160主裝置；[0022]170存取介面；180儲存單元；[0023]210存儲器單元陣列；220行解碼單元；[0024]230列編碼單元；240地址單元；[0025]250數(shù)據(jù)緩存器；300實體儲存對照表；[0026]310實體位置信息；310a區(qū)塊編號；[0027]310b單元編號；400_0?400_n群組；[0028]510閑置狀態(tài)；530數(shù)據(jù)寫入狀態(tài)；[0029]550實體儲存對照表寫入狀態(tài)；[0030]570群組對照表寫入狀態(tài)；[0031]S611?S671方法步驟；[0032]S711?S731方法步驟；[0033]800未儲存群組隊列；[0034]900群組對照表；[0035]900_0?900_n儲存格；[0036]S1011?S1041方法步驟；[0037]1100儲存單元中存放實體儲存對照表的區(qū)塊；[0038]S1211?S1241方法步驟。【具體實施方式】[0039]以下說明為完成發(fā)明的較佳實現(xiàn)方式，其目的在于描述本發(fā)明的基本精神，但并不用以限定本發(fā)明。實際的【
發(fā)明內(nèi)容】必須參考之后的權(quán)利要求范圍。[0040]必須了解的是，使用于本說明書中的“包含”、“包括””等詞，用以表示存在特定的技術(shù)特征、數(shù)值、方法步驟、作業(yè)處理、元件以及/或組件，但并不排除可加上更多的技術(shù)特征、數(shù)值、方法步驟、作業(yè)處理、元件、組件，或以上的任意組合。[0041]在權(quán)利要求中使用如”第一”、〃第二〃、〃第三〃等詞用來修飾權(quán)利要求中的元件，并非用來表示之間具有優(yōu)先權(quán)順序，先行關(guān)系，或者是一個元件先于另一個元件，或者是執(zhí)行方法步驟時的時間先后順序，僅用來區(qū)別具有相同名字的元件。[0042]圖1是依據(jù)本發(fā)明實施例的快閃存儲器的系統(tǒng)架構(gòu)示意圖?？扉W存儲器的系統(tǒng)架構(gòu)10中包含處理單元110，用以寫入數(shù)據(jù)到儲存單元180中的指定地址，以及從儲存單元180中的指定地址讀取數(shù)據(jù)。詳細來說，處理單元110透過存取介面170寫入數(shù)據(jù)到儲存單元180中的指定地址，以及從儲存單元180中的指定地址讀取數(shù)據(jù)。系統(tǒng)架構(gòu)10使用數(shù)個電子信號來協(xié)調(diào)處理單元110與儲存單元180間的數(shù)據(jù)與命令傳遞，包含數(shù)據(jù)線(dataline)、信號時鐘信號(clocksignal)與控制信號(controlsignal)。數(shù)據(jù)線可用以傳遞命令、地址、讀出及寫入的數(shù)據(jù)；控制信號線可用以傳遞芯片致能(chipenable，CE)、地址提取致能(addresslatchenable,ALE)、命令提取致能(commandlatchenable,CLE)、寫入致能(writeenable,WE)等控制信號。存取介面170可采用雙倍數(shù)據(jù)率(doubledatarate,DDR)通訊協(xié)定與儲存單元180溝通，例如，開放NAND快閃(openNANDflashinterface,0NFI)、雙倍數(shù)據(jù)率開關(guān)(DDRtoggle)或其他介面。處理單元110另可使用存取介面150透過指定通訊協(xié)定與主裝置160進行溝通,例如,通用串行總線(universalserialbus,USB)、先進技術(shù)附著(advancedtechnologyattachment,ΑΤΑ)、串行先進技術(shù)附著(serialadvancedtechnologyattachment,SATA)、快速周邊兀件互聯(lián)(peripheralcomponentinterconnectexpress,PC1-E)或其他介面。[0043]圖2是依據(jù)本發(fā)明實施例的快閃存儲器中的儲存單元示意圖。儲存單元180可包含由MxN個存儲器單元(memorycells)組成的陣列(array)210,而每一個存儲器單元儲存至少一個比特(bit)的信息?？扉W存儲器可以是NAND型快閃存儲器，或其他種類的快閃存儲器。為了正確存取信息，行解碼單元220用以選擇存儲器單元陣列210中指定的行，而列編碼單元230用以選擇指定行中一定數(shù)量的比特組的數(shù)據(jù)作為輸出。地址單元240提供行信息給行解碼器220，其中定義了選擇存儲器單元陣列210中的那些行。相似地，列解碼器230則根據(jù)地址單元240提供的列信息，選擇存儲器單元陣列210的指定行中一定數(shù)量的列進行讀取或?qū)懭氩僮?。行可稱為為字元線(wordline)，列可稱為比特線(bitline)。數(shù)據(jù)緩存器(databuffer)250可儲存從存儲器單元陣列210讀取出的數(shù)據(jù)，或欲寫入存儲器單元陣列210中的數(shù)據(jù)。存儲器單元可為單層式單元(single-levelcells,SLCs)、多層式單兀(mult1-levelcells,MLCs)或三層式單兀(triple-levelcells,TLCs)。[0044]主裝置160可透過存取介面150提供邏輯區(qū)塊地址(LBA,LogicalBlockAddress)給處理單元110，用以指示寫入或讀取特定區(qū)域的數(shù)據(jù)。然而，為為最佳化數(shù)據(jù)寫入的效率，存取介面170將一段具有連續(xù)邏輯區(qū)塊地址的數(shù)據(jù)分散地擺放在儲存單元180中的不同實體區(qū)域。因此，需要于動態(tài)隨機存取存儲器中儲存一個實體儲存對照表(storagemappingtable,又稱為H2FHost-to-Flash表)，用以指出每個邏輯區(qū)塊地址的數(shù)據(jù)實際儲存于儲存單元180中的哪個位置。圖3是依據(jù)本發(fā)明實施例的實體儲存對照示意圖。實體儲存對照表30當前第1頁1 2 3