一種基于非對稱天線效應(yīng)的cmos片上恒穩(wěn)定id產(chǎn)生電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計領(lǐng)域，應(yīng)用于芯片識別或防偽領(lǐng)域，涉及一種對芯片中半導體器件進行保護加密的技術(shù)，更具體的涉及一種基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路。
【背景技術(shù)】
[0002]芯片級的物理不可復制功能主要有兩個部分組成:CM0S片上指紋電路和C0MS挑戰(zhàn)響應(yīng)算法。對物理不可復制功能的已有研究也主要是從這兩方面入手。
[0003]現(xiàn)有應(yīng)用于芯片設(shè)計的CMOS片上指紋電路主要是基于以下五種原理:(1)基于可編程存儲器的片上指紋電路；(2)基于環(huán)形振蕩器的片上指紋電路；(3)利用電流鏡構(gòu)建片上指紋電路；(4)基于SRAM的片上指紋電路；(5)基于DRAM的片上指紋電路。(6)基于對稱天線效應(yīng)的八個場效應(yīng)晶體管ID產(chǎn)生電路的指紋電路。
[0004]但是(1)?(5)種片上物理不可復制指紋技術(shù)的共通缺陷均為無法保證輸出響應(yīng)的恒穩(wěn)定性。在工作溫度、電源電壓或噪聲等環(huán)境變化時，片上指紋所表征的信息將發(fā)生一定的變化，這種非穩(wěn)定性的片上指紋電路極大地損害了所實現(xiàn)的物理不可復制功能的有效性和安全性。此外，現(xiàn)有的幾種片上指紋方案還存在著各自的一些問題。例如:基于振蕩器的片上指紋電路由于需要持續(xù)處于動態(tài)工作狀態(tài)，其功耗遠超基于靜態(tài)電路的片上指紋。而基于SRAM的片上指紋上電之后一直處于靜態(tài)工作點，因此功耗明顯低于基于振蕩器的片上指紋電路。然而基于SRAM的片上指紋在面對暴力破解時卻更加脆弱，其安全等級遠不如基于振蕩器的片上指紋。第(6)種指紋電路有意地增大多晶硅與金屬層之間過孔的面積，使之遠遠大于與之相連接的兩個場效應(yīng)管的柵極尺寸。所以其最重要的缺點是使芯片的面積增大，這成為了使該技術(shù)商業(yè)化的瓶頸。

【發(fā)明內(nèi)容】

[0005]鑒于此，本發(fā)明的目的是提供一種基于非對稱天線效應(yīng)片上恒穩(wěn)定指紋電路。
[0006]本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的，一種基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路，包括NM0S管Ml、NM0S管、PM0S管M2和反相器，所述PM0S管M2的源極和柵極、反相器的電源端分別與電源VDD連接，PM0S管M2的漏極與反相器的輸入端連接并同時接輸入信號；所述反相器的輸出端作為整個電路的輸出端，所述PM0S管M2的漏極分別與NM0S管Ml的源極、NM0S管Ml的漏極連接，所述NM0S管Ml的柵極與NM0S管M5的柵極分別接地，所述NM0S管M5的源極與漏極連接并懸空。
[0007]進一步，所述反相器包括PM0S管M4和NM0S管M3，所述PM0S管M3的源極與電源VDD連接，PM0S管M3的柵極與NM0S管M3的柵極連接并接輸入信號，PM0S管M4的漏極與NM0S管M3的漏極連接并作為整個電路的輸出端，NM0S管M3的源極接地。
[0008]由于采用了上述技術(shù)方案，本發(fā)明具有如下的優(yōu)點:
[0009]基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路，具有良好的物理唯一性和物理不可復制性，由于ID產(chǎn)生電路使用的晶體管的減少，從而進一步降低了芯片的面積。天線效應(yīng)僅存在于芯片生產(chǎn)過程之中，一旦芯片生產(chǎn)完成，片上ID陣列的邏輯序列即保持恒定，在正常的工作環(huán)境下具有極高的穩(wěn)定性。以上特點保證了基于天線效應(yīng)CMOS片上ID陣列在不同的芯片中具有不可重復性和恒穩(wěn)定性的特點，因此能夠生成高質(zhì)量的CMOS片上指紋。此外，基于天線效應(yīng)的片上指紋屬于靜態(tài)邏輯電路，其內(nèi)部節(jié)點不需要周期性翻轉(zhuǎn)，因此，僅在讀取數(shù)據(jù)的時候消耗極小的能量，使得此發(fā)明滿足低功耗的要求。所以基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路具有恒穩(wěn)定性、功耗低、面積小的優(yōu)點，從而也降低了成本。
【附圖說明】
[0010]為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明作進一步的詳細描述，其中:
[0011]圖1為基于對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路；
[0012]圖2為基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路；
[0013]圖3為5-T ID單元版圖的偽對稱布圖規(guī)劃圖；
[0014]圖4為本發(fā)明挑戰(zhàn)算法流程圖。
【具體實施方式】
[0015]以下將結(jié)合附圖，對本發(fā)明的優(yōu)選實施例進行詳細的描述；應(yīng)當理解，優(yōu)選實施例僅為了說明本發(fā)明，而不是為了限制本發(fā)明的保護范圍。
[0016]圖1為基于全對稱天線效應(yīng)八個場效應(yīng)晶體管ID產(chǎn)生單元是由兩分支的NM0S晶體管，PM0S漏電管和靜態(tài)反相器組成的，如圖1所示。因為有且只有一個NM0S柵極被天線效應(yīng)破壞(假設(shè)Ml被破壞和M5是斷路的)，所以M2的漏極必須通過Ml接地而另一分支PM0S晶體管將拉動其漏極擴散區(qū)。其結(jié)果是，“0UT1”和“0UT2”的輸出值應(yīng)該是邏輯互補的。很顯然，如果該電路能夠正確制造出來，理論上另一分支的PM0S漏電管和靜態(tài)反向器是冗余的。理想情況下，天線效應(yīng)ID單元僅需要兩個NM0S柵極，一個PM0S漏電管和一個反相器。所以本發(fā)明從設(shè)計原理改進圖1提出的ID單元，去掉被用作版圖對稱和冗余的兩枚P型場效應(yīng)管和一枚N型場效應(yīng)管，如圖2所示。
[0017]一種基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路，包括NM0S管M1、NM0S管、PM0S管M2和反相器，所述PM0S管M2的源極和柵極、反相器的電源端分別與電源VDD連接，PM0S管M2的漏極與反相器的輸入端連接并同時接輸入信號；所述反相器的輸出端作為整個電路的輸出端，所述PM0S管M2的漏極分別與NM0S管Ml的源極、NM0S管Ml的漏極連接，所述NM0S管Ml的柵極與NM0S管M5的柵極分別接地，所述NM0S管M5的源極與漏極連接并懸空。所述反相器包括PM0S管M4和NM0S管M3，所述PM0S管M3的源極與電源VDD連接，PM0S管M3的柵極與NM0S管M3的柵極連接并接輸入信號，PM0S管M4的漏極與NM0S管M3的漏極連接并作為整個電路的輸出端，NM0S管M3的源極接地。
[0018]由于所有的晶體管(Ml?M5)都是使用最小的面積，所以本發(fā)明能夠減少40 %的晶體管面積。其結(jié)果是，本發(fā)明具有更緊湊的結(jié)構(gòu)，并且比基于SRAM標準的ID單元需要少得多的晶體管數(shù)量。比較像電流鏡和DRAM等動態(tài)ID生成機制，本發(fā)明所述的電路結(jié)構(gòu)繼承了天線效應(yīng)ID生成電路幾乎所有的功能，如全數(shù)字化的運行機制，恒穩(wěn)定性和超低功耗。但該方案(5-T)方案的主要缺點是天線效應(yīng)的物理隨機性可能由于不對稱版圖布局而降低，其結(jié)果是，每一分支NMOS晶體管柵極被破壞概率不會超預期的50%。這種在芯片測試中晶體管柵極被不平衡破壞的現(xiàn)象會轉(zhuǎn)移已產(chǎn)生的芯片指紋的漢明距離。為了克服由于不對稱的ID結(jié)構(gòu)而使物理隨機性降低的現(xiàn)象，本實施例對5-T-1D單元的晶體管的版圖進行精心設(shè)計布局，如圖3所示?；舅枷胧窃诎鎴D布局中使用反向器的PMOS晶體管M4來取代刪掉的PMOS泄漏晶體管M6的位置。M2和M4的導線連接是不一樣的，但是這兩個PMOS晶體管的多晶硅和擴散區(qū)可以被看作是對稱的。因此，本實施例所述的5-T的ID結(jié)構(gòu)的系統(tǒng)的不對稱性，可以通過這樣的“偽對稱的”布局來釋放。
[0019]根據(jù)前述的ID產(chǎn)生電路，本發(fā)明還提供一種全數(shù)字電路挑戰(zhàn)響應(yīng)算法，該算法使ID產(chǎn)生電路的可靠性和設(shè)計的復雜程度能得到極大地改進。在理論上實現(xiàn)與ID序列長度成指數(shù)關(guān)系的安全級別，基本達到數(shù)?；旌闲吞魬?zhàn)響應(yīng)算法的性能指標。該算法的主要集中在每一輪挑戰(zhàn)相應(yīng)中對整個ID陣列(即片上指紋)信息的統(tǒng)計和處理。對于2N位ID陣列，輸入N位數(shù)字挑戰(zhàn)信號，利用此N位信號按位分別選通N組ID對，進而將2N位ID陣列歸為數(shù)目相同的兩組，分別統(tǒng)計此兩組ID的邏輯值，并通過仲裁機制判斷其是否同值。其中，S為輸入的任意N位二進制挑戰(zhàn)信號，K為第一組N位ID陣列，Η為第二組Ν位ID陣列，F(xiàn)為最終輸出的響應(yīng)邏輯信號。如果最終統(tǒng)計結(jié)果顯示A = B，則相應(yīng)輸出F為1，反之則F為0。提出的挑戰(zhàn)響應(yīng)算法主要是對二進制數(shù)據(jù)進行位操作和累加運算，且均為定點算法，因此非常適合采用ASIC數(shù)字電路實現(xiàn)。由于片上物理唯一性的存在，不同挑戰(zhàn)信號對應(yīng)統(tǒng)計結(jié)果比較判斷的結(jié)果也是物理不可復制的，因此完全符合物理不可復制挑戰(zhàn)響應(yīng)算法的要求。
[0020]本發(fā)明借鑒基于仲裁的電流鏡陣列式片上指紋挑戰(zhàn)響應(yīng)算法，采用全數(shù)字式實現(xiàn)，不僅消耗的D觸發(fā)器資源少，而且硬件電路更加安全，因為該算法的數(shù)字電路，可以很容易地隱藏在相對大得多的基于混亂硬件描述語言綜合方法學的數(shù)字系統(tǒng)中。類似于常見的PUF，所提出的方案具有物理不可克隆功能，它可以根據(jù)輸入的挑戰(zhàn)信號很容易生成響應(yīng)邏輯輸出“F”。同時，有限的實驗響應(yīng)輸出設(shè)置難以表征嵌入指紋字符串或預測新的響應(yīng)。因此，系統(tǒng)的可靠性和設(shè)計的復雜程度能得到極大地改進。
[0021]以上所述僅為本發(fā)明的優(yōu)選實施例，并不用于限制本發(fā)明，顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【主權(quán)項】
1.一種基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路，其特征在于:包括NM0S管Ml、NM0S管、PM0S管M2和反相器，所述PM0S管M2的源極和柵極、反相器的電源端分別與電源VDD連接，PM0S管M2的漏極與反相器的輸入端連接并同時接輸入信號；所述反相器的輸出端作為整個電路的輸出端，所述PM0S管M2的漏極分別與NM0S管Ml的源極、NM0S管Ml的漏極連接，所述NM0S管Ml的柵極與NM0S管M5的柵極分別接地，所述NM0S管M5的源極與漏極連接并懸空。2.根據(jù)權(quán)利要求1所述的基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路，其特征在于:所述反相器包括PM0S管M4和NM0S管M3，所述PM0S管M3的源極與電源VDD連接，PM0S管M3的柵極與NM0S管M3的柵極連接并接輸入信號，PM0S管M4的漏極與NM0S管M3的漏極連接并作為整個電路的輸出端，NM0S管M3的源極接地。
【專利摘要】本發(fā)明公開了一種基于非對稱天線效應(yīng)的CMOS片上恒穩(wěn)定ID產(chǎn)生電路，包括NMOS管M1、NMOS管、PMOS管M2和反相器，所述PMOS管M2的源極和柵極、反相器的電源端分別與電源VDD連接，PMOS管M2的漏極與反相器的輸入端連接并同時接輸入信號；所述反相器的輸出端作為整個電路的輸出端，所述PMOS管M2的漏極分別與NMOS管M1的源極、NMOS管M1的漏極連接，所述NMOS管M1的柵極與NMOS管M5的柵極分別接地，所述NMOS管M5的源極與漏極連接并懸空。本發(fā)明具有良好的物理唯一性和物理不可復制性，由于ID產(chǎn)生電路使用的晶體管的減少，從而進一步降低了芯片的面積。其內(nèi)部節(jié)點不需要周期性翻轉(zhuǎn)，因此，僅在讀取數(shù)據(jù)的時候消耗極小的能量，使得此發(fā)明滿足低功耗的要求，具有恒穩(wěn)定性、功耗低、面積小的優(yōu)點，從而也降低了成本。
【IPC分類】G06F17/50
【公開號】CN105404739
【申請?zhí)枴緾N201510808575
【發(fā)明人】唐枋, 李世平, 周喜川, 胡盛東, 甘平, 葉楷, 舒洲, 陳卓, 殷鵬, 陳銀暉, 譚躍, 王忠杰, 黃莎琳, 李明東
【申請人】重慶大學
【公開日】2016年3月16日
【申請日】2015年11月19日