一種biss c協(xié)議數(shù)據(jù)采集及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)傳輸協(xié)議技術(shù)領(lǐng)域，特別涉及一種BISS C協(xié)議數(shù)據(jù)采集及顯示裝置。
【背景技術(shù)】
[0002]BISS C是一種特殊的數(shù)據(jù)傳輸協(xié)議，是一種絕對式編碼器與外部系統(tǒng)進(jìn)行數(shù)據(jù)交換的數(shù)據(jù)格式。BISS C模式是一種用于編碼器采集位置數(shù)據(jù)的快速同步串行接口，它是一種主-從接口。主接口控制位置獲取時(shí)序和數(shù)據(jù)傳輸速度，而編碼器為從接口，接口之間由兩對單向差分線耦連接?；贐ISS C模式的編碼器采集及顯示系統(tǒng)稱為主接口，某型號絕對式編碼器為從接口。主-從接口交換的兩對數(shù)據(jù)分別稱為MA和SLO，MA將位置采集請求和時(shí)序信息從主接口傳輸?shù)骄幋a器MA是從主接口傳輸至編碼器的位置采集請求和時(shí)序信息；SL0將位置數(shù)據(jù)從編碼器傳輸?shù)脚cMA同步的主接口 SL0是從編碼器傳輸至主接口的與MA同步的位置數(shù)據(jù)信息。傳輸數(shù)據(jù)格式如圖1所示。
[0003]BISS C模式典型的請求循環(huán)進(jìn)程為:當(dāng)空閑時(shí)，主接口使MA線保持高電平；編碼器通過使SL0線保持高電平顯示它已準(zhǔn)備就緒；主接口通過開始在MA上傳輸時(shí)鐘脈沖來請求位置采集；編碼器通過將MA的第二上升沿的SL0線設(shè)為低電平做出響應(yīng)；完成Ack周期后，編碼器將數(shù)據(jù)傳輸?shù)脚c時(shí)鐘同步的主接口，如圖1中所示；當(dāng)所有數(shù)據(jù)都傳送完畢，主接口停下時(shí)鐘，將MA線設(shè)為高電平；如果編碼器尚未準(zhǔn)備進(jìn)行下一個(gè)請求周期，它會將SL0線設(shè)為低電平即進(jìn)入超時(shí)周期；當(dāng)編碼器準(zhǔn)備進(jìn)行下一請求周期時(shí)，它通過將SL0線設(shè)為高電平的方式提示主接口其準(zhǔn)備完畢。
[0004]圖1中SL0數(shù)據(jù)段中ACK是編碼器讀數(shù)頭計(jì)算絕對位置的時(shí)間段。Start和“0”位為數(shù)據(jù)傳輸?shù)钠鹗紭?biāo)志，每個(gè)數(shù)據(jù)為時(shí)鐘對應(yīng)的1位數(shù)據(jù)，起始Start位始終為高電平，“0”位始終為低電平。位置數(shù)據(jù)為26或32位的二進(jìn)制格式絕對位置數(shù)據(jù)，對于圓光柵編碼器，每轉(zhuǎn)正好有2n個(gè)脈沖，之后脈沖數(shù)溢出繞回到0點(diǎn)位置。Error為誤差位，低電平有效，“1”表示結(jié)果正確，“0”表示內(nèi)部檢測失敗。Warn為警告位，低電平有效，“0”表示應(yīng)對光柵尺或讀數(shù)窗口進(jìn)行清潔。CRC為6位位置數(shù)據(jù)校驗(yàn)位，位置、錯(cuò)誤及警告數(shù)據(jù)的CRC多項(xiàng)式為:x6+x1+x°，起始位和0位從CRC計(jì)算中忽略。Timeout為超時(shí)信息。另外主接口可以通過停止時(shí)鐘或?qū)A設(shè)置為高電平的方式，在請求循環(huán)過程中隨時(shí)重置光柵編碼器。
[0005]目前存在的技術(shù)大部分是直接采用FPGA或DSP對BISSC數(shù)據(jù)進(jìn)行接收，并不對其處理和顯示；還沒有如何對編碼器進(jìn)行置位的方法，另外也沒有對采集到的編碼器數(shù)據(jù)進(jìn)行校驗(yàn)的分析過程。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決現(xiàn)有技術(shù)中的技術(shù)問題，提供一種BISS C協(xié)議數(shù)據(jù)采集及顯示裝置。
[0007]為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案具體如下:
[0008]—種BISS C協(xié)議數(shù)據(jù)采集及顯示裝置，包括:
[0009]編碼器數(shù)據(jù)接收及顯示板，電源和顯示屏；所述電源能夠?qū)幋a器數(shù)據(jù)接收及顯示板進(jìn)行供電；所述顯示屏用于對編碼器數(shù)據(jù)接收及顯示板輸出的數(shù)據(jù)進(jìn)行顯示；
[0010]所述編碼器數(shù)據(jù)接收及顯示板包括:DSP和FPGA，外部存儲FLASH，接口芯片，時(shí)鐘芯片，通訊芯片，電源芯片；
[0011]DSP通過其GP10與FPGA進(jìn)行雙向通訊，負(fù)責(zé)對編碼器輸出數(shù)據(jù)進(jìn)行計(jì)算和處理，按照需要的數(shù)據(jù)格式向串行通訊芯片發(fā)送數(shù)據(jù)；
[0012]FPGA通過與DSP的雙向數(shù)據(jù)交換，向編碼器提供位置采集請求和時(shí)序信息MA，將編碼器以BISS協(xié)議輸出的位置采集數(shù)據(jù)SL0提供給DSP，同時(shí)FPGA進(jìn)行時(shí)序及邏輯控制，根據(jù)時(shí)序需要進(jìn)行串口芯片的讀寫控制，提供外圍芯片的復(fù)位控制信號。
[0013]在上述技術(shù)方案中，所述DSP包括:
[0014]方位編碼器，俯仰編碼器，液晶屏控制及數(shù)據(jù)輸出顯示模塊，外部FLASH控制及編程模塊，以及外部燒寫程序配置模塊。
[0015]在上述技術(shù)方案中，所述DSP能夠:
[0016]首先進(jìn)行初始化，接著主程序開始，DSP按照中斷最快以40 μ s為周期進(jìn)行數(shù)據(jù)交換和處理，通過GP10發(fā)送位置采集請求ΜΑ，并在ΜΑ高電平期間接收位置采集數(shù)據(jù)SL0，寄存器存儲SL0數(shù)據(jù)，并根據(jù)BISS協(xié)議找到一幀數(shù)據(jù)開始位置并置標(biāo)志位，接著將接收到的二進(jìn)制數(shù)據(jù)進(jìn)行計(jì)算并轉(zhuǎn)換，以“度/分/秒”的形式進(jìn)行輸出，并將“度/分/秒”信息顯示在液晶屏的相應(yīng)位置。
[0017]在上述技術(shù)方案中，所述FPGA包括:
[0018]GP10與MA/SL0對應(yīng)邏輯模塊，時(shí)序及邏輯控制模塊，串口芯片讀寫控制模塊，以及整體復(fù)位信號控制模塊。
[0019]在上述技術(shù)方案中，所述FPGA能夠:
[0020]定義輸入輸出信號，接著根據(jù)外部復(fù)位芯片ΜΑΧ706的輸出為整個(gè)系統(tǒng)提供復(fù)位信號，之后FPGA與DSP進(jìn)行雙向的數(shù)據(jù)交換，最快以40 μ s為周期，將DSP發(fā)出的位置采集請求和時(shí)序信息MA提供給編碼器，將編碼器按BISS協(xié)議輸出的位置采集數(shù)據(jù)SL0提供給DSP，另外FPGA提供所有外圍芯片的邏輯控制信號，并為DSP提供中斷信號。
[0021]在上述技術(shù)方案中，所述外圍芯片包括:異步串行通訊芯片，外部FLAH芯片、復(fù)位芯片。
[0022]在上述技術(shù)方案中，所述編碼器為絕對式圓光柵編碼器。
[0023]本發(fā)明具有以下的有益效果:
[0024]本發(fā)明采用“DSP+FPGA”的硬件組合方式，與BISS C模式數(shù)據(jù)的絕對式編碼器進(jìn)行數(shù)據(jù)交換，F(xiàn)PGA實(shí)現(xiàn)整理邏輯和時(shí)序的控制并配置DSP的各個(gè)中斷，DSP實(shí)現(xiàn)數(shù)據(jù)的交換與處理，采用DSP的GP10向編碼器輸出位置采集請求和時(shí)序控制信號MA，同樣采用GP10采集編碼器輸出的位置數(shù)據(jù)，這種采用“DSP+FPGA”的組合方式，不僅使得邏輯單元分工明確，而且簡化了控制程序，提高了數(shù)據(jù)交換的速度和精確度。
[0025]本發(fā)明在與編碼器進(jìn)行數(shù)據(jù)交換的同時(shí)，增加了顯示功能，對接收的位置數(shù)據(jù)進(jìn)行處理，之后以“度/分/秒”的格式直觀的將位置值顯示在液晶顯示屏上，可以使操作者直觀的讀出設(shè)備的當(dāng)前方位值和俯仰值。
[0026]本發(fā)明具有置數(shù)功能，裝置可與主控系統(tǒng)進(jìn)行通訊，接收其傳來的置數(shù)命令，在某個(gè)固定的位置接收修正值，并將其存在外部FLASH中，將編碼器數(shù)據(jù)數(shù)值與修正值相減，可以得到設(shè)備的0點(diǎn)位置，以此為基準(zhǔn)進(jìn)行位置讀取。
[0027]本發(fā)明對編碼器的數(shù)據(jù)接收后，根據(jù)BISS C協(xié)議的內(nèi)容，對數(shù)據(jù)進(jìn)行了校驗(yàn)，通過校驗(yàn)，可以確定編碼器的狀態(tài)以及數(shù)據(jù)的正確與否，提高了數(shù)據(jù)采集的正確率和穩(wěn)定性，同時(shí)可以及時(shí)發(fā)現(xiàn)編碼器的問題，并盡快的解決，減少數(shù)據(jù)接收的錯(cuò)誤率。
[0028]本發(fā)明的BISS C協(xié)議數(shù)據(jù)采集及顯示裝置已在工程實(shí)踐中得到應(yīng)用，數(shù)據(jù)采集穩(wěn)定、顯示直觀。實(shí)踐證明:基于BISS C模式的編碼器數(shù)據(jù)采集及顯示系統(tǒng)可以正確的與編碼器進(jìn)行數(shù)據(jù)交換，并實(shí)時(shí)顯示目標(biāo)的方位值和俯仰值，工作穩(wěn)定，具有較強(qiáng)的工程實(shí)踐意義。
【附圖說明】
[0029]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)說明。
[0030]圖1為BISS C模式數(shù)據(jù)格式示意圖。
[0031]圖2為BISS C模式圓光柵編碼器數(shù)據(jù)接收顯示系統(tǒng)整體結(jié)構(gòu)圖。
[0032]圖3為編碼器數(shù)據(jù)接收及顯示板硬件結(jié)構(gòu)圖。
[0033]圖4為FPGA程序流程不意圖。
[0034]圖5為DSP主程序流程示意圖。
[0035]圖6為BISS協(xié)議數(shù)據(jù)接收及顯示試驗(yàn)結(jié)構(gòu)示意圖。
[0036]圖7為SignalTap采集BISS協(xié)議數(shù)據(jù)示意圖。
[0037]圖8為液晶屏顯不方位、俯仰值不意圖。
[0038]圖9為BISS C模式的絕對式編碼器數(shù)據(jù)采集及顯示裝置示意圖。
【具體實(shí)施方式】
[0039]下面結(jié)合附圖對本發(fā)明做以詳細(xì)說明。
[0040]絕對式軸角編碼器是目前常用于光電跟蹤設(shè)備中的測角元件，用于測量跟蹤目標(biāo)的方位值和俯仰值。絕對式軸角編碼器采用串行接口與數(shù)據(jù)接收系統(tǒng)交換數(shù)據(jù)，數(shù)據(jù)格式采用BISS C模式。
[0041]本發(fā)明的BISS C協(xié)議數(shù)據(jù)采集及顯示裝置，采用“DSP+FPGA”的方式，與絕對式軸角編碼器進(jìn)行數(shù)據(jù)交換，編譯其輸出的角度碼值，對數(shù)據(jù)進(jìn)行校驗(yàn)，并進(jìn)行處理，以“度/分/秒”的格式將采集到方位值和俯仰值采用液晶屏進(jìn)行顯示，直觀的得到目標(biāo)的角度信息，這種裝置可以廣泛的應(yīng)用于光電跟蹤測量設(shè)備中，實(shí)時(shí)與軸角測量編碼器進(jìn)行數(shù)據(jù)交換。
[0042]根據(jù)BISS C協(xié)議的內(nèi)容，在“DSP+FPGA”的硬件結(jié)構(gòu)基礎(chǔ)上，采用Verilog語言對FPGA編程，采用C語言對DSP進(jìn)行編程，與編碼器進(jìn)行數(shù)據(jù)交換并對數(shù)據(jù)進(jìn)行校驗(yàn)和處理，以“度/分/秒”形式將目標(biāo)的方位值和俯仰值顯示在液晶屏上。系統(tǒng)包括圓光柵編碼器，數(shù)據(jù)接收及顯示板和一個(gè)觸摸式液晶屏，圓光柵編碼器數(shù)據(jù)接收及顯示板卡作為主設(shè)備，絕對式圓光柵編碼器作為從設(shè)備，液晶屏作為顯示接口。
[0043]如圖2所示，編碼器數(shù)據(jù)接收及顯示系統(tǒng)作為主設(shè)備，圓光柵編碼器作為從設(shè)備，主設(shè)備為從設(shè)備供電，并提供位置采集請求和時(shí)序信息MA，從設(shè)備編碼器接收到MA信號后，向主設(shè)備提供與MA時(shí)鐘信號同步的位置采集數(shù)據(jù)SLO。另外，主設(shè)備還通過串行通訊接口，編程實(shí)現(xiàn)對液晶屏的控制及數(shù)據(jù)輸出，實(shí)時(shí)的在液晶屏上以“度/分/秒”的格式顯示目標(biāo)的方位值和俯仰值。
[0044]基于BISS C模式的編碼器數(shù)據(jù)接收及顯示板卡在硬件設(shè)計(jì)上采用FPGA+D SP為主體，外擴(kuò)FLASH、串行接