現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于工業(yè)控制現(xiàn)場總線技術(shù)領(lǐng)域，具體涉及現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置。
【背景技術(shù)】
[0002]現(xiàn)場總線技術(shù)因其具有較強的開放性、可操作性、通信實時性以及對環(huán)境的適應(yīng)性等特點而被廣泛應(yīng)用于工業(yè)控制領(lǐng)域。然而，對于眾多的現(xiàn)場總線協(xié)議，相互間的差異很大，互不兼容，造成了不同現(xiàn)場總線系統(tǒng)間不能夠相互操作和直接信息交換，不僅阻礙了現(xiàn)場總線控制系統(tǒng)的集成，而且影響了現(xiàn)場總線技術(shù)的推廣和應(yīng)用。以往關(guān)于現(xiàn)場總線協(xié)議轉(zhuǎn)換的研究和產(chǎn)品應(yīng)用雖取得了一定的進展，但是接口功能單一，沒有考慮現(xiàn)場總線的主站、從站切換的問題，不具備對傳輸數(shù)據(jù)的緩存以及數(shù)據(jù)恢復(fù)處理的能力，靈活性差，在實際應(yīng)用中無法滿足工業(yè)系統(tǒng)的需求。
【實用新型內(nèi)容】
[0003]本實用新型的目的是提供現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，為不同現(xiàn)場總線之間的數(shù)據(jù)交換提供了高速、可靠的解決方案，解決了現(xiàn)有現(xiàn)場總線協(xié)議轉(zhuǎn)換的產(chǎn)品不能進行主站與從站的切換，以及不能進行數(shù)據(jù)緩存及斷點重發(fā)處理的問題。
[0004]本實用新型采用的技術(shù)方案是，現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，包括STM32微處理器，STM32微處理器中集成有CAN控制器，CAN隔離收發(fā)器與CAN控制器連接；STM32微處理器分別與PR0FIBUS-DP總線協(xié)議處理模塊、輸入模塊、顯示模塊、數(shù)據(jù)緩存模塊和外部數(shù)據(jù)存儲模塊連接；帶隔離功能的RS485驅(qū)動芯片與PR0FIBUS-DP總線協(xié)議處理模塊連接；以上各模塊均與電源模塊連接。
[0005]本實用新型的特征還在于，
[0006]CAN隔離收發(fā)器采用CTM1050接口芯片。
[0007]輸入模塊采用電阻式觸摸屏。
[0008]顯示模塊采用IXD顯示屏。
[0009]數(shù)據(jù)緩存模塊采用異步FIFO數(shù)據(jù)緩存器。
[0010]外部數(shù)據(jù)存儲模塊采用串行FLASH存儲器SST25VF016B。
[0011]電源模塊采用雙24V冗余電源輸入。
[0012]本實用新型的有益效果是，
[0013](I)本實用新型采用STM32微處理器，配合高速CAN隔離收發(fā)器和PR0FIBUS-DP總線協(xié)議處理模塊，實現(xiàn)了完整的PR0FIBUS-DP協(xié)議的同時，也完成了現(xiàn)場總線主站與從站的切換。
[0014](2)本實用新型采用外擴大容量異步FIFO數(shù)據(jù)緩存器，能夠防止數(shù)據(jù)丟失，實現(xiàn)斷點重發(fā)處理，保證該裝置穩(wěn)定、可靠、高速的進行數(shù)據(jù)傳輸。
【附圖說明】
[0015]圖1是本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置的結(jié)構(gòu)示意圖；
[0016]圖2是本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置中CAN總線接口電路圖；
[0017]圖3是本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置中PR0FIBUS-DP通信接口電路圖；
[0018]圖4是本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置中PR0FIBUS-DP主站與微控制器接口電路圖；
[0019]圖5是本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置中PR0FIBUS-DP從站與微控制器接口電路圖；
[0020]圖6是本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置中微控制器與FPGA接口電路圖；
[0021]圖7是本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置中微控制器與FLASH接口電路圖。
[0022]圖中，1.STM32微處理器，2.CAN控制器，3.CAN隔離收發(fā)器，4.PROFIBUS-DP總線協(xié)議處理模塊，5.輸入模塊，6.顯示模塊，7.數(shù)據(jù)緩存模塊，8.外部數(shù)據(jù)存儲模塊，9.RS485驅(qū)動芯片。
【具體實施方式】
[0023]下面結(jié)合附圖和【具體實施方式】對本實用新型進行詳細說明。
[0024]本實用新型現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置的結(jié)構(gòu)如圖1所示，包括STM32微處理器1，STM32微處理器I中集成有CAN控制器2，CAN隔離收發(fā)器3與CAN控制器2連接；STM32微處理器I分別與PR0FIBUS-DP總線協(xié)議處理模塊4、輸入模塊5、顯示模塊6、數(shù)據(jù)緩存模塊7和外部數(shù)據(jù)存儲模塊8連接；帶隔離功能的RS485驅(qū)動芯片9與PR0FIBUS-DP總線協(xié)議處理模塊連接；以上各模塊均與電源模塊連接。其中，CAN隔離收發(fā)器3采用CTM1050接口芯片，輸入模塊5采用電阻式觸摸屏，顯示模塊6采用LCD顯示屏，數(shù)據(jù)緩存模塊7采用異步FIFO數(shù)據(jù)緩存器，外部數(shù)據(jù)存儲模塊8采用串行FLASH存儲器SST25VF016B，電源模塊采用雙24V冗余電源輸入。
[0025]本實用新型中CAN隔離收發(fā)器負責(zé)CAN總線通信；PR0FIUS_DP協(xié)議處理模塊包括PR0FIBUS-DP主站處理模塊和PR0FIBUS-DP從站處理模塊，負責(zé)PR0FIBUS-DP總線通信；STM32微處理器負責(zé)二者協(xié)議轉(zhuǎn)換及相應(yīng)的顯示功能，并通過協(xié)議轉(zhuǎn)換實現(xiàn)CAN與PR0FIBUS之間的數(shù)據(jù)交換。針對在協(xié)議轉(zhuǎn)換過程中可能存在的數(shù)據(jù)丟失問題，采用由FPGA和SDRAM構(gòu)成的數(shù)據(jù)緩存模塊(異步FIFO數(shù)據(jù)緩存器)作為協(xié)議轉(zhuǎn)換器的數(shù)據(jù)緩沖。
[0026]本實用新型中CAN總線接口電路如圖2所示，由于CAN控制器已集成在STM32內(nèi)部，并且使用CTM1050接口芯片，該芯片可以連接任何一款CAN協(xié)議控制器，實現(xiàn)CAN節(jié)點的收發(fā)與隔離功能。CTM1050接口芯片實現(xiàn)帶隔離的CAN收發(fā)電路，隔離電壓可以達到DC2500V，其接口簡單，使用方便，不必使用“CAN控制器+光耦隔離+CAN總線驅(qū)動”的方式與CAN總線通信，也不需要另加一組隔離電源。至于物理層的連接，只需留出相應(yīng)接口即可，需要在CAN總線末端CANL和CANH之間加上120R的末端電阻，使信號達到傳輸線末端后不會反射。
[0027]PR0FIUS-DP協(xié)議處理模塊包括PR0FIBUS-DP主站處理模塊和PR0FIBUS-DP從站處理模塊，PR0FIBUS-DP通信接口電路圖如圖3所示。為了防止總線電壓變化影響電路板上元器件，應(yīng)采取相應(yīng)的隔離措施，協(xié)議轉(zhuǎn)換設(shè)備選取了帶隔離功能的RS485驅(qū)動芯片ADM2486，省去了光耦隔離電路。由于RS485通信載體是雙絞線，它的特性阻抗為120歐左右，所以線路設(shè)計時，在RS485網(wǎng)絡(luò)傳輸線的始端和末端各接I只120歐電阻，以減少線路上傳輸信號的反射。又由于接收器的檢測靈敏度為±200mV，即差分輸入端VA-VB 彡 +200mV，輸出邏輯“1”，VA-VB 彡一200mV，輸出邏輯 “O”。當(dāng) VA-VB 在 ±200mV 之間時，總線狀態(tài)為不確定，為了盡量避免這種不確定狀態(tài)，在A、B線上設(shè)上下拉電阻。
[0028]PR0FIBUS-DP主站處理模塊與微控制器接口電路圖如圖4所示。主站處理模塊中的主站協(xié)議芯片ASPC2與微控制器中的主控芯片STM32F102ZET6以共享存儲器方式連接，存儲芯片采用IS61LV25616AL。ASPC2與SRAM之間連接存在電平匹配的問題，ASPC2供電為5V，SRAM供電為3.3V，為解決電平匹配問題，需添加電平轉(zhuǎn)換電路，本設(shè)計選用SN74HC244和SN74HC245來完成ASPC2與SRAM之間的連接。PR0FIBUS-DP從站處理模塊與微控制器接口電路圖如圖5所示。復(fù)位RESET信號由主控制器提供，DB(7?O)是地址數(shù)據(jù)復(fù)用線，AB (10?O)是11位的地址總線，因為SPC3具有1.5KB的RAM，只需要11位的地址總線。XCS是片選信號，由主控制器CSl提供，當(dāng)XCS為O時，主控制器對SPC3內(nèi)部RAM進行訪問。
[0029]針對在協(xié)議轉(zhuǎn)換器工作過程中數(shù)據(jù)丟失的問題，分別對數(shù)據(jù)幀結(jié)構(gòu)和轉(zhuǎn)換方式進行研究，提出一種基于SDRAM和FPGA構(gòu)成的異步FIFO數(shù)據(jù)緩存器的設(shè)計方案。利用FPGA的靈活性和SDRAM的成本低、容量大等特點，有效地解決了不同時鐘域之間的同步和數(shù)據(jù)傳輸?shù)膯栴}，從而可以實現(xiàn)在協(xié)議轉(zhuǎn)換過程中的數(shù)據(jù)恢復(fù)功能。FPGA選型為Cyclone II系列的EP2C8Q208C，SDRAM選型為現(xiàn)代公司的HY57V641620ET-7。微控制器與FPGA接口電路圖如圖6所示。
[0030]在工作中，需要使用外部的大容量數(shù)據(jù)存儲器將相關(guān)的配置信息和診斷信息進行長期存保存。較大容量串行閃存的出現(xiàn)為解決本設(shè)計中大量數(shù)據(jù)的存儲問題提供了一種解決方案。本實用新型將選用基于串行FLASH存儲器SST25VF016B完成相關(guān)工作。微控制器與FLASH接口電路圖如圖7所示。
[0031]本實用新型的電源模塊采用雙24V冗余電源輸入，雙24V冗余電源計完成了從雙24V輸入到整個電路板所需電源VCC的轉(zhuǎn)換。雙24V電源接入后，分別通過兩個二極管，組成雙路冗余電源電路，得到一組24V電源的輸出。24V接入后級，使用兩個電源模塊LM2596-5V，把24V輸入轉(zhuǎn)為雙5V輸出。得到雙5V的目的是后面還有一級的雙路冗余電源電路。這組雙路冗余電路由I個LTC4416芯片連接兩個外置P溝道MOSFET組成，控制兩路電源輸入。使用兩個MOSFET實現(xiàn)了“或”的作用，MOSFET的壓降一般為20?30mV，因此功率損耗非常小，不會產(chǎn)生太多熱量。雙5V經(jīng)過雙路冗余電源電路之后，就得到了整個系統(tǒng)需要的5V電源。
【主權(quán)項】
1.現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，其特征在于，包括STM32微處理器(I)，STM32微處理器(I)中集成有CAN控制器(2)，CAN隔離收發(fā)器(3)與CAN控制器⑵連接；STM32微處理器(I)分別與PROFIBUS-DP總線協(xié)議處理模塊(4)、輸入模塊(5)、顯示模塊￠)、數(shù)據(jù)緩存模塊(7)和外部數(shù)據(jù)存儲模塊(8)連接；RS485驅(qū)動芯片(9)與PROFIBUS-DP總線協(xié)議處理模塊(4)連接；以上各模塊均與電源模塊連接。2.根據(jù)權(quán)利要求1所述的現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，其特征在于，所述CAN隔離收發(fā)器(3)采用CTM1050接口芯片。3.根據(jù)權(quán)利要求1所述的現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，其特征在于，所述輸入模塊(5)采用電阻式觸摸屏。4.根據(jù)權(quán)利要求1所述的現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，其特征在于，所述顯示模塊(6)采用LCD顯示屏。5.根據(jù)權(quán)利要求1所述的現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，其特征在于，所述數(shù)據(jù)緩存模塊(7)采用異步FIFO數(shù)據(jù)緩存器。6.根據(jù)權(quán)利要求1所述的現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，其特征在于，所述外部數(shù)據(jù)存儲模塊(8)采用串行FLASH存儲器SST25VF016B。7.根據(jù)權(quán)利要求1所述的現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，其特征在于，所述電源模塊采用雙24V冗余電源輸入。
【專利摘要】本實用新型公開了一種現(xiàn)場總線協(xié)議轉(zhuǎn)換裝置，包括STM32微處理器，STM32微處理器中集成有CAN控制器，CAN隔離收發(fā)器與CAN控制器連接；STM32微處理器分別與PROFIBUS-DP總線協(xié)議處理模塊、輸入模塊、顯示模塊、數(shù)據(jù)緩存模塊和外部數(shù)據(jù)存儲模塊連接；RS485驅(qū)動芯片與PROFIBUS-DP總線協(xié)議處理模塊連接；以上各模塊均與電源模塊連接。本實用新型采用STM32微處理器，配合高速CAN隔離收發(fā)器和PROFIBUS-DP總線接口模塊，實現(xiàn)了完整的PROFIBUS-DP協(xié)議的同時，也完成了現(xiàn)場總線主站與從站的切換；采用外擴大容量異步FIFO數(shù)據(jù)緩存器，能夠防止數(shù)據(jù)丟失，實現(xiàn)斷點重發(fā)處理，保證該裝置穩(wěn)定、可靠、高速的進行數(shù)據(jù)傳輸。
【IPC分類】H04L12/40, H04L29/06
【公開號】CN204906430
【申請?zhí)枴緾N201520577195
【發(fā)明人】王延年, 張雙雙, 付遠明, 劉婷
【申請人】西安工程大學(xué)
【公開日】2015年12月23日
【申請日】2015年8月4日