一種1394總線SoC芯片架構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)，涉及一種1394總線SoC芯片架構(gòu)。
【背景技術(shù)】
[0002]1394總線具有高帶寬、低延遲和高可靠等特點(diǎn)，較好的滿足了航空電子系統(tǒng)的應(yīng)用需求。但現(xiàn)有FPGA板級(jí)1394產(chǎn)品具有構(gòu)成中體積大、可靠性低、無法對(duì)1394總線協(xié)議處理、以太網(wǎng)協(xié)議棧解析以及文件系統(tǒng)管理等功能進(jìn)行智能化處理、通用性差、難以小型化，并且處理器和產(chǎn)品分離等一系列問題，已經(jīng)無法適應(yīng)航空電子網(wǎng)絡(luò)組件的要求；因此，亟需提供一種新型1394產(chǎn)品，能夠?qū)崿F(xiàn)飛管系統(tǒng)、航電系統(tǒng)的CC/RN功能，以及總線BM功能的通用廣品。

【發(fā)明內(nèi)容】

[0003]為了解決上述背景中提及的問題，本發(fā)明提供一種1394總線SoC芯片架構(gòu)，該SoC芯片架構(gòu)能夠集成軍用1394協(xié)議、通用1394協(xié)議、鏈路層芯片、物理層芯片及處理器，實(shí)現(xiàn)了 1394總線協(xié)議處理、以太網(wǎng)協(xié)議棧解析以及文件系統(tǒng)管理等功能的智能化、通用化及小型化功能。
[0004]本發(fā)明的具體技術(shù)解決方案如下:
[0005]該1394總線SoC芯片架構(gòu)包括用于向主機(jī)提供數(shù)據(jù)通訊的子系統(tǒng)主機(jī)接口模塊，用于實(shí)現(xiàn)和1394總線進(jìn)行通訊的1394協(xié)議處理功能模塊，用于集成并實(shí)現(xiàn)系統(tǒng)常用功能的通用平臺(tái)模塊；所述子系統(tǒng)主機(jī)接口模塊，和1394協(xié)議處理功能模塊均與通用平臺(tái)模塊連接；所述1394協(xié)議處理功能模塊通過變壓器與1394總線連接。
[0006]上述1394協(xié)議處理功能模塊包括通用事務(wù)層接口模塊、協(xié)議處理模塊、1394鏈路層功能模塊、1394物理層功能模塊和模式選擇單元；所述通用事務(wù)層接口模塊和協(xié)議處理模塊與模式選擇單元連接并通過模式選擇單元進(jìn)行選擇；所述模式選擇單元一端通過1394從設(shè)備接口與通用平臺(tái)模塊連接，另一端與1394鏈路層功能模塊連接，1394鏈路層功能模塊通過PHY-LINK接口與1394物理層功能模塊之間連接并進(jìn)行數(shù)據(jù)和狀態(tài)傳遞，1394物理層功能模塊通過變壓器與1394總線連接。
[0007]上述通用平臺(tái)模塊包括嵌入式處理器、矢量中斷控制器、SRAMO存儲(chǔ)器、SDRAM控制器、以太網(wǎng)控制器、外部總線控制器、UART串口控制器、TIMER定時(shí)器、GP1通用輸入輸出、IIC控制器、PLB Cross Bar仲裁器、DMA控制器、SRAMl存儲(chǔ)器、PLB到OPB橋、RTC實(shí)時(shí)時(shí)鐘、看門狗定時(shí)器、OPB仲裁器、PLB總線0、PLB總線I和OPB總線；所述PLB總線I 一端與PLB Cross Bar仲裁器連接，另一端通過PLB到OPB橋與OPB總線連接一端，OPB總線另一端與OPB仲裁器連接；所述PLB仲裁器還分別與嵌入式處理器、子系統(tǒng)接口模塊、PLB到OPB橋和PLB總線O連接，PLB仲裁器與PLB到OPB橋之間依次通過DMA控制器和SRAMl存儲(chǔ)器連接；所述SRAMO存儲(chǔ)器、SDRAM控制器、以太網(wǎng)控制器與PLB總線I連接；所述外部總線控制器、UART串口控制器、HMER定時(shí)器、GP1通用輸入輸出、IIC控制器、RTC實(shí)時(shí)時(shí)鐘和看門狗定時(shí)器與OPB總線連接，矢量中斷控制器與嵌入式處理器連接。
[0008]上述子系統(tǒng)接口模塊包括異步總線接口、PCI主機(jī)接口，PCIe及配套DMA模塊和子系統(tǒng)主機(jī)接口模式選擇單元；所述PCIe及配套DMA模塊一端與通用平臺(tái)模塊連接，另一端與子系統(tǒng)主機(jī)接口連接，PCI主機(jī)接口和異步總線接口一端均通過子系統(tǒng)主機(jī)接口模式選擇單元與子系統(tǒng)主機(jī)接口連接，PCI主機(jī)接口另一端與通用平臺(tái)模塊連接，異步總線接口另一端經(jīng)信息交互處理后與通用平臺(tái)模塊連接。
[0009]上述嵌入式處理器是PowerPC460嵌入式處理器。
[0010]上述1394物理層功能模塊通過PHY-LINK接口實(shí)現(xiàn)與1394鏈路層功能模塊之間的數(shù)據(jù)和狀態(tài)傳遞。
[0011]本發(fā)明的優(yōu)點(diǎn)在于:
[0012]本發(fā)明屬于計(jì)算機(jī)硬件技術(shù)，涉及一種1394總線SoC芯片架構(gòu)，其有益效果在于，通過軟硬件結(jié)合的方式簡化系統(tǒng)、提高系統(tǒng)的可靠性及性能。硬件部分能夠保證更加準(zhǔn)確的使用預(yù)定義的網(wǎng)絡(luò)帶寬和預(yù)定義的幀周期，軟件又可以靈活的去操縱通信過程中的接收和發(fā)送，使得整個(gè)系統(tǒng)對(duì)1394協(xié)議的擴(kuò)充有了更多的余地。
【附圖說明】
[0013]圖1是本發(fā)明1394總線SoC芯片架構(gòu)圖。
【具體實(shí)施方式】
[0014]該1394總線SoC芯片架構(gòu)的核心原理在于使用了軟件和硬件結(jié)合的方式去實(shí)現(xiàn)1394協(xié)議，在保證1394效率的基礎(chǔ)上，又能使用軟件的方式靈活的完成系統(tǒng)對(duì)協(xié)議和通信的要求，提高了系統(tǒng)的通用性。
[0015]下面結(jié)合附圖和具體實(shí)施例，對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整地表述。顯然，所表述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例，基于本發(fā)明中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提所獲得的所有其他實(shí)施例，都屬于本發(fā)明的保護(hù)范圍。
[0016]如圖1所示，該1394總線SoC芯片架構(gòu)的芯片內(nèi)部包含基于PPC460的通用平臺(tái)模塊1、子系統(tǒng)主機(jī)接口模塊2、1394協(xié)議處理功能模塊3 ；
[0017]基于PPC460的通用平臺(tái)模塊單元I包括PowerPC460嵌入式處理器101，PLBCrossBar仲裁器102、矢量中斷控制器103，DMA控制器104、片內(nèi)SRAM及控制器105、以太網(wǎng)接口 106、PLB_to_0PB橋107，外部總線控制器108，UART串口控制器109、HMER定時(shí)器110、GP10通用輸入輸出IlURTC實(shí)時(shí)時(shí)鐘112、IIC控制器113、看門狗定時(shí)器114,OPB仲裁器115 ；PowerPC460嵌入式處理器101與矢量中斷控制器103相連以實(shí)現(xiàn)對(duì)VIC中斷的處理，同時(shí)還通過PLBCrossBar仲裁器102、PLB總線和對(duì)掛接在總線上的其它各功能模塊和單元進(jìn)行管理，為各模塊之間的協(xié)同工作提供保障。
[0018]外部總線控制器108提供片外存儲(chǔ)器的異步接口，用于加載片上處理器的啟動(dòng)程序，處理器被啟動(dòng)后，將需要執(zhí)行的處理器指令通過PLB總線I存放到片內(nèi)SRAM及控制器116上，將需要處理的數(shù)據(jù)通過PLB總線O存放到片內(nèi)SRAM及控制器117上，SDRAM控制器105及其連接的SDRAM存儲(chǔ)器是對(duì)上述片內(nèi)SRAM及控制器116和117的擴(kuò)展，在片內(nèi)SRAM存儲(chǔ)空間不足時(shí)可將需要存儲(chǔ)的指令或數(shù)據(jù)存儲(chǔ)到SDRAM控制器105連接的SDRAM存儲(chǔ)器上。OPB總線O和PLB總線I之間使用PL