一種芯片封裝外觀缺陷檢測系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片封裝外觀缺陷的檢測和基于多層次并行處理架構(gòu)的圖像處理領(lǐng)域，尤其涉及一種基于多層次并行處理的快速芯片封裝外觀缺陷檢測系統(tǒng)。
【背景技術(shù)】
[0002]最終目檢是半導體芯片生產(chǎn)的最后一個重要環(huán)節(jié)，通過目檢，可以發(fā)現(xiàn)并去除芯片外觀的缺陷，保證芯片外觀完整的同時，也可以避免由芯片外觀缺陷導致的芯片功能缺陷。目前大多數(shù)半導體芯片生產(chǎn)廠商都是采用人工來進行產(chǎn)品的最終目檢，而人的主觀性嚴重影響了檢測的正確性?，F(xiàn)有的自動化檢測設(shè)備，一般都是基于計算機或者數(shù)字信號處理器進行檢測，由于硬件的限制，檢測的速度比較低，無法滿足高速生產(chǎn)的要求。
[0003]隨著信息技術(shù)的快速發(fā)展，利用大規(guī)模高性能現(xiàn)場可編程門陣列(FPGA)，數(shù)字信號處理器(DSP)以及嵌入式處理器的硬件系統(tǒng)成為了研宄熱點，然而受限于傳統(tǒng)的構(gòu)架體系，仍然很難在處理能力、功耗、實時等各方面達到平衡。

【發(fā)明內(nèi)容】

[0004](一 )要解決的技術(shù)問題
[0005]針對以上問題，本發(fā)明提供了一種基于多層次并行處理的快速芯片封裝外觀缺陷檢測系統(tǒng)，該系統(tǒng)通過設(shè)計的并行處理架構(gòu)和與之相適應(yīng)的缺陷檢測算法，可以實現(xiàn)芯片封裝外觀缺陷的快速檢測。
[0006]( 二 )技術(shù)方案
[0007]為了達到上述的目的，本發(fā)明提供了一種基于多層次并行處理的產(chǎn)品封裝外觀缺陷檢測系統(tǒng)，其特征在于，該裝置包括:
[0008]圖像獲取模塊，用于采集被檢測的產(chǎn)品封裝外觀圖像；
[0009]多層次并行處理架構(gòu)，其包括:
[0010]二維全并行處理單元陣列:其包括多個像素處理單元，用于并行處理芯片封裝外觀圖像，對其進行低級圖像處理；
[0011]一維全并行行處理單元陣列，其包括多個行處理單元，用于并行處理經(jīng)所述二維全并行處理單元陣列低級圖像處理后的結(jié)果，對其進行中級圖像處理；
[0012]陣列控制器，其用于根據(jù)處理器的指令控制所述多層次并行處理架構(gòu)執(zhí)行相應(yīng)的動作；
[0013]處理器，其根據(jù)所述一維全并行行處理單元陣列的處理結(jié)果，判斷待檢測芯片封裝外觀是否有缺陷。
[0014]本發(fā)明還提供了一種利用上述產(chǎn)品封裝外觀缺陷檢測系統(tǒng)進行產(chǎn)品外觀缺陷檢測的方法，其特征在于，包括:
[0015]用于采集被檢測的產(chǎn)品封裝外觀圖像；
[0016]并行處理產(chǎn)品封裝外觀圖像，對其進行低級圖像處理；
[0017]并行處理經(jīng)低級圖像處理后的結(jié)果，對其進行中級圖像處理；
[0018]根據(jù)所述中級圖像處理的處理結(jié)果，判斷待檢測產(chǎn)品封裝外觀是否有缺陷。
[0019](三)有益效果
[0020]本發(fā)明提出的基于多層次并行處理的芯片封裝外觀缺陷快速檢測系統(tǒng)，包括高速圖像傳感器101、鏡頭102、光源103、二維全并行處理單元(PE)陣列112、一維全并行處理單元(RP)陣列114、精簡指令處理器119，以及實現(xiàn)芯片封裝外觀缺陷快速檢測的高并行度算法。其中通過二維全并行處理單元(PE)陣列112完成圖像的濾波、提取邊緣等低級處理，通過一維全并行處理單元(RP)陣列114完成圖像特征的提取，精簡指令處理器119通過特征匹配做出缺陷檢測的結(jié)果，同時精簡指令處理器119對整個系統(tǒng)進行控制和管理。由于本發(fā)明基于二維全并行處理單元(PE)陣列112和一維全并行處理單元(RP)陣列114，可以快速完成圖像的低級和中級處理，從而大大提高了缺陷檢測的速度，其檢測速度是現(xiàn)有檢測設(shè)備的3倍以上。
【附圖說明】
[0021]圖1是本發(fā)明提出的基于多層次并行處理的快速芯片封裝外觀缺陷檢測系統(tǒng)架構(gòu)圖；
[0022]圖2是本發(fā)明中二維全并行處理單元PE的實施例結(jié)構(gòu)圖；
[0023]圖3是本發(fā)明中一維全并行處理單元RP的實施例結(jié)構(gòu)圖；
[0024]圖4是本發(fā)明中基于多層次并行處理的快速芯片封裝外觀缺陷檢測方法流程圖；
[0025]圖5是本發(fā)明中二維全并行處理單元PE進行像素處理的過程示意圖；
[0026]圖6(a)?(d)是本發(fā)明中缺陷檢測效果示意圖。
【具體實施方式】
[0027]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明作進一步的詳細說明。
[0028]如圖1是本發(fā)明提出的基于多層次并行處理的快速芯片封裝外觀缺陷檢測系統(tǒng)架構(gòu)圖，包括:
[0029]圖像獲取模塊10，該模塊采集被檢測的產(chǎn)品的清晰圖像；以及
[0030]多層次并行處理裝置11，該裝置根據(jù)所述圖像獲取模塊10獲取的產(chǎn)品圖像，通過高速實現(xiàn)缺陷檢測算法，完成產(chǎn)品外觀缺陷的檢測；可選地，所述產(chǎn)品可以是半導體芯片。
[0031]上述方案中，所述圖像獲取模塊10包括:
[0032]高速圖像傳感器101，用于捕捉被檢測產(chǎn)品的圖像；
[0033]鏡頭102，用于將檢測產(chǎn)品放大并聚焦到圖像傳感器；
[0034]光源103，用于均勻地照射被檢測的產(chǎn)品；
[0035]上述方案中，所述多層次并行處理裝置11包括:
[0036]圖像輸入模塊111，用于存儲所述圖像獲取模塊10采集到的產(chǎn)品外觀的整幅圖像數(shù)據(jù)，并根據(jù)陣列控制器116中預先配置的起始行、起始列、采樣間隔把所需部分圖像數(shù)據(jù)傳遞到所述的二維全并行處理單元陣列112 ;
[0037]二維全并行處理單元陣列112，用于接收圖像輸入模塊111傳送的圖像數(shù)據(jù)，執(zhí)行包括濾波、閾值分割、形態(tài)學處理、邊緣提取等低級圖像處理，并把處理后的圖像數(shù)據(jù)傳遞給一維全并行處理單元陣列114 ;
[0038]一維全并行處理單元陣列114，用于接收二維全并行處理單元陣列112的圖像數(shù)據(jù)，執(zhí)行求和、直方圖統(tǒng)計等中級圖像處理，并把進行了中級圖像處理后的圖像數(shù)據(jù)傳遞給精簡指令處理器119;
[0039]陣列控制器116，用于控制圖像輸入模塊111輸入相應(yīng)的圖像數(shù)據(jù)到二維全并行處理單元陣列112，并控制二維全并行處理單元陣列112進行低級圖像處理和一維全并行處理單元陣列114進行中級圖像處理；
[0040]精簡指令處理器119，用于接收一維全并行處理單元陣列114的圖像特征數(shù)據(jù)，并通過特征匹配和識別做出缺陷檢測判決，同時負責整個系統(tǒng)的時序和邏輯控制；
[0041]片上總線117，用于將來自精簡指令處理器119的讀寫控制信號和邏輯地址信息映射到其他各個總線從器件模塊(如陣列控制器116、輸入/輸出模塊118等)所需的選通使能信號和物理地址信息，以驅(qū)動從器件模塊完成操作；
[0042]輸入/輸出模塊118，用于和外部PC進行數(shù)據(jù)交換；
[0043]本發(fā)明基于這種多層次并行處理架構(gòu)和檢測要求，設(shè)計了相應(yīng)的檢測算法，首先利用二維全并行處理單元(PE)陣列實現(xiàn)待檢測圖像的預處理，再利用一維全并行處理單元(RP)陣列提取圖像的特征，最后利用精簡指令處理器匹配特征并做出檢測判決，整個過程由于采用了大量的并行處理，所以速度遠快于傳統(tǒng)的檢測設(shè)備。
[0044]圖1中的二維全并行處理單元(PE)陣列112包含了多個像素處理單元PE113。每個PE工作在單指令多數(shù)據(jù)(SIMD)模式下，接受相同的指令，執(zhí)行相同的操作，但是操作的數(shù)據(jù)來自各個PE本地的存儲器；每個PE能夠完成適合全并行處理的局部圖像操作，如濾波、邊緣提取、增強等。每個PE的數(shù)據(jù)可以與其上、下、左、右的鄰近單元進行交互傳遞，通過多次的鄰近單元數(shù)據(jù)傳遞，每個PE可與任意位置的其他PE產(chǎn)生交互。每個PE能夠完成I比特的求和、求反、邏輯與、邏輯或等操作，多比特的操作可以分解為上述I比特運算來實現(xiàn)。
[0045]如在本實施例中設(shè)計了 64X64的PE陣列，要處理的圖像是512X320，相對于40個64X64的圖像塊，所以在圖像輸入模塊中提供了一個存儲器，把一幀內(nèi)的圖像數(shù)據(jù)保存下來，PE陣列可以多次讀取同一幀內(nèi)的圖像數(shù)據(jù)。為了提高速度，在進行某些算法時，可以對圖像進行亞采樣，同時，根據(jù)所要檢測的缺陷項目，如果是蓋帶的缺陷，則定位到圖像的上下邊緣部分，如果是芯片的缺陷，則定位到圖像的中間部分，從而找到圖像中感興趣的部分，只需對圖像中感興趣的部分進行缺陷檢測，在保證檢測精度的情況下，減小了計算量，縮短了處理時間。
[0046]如圖2所示為二維全并行處理單元PE的實施例結(jié)構(gòu)圖。所述PE 113包括至少兩個輸入數(shù)據(jù)選擇器，一個I比特算術(shù)邏輯單元，一個結(jié)果選擇器，一個I比特臨時寄存器和64比特的存儲器。具體地，所述處理單元PE (113)包括:
[0047]—個算術(shù)邏輯單元23，用于對第一操作數(shù)和第二操作數(shù)實現(xiàn)至少包括求和，求反，相與，相或的運算；
[0048]第一操作數(shù)選擇器21，根據(jù)陣列控制器的控制指令從本單元或者鄰近單元的隨機存儲器中選擇一個數(shù)據(jù)作為I比特算術(shù)邏輯運算單元的第一操作數(shù)；
[0049]第二操作數(shù)選擇器22，根據(jù)陣列控制器的控制指令從本單元I比特臨時寄存器的數(shù)據(jù)或者I比特立即數(shù)O和I中選個一個數(shù)據(jù)作為I比特算術(shù)邏輯運算單元的第二操作數(shù)；
[0050]一個I比特臨時寄存器24 ；
[0051]—個隨機存儲器25。
[0052]所述Ibit算術(shù)邏輯單元23包括:一個全加器、一個非門、一個二輸入與門、一個二輸入或門、一個I比特進位寄存器和一個輸出結(jié)果選擇器。
[0053]在陣列控制器116的控制指令下，PE 113選擇相應(yīng)的輸入數(shù)據(jù)和算術(shù)邏輯功能，完成運算后，把結(jié)果存入相應(yīng)地址的存儲器或臨時寄存器。PE陣列適合用于濾波，提取邊緣等通過模板實現(xiàn)的運算。如利用PE陣列提取圖像中垂直方向的邊緣，只需要130條指令，在27兆赫茲的工作頻率下，只需要48微秒。
[0054]圖1所示的一維全并行處理單元(RP)陣列包括多個行處理單元RP115，其中:所有RP單元115接收相同的指令，完成相同的操作，工作在單指令多數(shù)據(jù)(SIMD)模式下，能夠完成適合一維并行的圖像處理；每個RP單元115與其上、下相鄰的單元相連，能夠進行數(shù)據(jù)的交換。
[0055]如圖3所示為一維全并行處理單元RP的實施例結(jié)構(gòu)圖。每個RP 115包括了兩個輸入數(shù)據(jù)選擇器，一個8比特算術(shù)邏輯單元，一個條件標志選擇器，一個臨時寄存器和存儲器