1.一種面向FPGA的多路通用化配置加載控制系統(tǒng)，其特征在于，包括主機(jī)接口選擇模塊、幀解析模塊、寄存器配置模塊、存儲(chǔ)器控制模塊和FPGA加載控制模塊，主機(jī)接口選擇模塊上行與下載主機(jī)接口和上位機(jī)接口連接，下行與幀解析模塊連接，幀解析模塊與存儲(chǔ)器控制模塊連接，存儲(chǔ)器控制模塊與FPGA加載控制模塊連接，存儲(chǔ)器控制器模塊、FPGA加載控制模塊以及幀解析模塊均與寄存器模塊相連接，存儲(chǔ)器控制器模塊外圍連接若干存儲(chǔ)器，F(xiàn)PGA加載控制模塊外圍連接若干FPGA；
所述主機(jī)接口選擇模塊用于對(duì)多主機(jī)接口進(jìn)行實(shí)時(shí)動(dòng)態(tài)切換；
所述幀解析模塊用于實(shí)現(xiàn)與主機(jī)交互的通信協(xié)議命令的解析；
所述寄存器配置模塊用于管理控制系統(tǒng)的寄存器，對(duì)控制系統(tǒng)進(jìn)行配置和狀態(tài)讀?。?/p>
所述存儲(chǔ)器控制模塊用于對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)控制；
所述FPGA加載控制模塊用于FPGA的加載和自刷新控制。
2.根據(jù)權(quán)利要求1所述的一種面向FPGA的多路通用化配置加載控制系統(tǒng)，其特征在于，所述下載主機(jī)通過(guò)并行GPIF接口連接主機(jī)接口選擇模塊；上位機(jī)通過(guò)串行UART接口連接主機(jī)接口選擇模塊。
3.根據(jù)權(quán)利要求1所述的一種面向FPGA的多路通用化配置加載控制系統(tǒng)，其特征在于，所述存儲(chǔ)器控制模塊支持對(duì)NAND FLASH、NOR FLASH、MRAM和Xilinx原廠PROM四類存儲(chǔ)器的訪問(wèn)控制。
4.根據(jù)權(quán)利要求1所述的一種面向FPGA的多路通用化配置加載控制系統(tǒng)，其特征在于，所述幀解析模塊解析出的通信幀包括幀頭、命令字、數(shù)據(jù)字和校驗(yàn)字四個(gè)部分；
所述幀頭為主機(jī)和配置加載系統(tǒng)的通信標(biāo)識(shí)，系統(tǒng)識(shí)別到幀頭后確認(rèn)為一次通信傳輸；
所述命令字為根據(jù)系統(tǒng)所有傳輸命令進(jìn)行的編碼，系統(tǒng)通過(guò)命令字進(jìn)行命令識(shí)別；
所述數(shù)據(jù)字為傳輸?shù)膶?shí)際數(shù)據(jù)；
所述校驗(yàn)字對(duì)命令字和數(shù)據(jù)字進(jìn)行校驗(yàn)，判定本次傳輸?shù)恼_性，根據(jù)校驗(yàn)的正誤向主機(jī)反饋相應(yīng)的信息。
5.權(quán)利要求1所述的一種面向FPGA的多路通用化配置加載控制系統(tǒng)的控制方法，其特征在于，包括以下兩種方式：
第一種，通過(guò)存儲(chǔ)器配置加載FPGA：FPAG配置加載系統(tǒng)系統(tǒng)接收到通過(guò)存儲(chǔ)器配置加載FPGA的命令時(shí)，該系統(tǒng)向存儲(chǔ)器發(fā)送讀請(qǐng)求將所需要的配置文件讀取出來(lái)，按照SlaveSelectmap模式的加載時(shí)序，將配置文件加載到FPGA中；
第二種，通過(guò)主機(jī)直接配置加載FPGA：FPGA配置加載系統(tǒng)接收到通過(guò)主機(jī)直接配置加載FPGA命令時(shí)，該系統(tǒng)直接接收下載主機(jī)或上位機(jī)發(fā)送的配置加載文件，按照Slave Selectmap模式的加載時(shí)序，將配置文件加載到FPGA中。
6.根據(jù)權(quán)利要求1所述的一種面向FPGA的多路通用化配置加載控制系統(tǒng)的控制方法，其特征在于，所述下載主機(jī)選擇并行GPIF接口，用于地面配置文件的下載，上位機(jī)接口選擇串行UART接口，用于系統(tǒng)配置和在軌數(shù)據(jù)傳輸，兩種主機(jī)接口全兼容，通過(guò)外部選擇信號(hào)實(shí)現(xiàn)操作互斥，能夠進(jìn)行實(shí)時(shí)動(dòng)態(tài)切換，根據(jù)需求選擇合適的主機(jī)和系統(tǒng)進(jìn)行通信。