掉電保護(hù)裝置制造方法
【專利摘要】本實(shí)用新型實(shí)施例提供一種掉電保護(hù)裝置。本裝置包括：監(jiān)控系統(tǒng)電源電壓，并控制所述復(fù)位處理單元、所述輸出控制單元和所述緩存片選控制單元的電源監(jiān)控單元；控制緩存單元正常狀態(tài)下讀寫操作和掉電狀態(tài)下數(shù)據(jù)保護(hù)的緩存片選控制單元；當(dāng)系統(tǒng)掉電時(shí)為CPU提供停止條件的復(fù)位處理單元；裝置掉電時(shí)封鎖關(guān)閉輸出執(zhí)行器的輸出控制單元；所述電源監(jiān)控單元與所述緩存片選控制單元、所述復(fù)位處理單元和所述輸出控制單元相連接，所述緩存片選控制單元與所述緩存單元連接，所述復(fù)位處理單元與所述CPU連接，所述輸出控制單元與所述輸出執(zhí)行器相連接。本實(shí)用新型實(shí)施例、實(shí)現(xiàn)了快速識(shí)別掉電狀態(tài)，掉電后的數(shù)據(jù)可靠保存。
【專利說明】掉電保護(hù)裝置

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型實(shí)施例涉及電學(xué)【技術(shù)領(lǐng)域】，尤其涉及一種掉電保護(hù)裝置。

【背景技術(shù)】
[0002]當(dāng)前有很多的嵌入式的系統(tǒng)需要對(duì)一些數(shù)據(jù)進(jìn)行實(shí)時(shí)的保存，而靜態(tài)存儲(chǔ)器由于讀寫速度高，廣泛被采用，但是它由于本身的原因，它存在掉電后數(shù)據(jù)不易保存的缺點(diǎn)；在系統(tǒng)掉電后，有很多嵌入式系統(tǒng)需要對(duì)現(xiàn)場的動(dòng)作開關(guān)進(jìn)行第一時(shí)間的保護(hù)，以保證存儲(chǔ)的信息與現(xiàn)場情況的一致性，所以掉電保護(hù)及處理對(duì)于需要對(duì)現(xiàn)場數(shù)據(jù)進(jìn)行大量精準(zhǔn)記錄的系統(tǒng)是十分有必要的，例如農(nóng)業(yè)自動(dòng)化裝置就是這么一個(gè)需要對(duì)農(nóng)作物的信息進(jìn)行快速大量的存儲(chǔ)，而掉電后必須滿足輸出狀態(tài)與掉電時(shí)刻記錄數(shù)據(jù)的一致性的設(shè)備。
[0003]現(xiàn)有的掉電保護(hù)采用大量分立器件進(jìn)行組合，利用電壓比較方法來對(duì)緩存組進(jìn)行數(shù)據(jù)保存。
[0004]現(xiàn)有技術(shù)中的掉電保護(hù)只針對(duì)緩存有保護(hù)作用，導(dǎo)致整個(gè)系統(tǒng)的其他部件存在較高的故障率，不適宜用于重要數(shù)據(jù)高速存儲(chǔ)。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型實(shí)施例提供一種掉電保護(hù)裝置，以克服現(xiàn)有技術(shù)中設(shè)備在掉電時(shí)只針對(duì)緩存有保護(hù)作用，整個(gè)系統(tǒng)的其他部件有較高的故障率，導(dǎo)致重要數(shù)據(jù)高速存儲(chǔ)的準(zhǔn)確率下降。
[0006]本實(shí)施例提供了一種掉電保護(hù)裝置，包括:
[0007]監(jiān)控系統(tǒng)電源電壓，并控制復(fù)位處理單元、輸出控制單元和緩存片選控制單元的電源監(jiān)控單元；
[0008]控制緩存單元正常狀態(tài)下讀寫操作和掉電狀態(tài)下數(shù)據(jù)保護(hù)的緩存片選控制單元;
[0009]當(dāng)系統(tǒng)掉電時(shí)為CPU提供停止條件的復(fù)位處理單元；
[0010]裝置掉電時(shí)封鎖關(guān)閉輸出執(zhí)行器的輸出控制單元；
[0011]所述電源監(jiān)控單元與所述緩存片選控制單元、所述復(fù)位處理單元和所述輸出控制單元相連接，所述緩存片選控制單元與所述緩存單元連接，所述復(fù)位處理單元與所述CPU連接，所述輸出控制單元與所述輸出執(zhí)行器相連接。
[0012]進(jìn)一步地，所述電源監(jiān)控單元，具體包括:參考電源和一個(gè)滯回比較器；
[0013]所述滯回比較器的正極端連接到所述系統(tǒng)電源，負(fù)極端連接到參考電源，所述滯回比較器的所述輸出端連接到所述緩存片選控制單元、所述復(fù)位處理單元和所述輸出控制單元。
[0014]進(jìn)一步地，所述緩存片選控制單元，具體包括:與非門Ul和與非門U2 ；
[0015]所述與非門Ul兩個(gè)輸入端全部連接到所述CPU的使能信號(hào)輸出端，所述與非門U2輸入端一端連接所述與非門Ul的輸出端，所述與非門U2的另一輸入端連接所述電源監(jiān)控單元，所述與非門U2的輸出端連接緩存單元。
[0016]進(jìn)一步地，所述復(fù)位處理單元具體包括:
[0017]第一電阻R1、三極管Tl、二極管D3、電容器Cl和第二電阻R2 ；
[0018]所述第一電阻Rl —端與所述電源監(jiān)控單元相連接、另一端與所述三極管Tl的基極相連接；所述三極管Tl的發(fā)射極和所述電容器Cl的正極相連接后再與系統(tǒng)電源的正極相連；所述二極管D3的陽極和所述第二電阻R2的一端相連接后再與所述系統(tǒng)電源的負(fù)極相連；所述二極管D3的陰極、所述第二電阻R2的另一端以及所述電容器Cl的負(fù)極均連接于所述三極管Tl的集電極并輸出CPU復(fù)位信號(hào)到CPU ；
[0019]或者，
[0020]第一電阻R3、三極管T2、二極管D4、電容C2和第二電阻R4 ；
[0021]所述第一電阻R3 —端與所述電源監(jiān)控單元相連接、另一端與所述三極管T2的基極相連接；所述三極管T2的集電極和所述電容器C2的負(fù)極相連接后再與所述系統(tǒng)電源的負(fù)極相連；所述二極管D4的陰極和所述第二電阻R4的一端相連接后再與所述系統(tǒng)電源的正極相連；所述二極管D4的陽極、所述第二電阻R4的另一端以及所述電容器C2的正極均與所述三極管T2的發(fā)射極相連接并輸出CPU復(fù)位信號(hào)到CPU。
[0022]進(jìn)一步地，所述三極管Tl和所述三極管T2為PNP型三極管。
[0023]進(jìn)一步地，所述輸出控制單元具體包括:一個(gè)NPN型三極管T3與至少一個(gè)光電耦合器；
[0024]所述三極管T3的基極與所述電源監(jiān)控單元相連接，所述三極管T3的集電極與所述系統(tǒng)電源的正極相連接，所述三極管的T3的發(fā)射極連接所述各個(gè)光電耦合器的正輸入端，所述各個(gè)光電親合器的負(fù)輸入端連接所述CPU ;所述各個(gè)光電親合器的集電極與輸出單元電源的正極相連，發(fā)射極連接到各個(gè)輸出執(zhí)行器。
[0025]進(jìn)一步地，還包括為所述緩存片選控制單元與所述緩存單元供電的供電單元，具體包括:
[0026]電池電源的正極連接到二極管Dl的陽極，系統(tǒng)電源的正極連接到二極管D2的陽極，所述二極管Dl陰極和所述二極管D2的陰極相連接作為供電單元的正極；所述電池電源的負(fù)極和所述系統(tǒng)電源的負(fù)極相連接作為供電單元的負(fù)極。
[0027]本實(shí)用新型實(shí)施例采用電源監(jiān)控單元，結(jié)合緩存片選控制單元、復(fù)位處理單元以及輸出控制單元針對(duì)整個(gè)系統(tǒng)進(jìn)行統(tǒng)一處理，使得正常運(yùn)行與掉電過程中以及掉電過程后的各單元得到有效的掉電保護(hù)，消除時(shí)序不匹配造成的數(shù)據(jù)丟失的情況，實(shí)現(xiàn)了快速識(shí)別掉電狀態(tài)，掉電后的數(shù)據(jù)可靠保存，解決了現(xiàn)有技術(shù)中系統(tǒng)中其他部件有較高的故障率，重要數(shù)據(jù)高速存儲(chǔ)的準(zhǔn)確率下降的問題。

【專利附圖】

【附圖說明】
[0028]為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0029]圖1為本實(shí)用新型掉電保護(hù)裝置結(jié)構(gòu)示意圖；
[0030]圖2為本實(shí)用新型掉電保護(hù)裝置緩存片選控制單元電路原理圖；
[0031]圖3A為本實(shí)用新型掉電保護(hù)裝置復(fù)位處理單元電路原理圖；
[0032]圖3B為本實(shí)用新型掉電保護(hù)裝置復(fù)位處理單元另一電路原理圖；
[0033]圖4為本實(shí)用新型掉電保護(hù)裝置輸出控制單元電路原理圖；
[0034]圖5為本實(shí)用新型掉電保護(hù)裝置供電單元電路原理圖。

【具體實(shí)施方式】
[0035]為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0036]圖1為本實(shí)用新型掉電保護(hù)裝置結(jié)構(gòu)示意圖，如圖1所示，本裝置，包括:
[0037]監(jiān)控系統(tǒng)電源電壓，并控制復(fù)位處理單元、輸出控制單元和緩存片選控制單元的電源監(jiān)控單元101 ；
[0038]控制緩存單元正常狀態(tài)下讀寫操作和掉電狀態(tài)下數(shù)據(jù)保護(hù)的緩存片選控制單元102 ;緩存103、CPU105和輸出執(zhí)行器107 ；
[0039]當(dāng)系統(tǒng)掉電時(shí)為CPU提供停止條件的復(fù)位處理單元104 ；
[0040]裝置掉電時(shí)封鎖關(guān)閉輸出執(zhí)行器的輸出控制單元106 ；
[0041]所述電源監(jiān)控單元101與所述緩存片選控制單元102、所述復(fù)位處理單元104和所述輸出控制單元106相連接，所述緩存片選控制單元102與所述緩存103連接，所述復(fù)位處理單元104與所述CPU105連接，所述輸出控制單元106與所述輸出執(zhí)行器107相連接。
[0042]具體來說，電源監(jiān)控單元101監(jiān)控系統(tǒng)電源，設(shè)定系統(tǒng)電源電壓的閾值，當(dāng)在系統(tǒng)電源電壓沒有降低到閾值以下時(shí)，被視為正常情況，系統(tǒng)進(jìn)行正常的時(shí)序操作；在系統(tǒng)電源電壓低于閾值后，電源監(jiān)控單元101分別給緩存片選控制單元102，復(fù)位處理單元104和輸出控制單元106輸出系統(tǒng)掉電信號(hào)。此時(shí)，緩存片選控制單元102對(duì)緩存103進(jìn)行數(shù)據(jù)保存，復(fù)位處理單元104對(duì)CPU105進(jìn)行掉電操作，而輸出控制單元106對(duì)輸出執(zhí)行器107進(jìn)行封鎖處理。
[0043]進(jìn)一步地，所述電源監(jiān)控單元101，具體包括:參考電源和一個(gè)滯回比較器；
[0044]所述滯回比較器的正極端連接到所述系統(tǒng)電源，負(fù)極端連接到參考電源，所述滯回比較器的所述輸出端連接到所述緩存片選控制單元102、所述復(fù)位處理單元104和所述輸出控制單元106。
[0045]具體來說，電源監(jiān)控單元101可以是一個(gè)電源監(jiān)控芯片，它內(nèi)部集成參考電源和一個(gè)滯回比較器，也可以由這些分立器件組成，參考電源的選擇需要根據(jù)CPU的最低電源電壓的要求進(jìn)行選擇，例如5V單片機(jī)的電源電壓最低值大多為4.5V，這樣我們就可以根據(jù)該值選擇一個(gè)電壓動(dòng)作閥值設(shè)定為4.5V的電源電控電壓。當(dāng)系統(tǒng)電源電壓降低到4.5V以下時(shí)，電源監(jiān)控單元101會(huì)輸出低電平來通知系統(tǒng)電源的掉電情況。此時(shí)，它輸出的該低電平信號(hào)為系統(tǒng)掉電信號(hào)，我們把這個(gè)信號(hào)定義為TRIP信號(hào)。TRIP信號(hào)分別輸出到緩存片選控制單元，復(fù)位處理單元和輸出控制單元；這三個(gè)單元分別對(duì)其控制對(duì)象進(jìn)行控制。
[0046]圖2為本實(shí)用新型掉電保護(hù)裝置緩存片選控制單元電路原理圖，如圖2所示，所述緩存片選控制單元，具體包括:與非門Ul和與非門U2 ;
[0047]所述與非門Ul兩個(gè)輸入端全部連接到所述CPU的使能信號(hào)輸出端，所述與非門U2輸入端一端連接所述與非門Ul的輸出端，所述與非門U2的另一輸入端連接所述電源監(jiān)控單元，所述與非門U2的輸出端連接緩存單元。
[0048]具體來說，對(duì)于緩存而言，/SRAM_CE為連接到緩存103的片選信號(hào)，當(dāng)SRAM_CE為低電平時(shí)，CPU可以對(duì)緩存進(jìn)行正常的讀寫操作，而當(dāng)/SRAM_CE為高電平時(shí)，緩存進(jìn)入數(shù)據(jù)保存狀態(tài)；而/SRAM_CS為CPU發(fā)出的使能信號(hào)，如果發(fā)出的/SRAM_CS為低電平信號(hào)，表示CPU準(zhǔn)備打算對(duì)緩存進(jìn)行讀寫操作，而如果/SRAM_CS為高電平，表示CPU不打算對(duì)緩存進(jìn)行操作。在緩存片選控制單元中，正常電壓情況下，TRIP為高電平，而讀寫緩存時(shí)，/SRAM_CS為低電平，通過圖2的邏輯輸出/SRAM_CE為低電平，可以正常的讀寫緩存存儲(chǔ)器。而當(dāng)系統(tǒng)掉電時(shí)，TRIP為低電平，而/SRAM_CE為高電平，緩存進(jìn)行掉電保存。本實(shí)施例的緩存片選控制單元利用的器件少，易于實(shí)現(xiàn)和維護(hù)。利用超低功耗的緩存和與非門電路，以很小的維持電流就可以保證系統(tǒng)在長時(shí)間內(nèi)數(shù)據(jù)的可靠保存，這樣可以大大降低對(duì)電池電源的要求。
[0049]進(jìn)一步地，所述復(fù)位處理單元的電路原理圖可以兩種，第一種，當(dāng)CPU的復(fù)位電平為高電平的情況時(shí)，復(fù)位處理單元的電路原理圖如圖3A所示:
[0050]第一電阻R1、三極管Tl、二極管D3、電容器Cl和第二電阻R2 ；
[0051]所述第一電阻Rl —端與所述電源監(jiān)控單元相連接、另一端與所述三極管Tl的基極相連接；所述三極管Tl的發(fā)射極和所述電容器Cl的正極相連接后再與系統(tǒng)電源的正極相連；所述二極管D3的陽極和所述第二電阻R2的一端相連接后再與所述系統(tǒng)電源的負(fù)極相連；所述二極管D3的陰極、所述第二電阻R2的另一端以及所述電容器Cl的負(fù)極均連接于所述三極管Tl的集電極并輸出CPU復(fù)位信號(hào)到CPU ；
[0052]具體來說，當(dāng)系統(tǒng)掉電時(shí)，電源監(jiān)控單元輸出低電平信號(hào)TRIP，該信號(hào)控制著三極管的開通，這樣可使電容迅速放電，CPU的復(fù)位信號(hào)MCU_RST拉高到高電平，使得CPU迅速禁止輸出，避免在電源不穩(wěn)定狀態(tài)下的輸入輸出。圖中的二極管的作用是增加放電回路，使得放電過程快速而可靠。具體電路原理圖如圖3A所示。
[0053]第二種，當(dāng)CPU的復(fù)位電平為低電平的情況時(shí)，復(fù)位處理單元的電路原理圖如圖3B所示:
[0054]第一電阻R3、三極管T2、二極管D4、電容C2和第二電阻R4 ；
[0055]所述第一電阻R3 —端與所述電源監(jiān)控單元相連接、另一端與所述三極管T2的基極相連接；所述三極管T2的集電極和所述電容器C2的負(fù)極相連接后再與所述系統(tǒng)電源的負(fù)極相連；所述二極管D4的陰極和所述第二電阻R4的一端相連接后再與所述系統(tǒng)電源的正極相連；所述二極管D4的陽極、所述第二電阻R4的另一端以及所述電容器C2的正極均與所述三極管T2的發(fā)射極相連接并輸出CPU復(fù)位信號(hào)到CPU。
[0056]進(jìn)一步地，所述三極管Tl和所述三極管T2為PNP型三極管。
[0057]具體來說，該種復(fù)位處理電路適用于CPU復(fù)位信號(hào)為高電平的系統(tǒng)，如果CPU復(fù)位信號(hào)為低電平，則可以更改器件的位置，如圖3B所示。
[0058]如果CPU具有中斷引腳，也可以將電源監(jiān)控單元輸出信號(hào)TRIP直接連接到CPU的中斷引腳，這樣CPU可以第一時(shí)間了解到電源掉電的情況，停止對(duì)SRAM操作，以免造成數(shù)據(jù)不可靠存儲(chǔ)。
[0059]圖4為本實(shí)用新型掉電保護(hù)裝置輸出控制單元電路原理圖，如圖4所示，所述輸出控制單元具體包括:一個(gè)NPN型三極管T3與至少一個(gè)光電耦合器；
[0060]所述三極管T3的基極與所述電源監(jiān)控單元相連接，所述三極管T3的集電極與所述系統(tǒng)電源的正極相連接，所述三極管的T3的發(fā)射極連接所述各個(gè)光電耦合器的正輸入端，所述各個(gè)光電親合器的負(fù)輸入端連接所述CPU ;所述各個(gè)光電親合器的集電極與輸出單元電源的正極相連，發(fā)射極連接到各個(gè)輸出執(zhí)行器。
[0061]具體來說，輸出控制單元的三極管T3控制著輸出控制單元的電流流動(dòng)，當(dāng)電壓正常時(shí)，TRIP為高電平，只要光電耦合器的輸入信號(hào)OutXa(X為I?η中任意一個(gè))為低電平，該光電耦合器就可以正常導(dǎo)通；而當(dāng)系統(tǒng)掉電時(shí)，電源監(jiān)控單元輸出低電平信號(hào)TRIP，此時(shí)輸出控制單元的三極管T3截止，光電耦合器停止工作，此時(shí)所述的光電耦合器將關(guān)閉。如果輸出執(zhí)行器為繼電器或其他開關(guān)型器件，都可以用三極管和光電耦合器來控制這些輸出執(zhí)行器。三極管和光電耦合器的相對(duì)位置可以根據(jù)情況進(jìn)行改變，例如可以將三極管放在光電耦合器的下面，即三極管的控制作用不發(fā)生改變。IS02?ISOn為光電耦合器，0UT_la, 0UT_2a?0UT_na為光電耦合器控制信號(hào)，0UT_lb，0UT_2b?0UT_nb為光電耦合器輸出信號(hào)，TRIP為電源監(jiān)控電路輸出的電源狀態(tài)信號(hào)。本實(shí)施例的輸出控制單元可以對(duì)輸出執(zhí)行機(jī)構(gòu)提供精確的控制。
[0062]本實(shí)施例，采用電源監(jiān)控單元，結(jié)合緩存片選控制單元、復(fù)位處理單元以及輸出控制單元針對(duì)整個(gè)系統(tǒng)進(jìn)行統(tǒng)一處理，使得正常運(yùn)行與掉電過程中以及掉電過程后的各單元得到有效的掉電保護(hù)，消除時(shí)序不匹配造成的數(shù)據(jù)丟失的情況，實(shí)現(xiàn)了快速識(shí)別掉電狀態(tài)，掉電后的數(shù)據(jù)可靠保存，解決了現(xiàn)有技術(shù)中系統(tǒng)中其他部件有較高的故障率，重要數(shù)據(jù)高速存儲(chǔ)的準(zhǔn)確率下降的問題。
[0063]圖5所示本實(shí)施例還包括為所述緩存片選控制單元與所述緩存單元供電的供電單元108，具體包括:
[0064]電池電源的正極連接到二極管Dl的陽極，系統(tǒng)電源的正極連接到二極管D2的陽極，所述二極管Dl陰極和所述二極管D2的陰極相連接作為供電單元的正極；所述電池電源的負(fù)極和所述系統(tǒng)電源的負(fù)極相連接作為供電單元的負(fù)極。
[0065]具體來說，緩存片選控制單元和緩存的供電有線路SRAM_VCC提供。當(dāng)正常工作時(shí)，即系統(tǒng)電源的電壓大于電池電壓時(shí)，SRAM_VCC為系統(tǒng)電源電壓減去二極管D2的電壓。而當(dāng)系統(tǒng)掉電后，即電池電壓大于系統(tǒng)電源電壓，SRAM_VCC為電池電壓減去二極管Dl的電壓，即緩存片選控制單元和緩存的供電可由系統(tǒng)電源和電池電源自動(dòng)切換，無需干預(yù)，由于二極管的單向?qū)ㄌ匦?，使得電池只為緩存和緩存片選控制單元供電，而不為整個(gè)系統(tǒng)供電，保證了電池可長時(shí)間維持?jǐn)?shù)據(jù)的保存。
[0066]本實(shí)施例的供電單元可由系統(tǒng)電源和電池電源自動(dòng)切換，由于二極管的單向?qū)ㄌ匦?，使得電池只為緩存和緩存片選控制單元供電，保證了電池可長時(shí)間維持?jǐn)?shù)據(jù)的保存。
[0067]最后應(yīng)說明的是:以上各實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實(shí)用新型各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種掉電保護(hù)裝置，其特征在于，包括: 監(jiān)控系統(tǒng)電源電壓，并控制復(fù)位處理單元、輸出控制單元和緩存片選控制單元的電源監(jiān)控單元； 控制緩存單元正常狀態(tài)下讀寫操作和掉電狀態(tài)下數(shù)據(jù)保護(hù)的緩存片選控制單元； 當(dāng)系統(tǒng)掉電時(shí)為0^提供停止條件的復(fù)位處理單元； 裝置掉電時(shí)封鎖關(guān)閉輸出執(zhí)行器的輸出控制單元； 所述電源監(jiān)控單元與所述緩存片選控制單元、所述復(fù)位處理單元和所述輸出控制單元相連接，所述緩存片選控制單元與所述緩存單元連接，所述復(fù)位處理單元與所述⑶!)連接，所述輸出控制單元與所述輸出執(zhí)行器相連接。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述電源監(jiān)控單元，具體包括:參考電源和一個(gè)滯回比較器； 所述滯回比較器的正極端連接到所述系統(tǒng)電源，負(fù)極端連接到參考電源，所述滯回比較器的所述輸出端連接到所述緩存片選控制單元、所述復(fù)位處理單元和所述輸出控制單)匕0
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述緩存片選控制單元，具體包括:與非門口1和與非門口2 ； 所述與非門VI兩個(gè)輸入端全部連接到所述0^的使能信號(hào)輸出端，所述與非門口2輸入端一端連接所述與非門VI的輸出端，所述與非門口2的另一輸入端連接所述電源監(jiān)控單元，所述與非門112的輸出端連接緩存單元。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述復(fù)位處理單元具體包括: 第一電阻81、三極管I1、二極管03、電容器和第二電阻尺2 ； 所述第一電阻町一端與所述電源監(jiān)控單元相連接、另一端與所述三極管II的基極相連接；所述三極管II的發(fā)射極和所述電容器的正極相連接后再與系統(tǒng)電源的正極相連；所述二極管03的陽極和所述第二電阻82的一端相連接后再與所述系統(tǒng)電源的負(fù)極相連；所述二極管03的陰極、所述第二電阻82的另一端以及所述電容器的負(fù)極均連接于所述三極管II的集電極并輸出0^復(fù)位信號(hào)到0^ ； 或者， 第一電阻…、三極管12、二極管04、電容02和第二電阻尺4 ； 所述第一電阻舊一端與所述電源監(jiān)控單元相連接、另一端與所述三極管12的基極相連接；所述三極管12的集電極和所述電容器02的負(fù)極相連接后再與所述系統(tǒng)電源的負(fù)極相連；所述二極管04的陰極和所述第二電阻財(cái)?shù)囊欢讼噙B接后再與所述系統(tǒng)電源的正極相連；所述二極管04的陽極、所述第二電阻財(cái)?shù)牧硪欢艘约八鲭娙萜?2的正極均與所述三極管12的發(fā)射極相連接并輸出0^復(fù)位信號(hào)到⑶口。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述三極管II和所述三極管12為？冊(cè)型三極管。
6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述輸出控制單元具體包括:一個(gè)冊(cè)~型三極管了3與至少一個(gè)光電親合器； 所述三極管13的基極與所述電源監(jiān)控單元相連接，所述三極管13的集電極與所述系統(tǒng)電源的正極相連接，所述三極管的13的發(fā)射極連接所述各個(gè)光電耦合器的正輸入端，所述各個(gè)光電親合器的負(fù)輸入端連接所述⑶!!；所述各個(gè)光電親合器的集電極與輸出單元電源的正極相連，發(fā)射極連接到各個(gè)輸出執(zhí)行器。
7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包括為所述緩存片選控制單元與所述緩存單元供電的供電單元，具體包括: 電池電源的正極連接到二極管01的陽極，系統(tǒng)電源的正極連接到二極管02的陽極，所述二極管01陰極和所述二極管02的陰極相連接作為供電單元的正極；所述電池電源的負(fù)極和所述系統(tǒng)電源的負(fù)極相連接作為供電單元的負(fù)極。
【文檔編號(hào)】G06F12/16GK204256729SQ201420701642
【公開日】2015年4月8日 申請(qǐng)日期:2014年11月20日 優(yōu)先權(quán)日:2014年11月20日
【發(fā)明者】李振才, 李向琦, 黃征, 張磊 申請(qǐng)人:沈陽遠(yuǎn)大科技園有限公司