一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)及其方法
【專利摘要】本發(fā)明公開了一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)及其方法，其系統(tǒng)包括數(shù)據(jù)接收分機(jī)、采集存儲分機(jī)和數(shù)據(jù)轉(zhuǎn)儲分機(jī)，所述的采集存儲分機(jī)包括主控計算機(jī)模塊、高速存儲模塊、AD采集模塊、光纖通道單元和電源管理單元，數(shù)據(jù)轉(zhuǎn)儲分機(jī)包括轉(zhuǎn)儲服務(wù)器和磁盤陣列；其方法包括采集存儲和數(shù)據(jù)處理兩個步驟，所述的采集存儲步驟包括信號獲取、信號傳輸、信號轉(zhuǎn)換和信號存儲四個子步驟；所述的數(shù)據(jù)處理步驟包括數(shù)據(jù)回放、數(shù)據(jù)轉(zhuǎn)儲和文件管理三個子步驟。本發(fā)明提供一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)及其方法，具有完整的采集、實(shí)時存儲、回放處理和轉(zhuǎn)儲處理功能的同時，還具有準(zhǔn)確性強(qiáng)、可靠性高的優(yōu)點(diǎn)。
【專利說明】一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種信號采集與處理驗(yàn)證系統(tǒng)及其方法，特別是一種多通道干擾信號采集與處理驗(yàn)證系統(tǒng)及其方法。
【背景技術(shù)】
[0002]數(shù)據(jù)采集技術(shù)是計算機(jī)智能儀器與外界物理世界聯(lián)系的橋梁，是獲取信息的重要途徑。數(shù)據(jù)采集技術(shù)主要指從傳感器輸出的微弱電信號，經(jīng)信號調(diào)理、模數(shù)轉(zhuǎn)換到存儲、記錄這一過程所涉及的技術(shù)。隨著計算機(jī)和信息技術(shù)的飛速發(fā)展，信號傳輸在人們的生產(chǎn)與生活中占據(jù)越來越重要的地位，但在信號的傳輸過程有一個影響傳輸效果的因素，那就是干擾信號。因此，對干擾信號進(jìn)行采集與處理就非常重要了。
[0003]現(xiàn)在市場上已經(jīng)出現(xiàn)各類信號采集與處理驗(yàn)證系統(tǒng)及其方法，這些系統(tǒng)及其方法對平常的信號采集帶來了很大的方便，但這些系統(tǒng)及其方法也有一定的局限性。
[0004]多通道的干擾信號采集模塊最重要的就是要做到同步采集，所以如何減小多通道采集的同步時間就很重要了，這也是現(xiàn)在多通道采集技術(shù)面臨的一個難點(diǎn)與不足。
[0005]存儲模塊提高存儲速度和降低誤碼率對存儲模塊的質(zhì)量有著非常大的影響，對整個系統(tǒng)及其方法也有著重大的作用，這也是干擾信號的采集與處理中的一個重要問題。
[0006]信號采集與處理驗(yàn)證系統(tǒng)及其方法都希望能做到準(zhǔn)確性高，可靠性強(qiáng)，使用方便，但目前還幾乎沒有一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)及其方法，具有完整的采集、實(shí)時存儲、回放處理和轉(zhuǎn)儲處理功能的同時，還具有準(zhǔn)確性強(qiáng)、可靠性高的優(yōu)點(diǎn)。
【發(fā)明內(nèi)容】
[0007]本發(fā)明目的在于克服現(xiàn)有技術(shù)的不足，提供一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)及其方法，具有完整的采集、實(shí)時存儲、回放處理和轉(zhuǎn)儲處理功能的同時，還具有準(zhǔn)確性強(qiáng)、可靠性高的優(yōu)點(diǎn)。
[0008]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)，它包括數(shù)據(jù)接收分機(jī)、采集存儲分機(jī)和數(shù)據(jù)轉(zhuǎn)儲分機(jī)，所述的數(shù)據(jù)接收分機(jī)的輸入接收外部干擾信號，輸出與采集存儲分機(jī)連接；所述的采集存儲分機(jī)的通信端通過千兆以太網(wǎng)與數(shù)據(jù)轉(zhuǎn)儲分機(jī)的通信端雙向連接，采集存儲分機(jī)的數(shù)據(jù)發(fā)送端通過光纖與數(shù)據(jù)轉(zhuǎn)儲分機(jī)的數(shù)據(jù)接收端連接；
所述的采集存儲分機(jī)包括主控計算機(jī)模塊、4個高速存儲模塊、AD采集模塊和光纖通道單元，所述的AD采集模塊的輸入端接收輸入信號，高速存儲模塊、AD采集模塊和光纖通道單元通過板間高速總線連接，高速存儲模塊、AD采集模塊和光纖通道單元還同時通過CAN總線連接，所述的光纖通道單元通過PCIe與主控計算機(jī)模塊連接，光纖通道單元還設(shè)有向數(shù)據(jù)轉(zhuǎn)儲分機(jī)輸出數(shù)據(jù)的輸出口；
所述的數(shù)據(jù)轉(zhuǎn)儲分機(jī)包括數(shù)據(jù)轉(zhuǎn)儲服務(wù)器和磁盤陣列，所述的數(shù)據(jù)轉(zhuǎn)儲服務(wù)器包括HBA卡和光纖接口卡，所述的光纖接口卡的輸入端接收來自采集存儲分機(jī)的輸入信號，光纖接口卡的輸出通過PCIe與HBA卡連接，HBA卡的輸出通過光纖接口與磁盤陣列連接。
[0009]所述的數(shù)據(jù)接收分機(jī)包括多個陣列天線和一個多通道接收機(jī)，所述的陣列天線接收干擾信號的射頻信號，陣列天線的輸出與多通道接收機(jī)連接，多通道接收機(jī)的輸出與AD采集模塊連接。
[0010]所述的高速存儲模塊包括FLASH陣列、FPGA芯片、DSP處理器、一個用于存儲文件系統(tǒng)與參數(shù)的NOR FLASH和一個用于接收來自FPGA芯片數(shù)據(jù)并傳輸給光口的光模塊，所述的FLASH陣列與FPGA芯片連接，F(xiàn)PGA芯片通過GTX接口與外部總線連接，F(xiàn)PGA芯片通過EMIF接口與DSP處理器連接，DSP處理器與PCI接口連接，DSP處理器還通過與以太網(wǎng)PHY芯片與千兆網(wǎng)口連接；所述的NOR FLASH與FPGA芯片連接，所述的光模塊一端通過GTX接口和與FPGA芯片連接，另一端與光口連接；所述的FLASH陣列為采用了 BCH糾錯編碼技術(shù)的FLASH陣列，F(xiàn)LASH陣列包括多組FLASH芯片，所述的多組FLASH芯片為流水線處理結(jié)構(gòu)的芯片，所述的FLASH芯片為采用雙頁編程技術(shù)并包括多個分時利用的核的芯片。
[0011]所述的AD采集模塊包括多路AD采集器、FPGA芯片、DSP處理器、以太網(wǎng)PHY芯片、時鐘管理器和晶振，所述的多路AD采集器接收來自外部的干擾信號，AD采集器的輸出與FPGA芯片連接，F(xiàn)PGA芯片通過GTX接口與外部總線連接，F(xiàn)PGA芯片還通過DSP數(shù)據(jù)總線與DSP處理器連接，DSP處理器一端與預(yù)設(shè)的PCI接口連接，另一端通過以太網(wǎng)PHY芯片與千兆以太網(wǎng)連接；所述的時鐘管理器一路輸入端接收來自晶振的基準(zhǔn)信號，時鐘管理器的輸出端與多路AD采集器連接，時鐘管理器到多路AD采集器的每一路的PCB走線長度等長。
[0012]所述的光纖通道單元包括FPGA芯片、光纖收發(fā)器和以太網(wǎng)PHY芯片，所述的FPGA芯片通過GTX與板間高速總線連接，F(xiàn)PGA芯片還通過GTX與光纖收發(fā)器連接，光纖收發(fā)器通過光口輸出數(shù)據(jù)，F(xiàn)PGA芯片還通過以太網(wǎng)PHY芯片與千兆以太網(wǎng)連接，F(xiàn)PGA芯片還分別與PCIe總線和CAN總線連接。
[0013]所述的光纖接口卡包括光纖收發(fā)器、FPGA芯片和PCIe金手指，所述的FPGA芯片的與PCIe金手指連接，F(xiàn)PGA芯片的還通過光纖收發(fā)器與光口連接。
[0014]所述的主控計算機(jī)模塊選用AD-link公司的標(biāo)準(zhǔn)CPCI的高性能工業(yè)計算機(jī)板卡CPC1-6210。
[0015]所述的采集存儲分機(jī)還包括一個電源管理單元，負(fù)責(zé)提供整機(jī)需要的電源，使用AC或者DC電源管理單元接收外部的220V交流電源轉(zhuǎn)換為整機(jī)其他模塊需要的直流電源。
[0016]所述的轉(zhuǎn)儲服務(wù)器選用聯(lián)想供公司的S30系列，采用Intel至強(qiáng)E5-1600處理器，并具備PCIe3.0和PCIe2.0插槽，可以滿足用戶對光纖通道卡和HBA卡之間的數(shù)據(jù)傳輸要求。
[0017]磁盤陣列選用聯(lián)想公司的SureSAS112模塊化磁盤存儲系統(tǒng)，主機(jī)連接方式支持FC和iCISI協(xié)議。
[0018]一種多通道的干擾信號采集與處理驗(yàn)證的方法，它包括以下步驟:
51.采集存儲:對干擾信號進(jìn)行采集，將其轉(zhuǎn)換為數(shù)字信號，并進(jìn)行實(shí)時存儲；
52.數(shù)據(jù)處理:對得到的數(shù)字信號進(jìn)行處理，包括回放處理子步驟、數(shù)據(jù)轉(zhuǎn)儲子步驟和文件管理子步驟。
[0019]所述的步驟S1包括以下子步驟:
S11.信號獲取:陣列天線獲取干擾信號的射頻信號； 512.信號傳輸:多通道接收機(jī)將獲取的信號傳輸給AD采集模塊，所述的AD采集模塊的米集為多路米集；
513.信號轉(zhuǎn)換:AD采集模塊同步采集，并保證每一路AD采集使用的采樣時鐘同源同相，F(xiàn)PGA芯片中利用同步觸發(fā)輸入信號，實(shí)現(xiàn)對多路AD采集數(shù)據(jù)的同步接收，將信號轉(zhuǎn)換為數(shù)字信號，并在采集模塊中進(jìn)行通道不一致性校正；
514.信號存儲:板間高速總線將采集到數(shù)字信傳輸?shù)礁咚俅鎯δK，高速存儲模塊對來自AD采集模塊的高速數(shù)據(jù)的實(shí)時存儲。
[0020]所述的步驟S2中的回放處理子步驟包括以下子步驟:
5211.光纖通道單元接收到數(shù)據(jù)回放命令后，通過GTX接口從高速存儲模塊讀取數(shù)據(jù)，通過PCIe接口將數(shù)據(jù)存儲到主控計算機(jī)模塊本地硬盤；
5212.主控計算機(jī)模塊的處理軟件完成對回放數(shù)據(jù)的事后處理。
[0021]所述的步驟S2中的數(shù)據(jù)轉(zhuǎn)儲子步驟包括以下子步驟:
5221.光纖通道單元接收數(shù)據(jù)轉(zhuǎn)儲命令；
5222.通過GTX接口從高速存儲模塊讀取數(shù)據(jù)，通過光纖將數(shù)據(jù)傳輸給數(shù)據(jù)轉(zhuǎn)儲分機(jī)的光纖接口卡；
5223.光纖接口卡通過光口接收來自采集存儲分機(jī)的轉(zhuǎn)儲數(shù)據(jù)，并緩存數(shù)據(jù)轉(zhuǎn)換PCIe接口數(shù)據(jù)，再將數(shù)據(jù)通過HBA卡存儲到磁盤陣列；
5224.轉(zhuǎn)儲服務(wù)器對磁盤陣列中的數(shù)據(jù)進(jìn)行處理和算法驗(yàn)證。
[0022]所述的步驟S2中的文件管理子步驟包括文件刪除、文件讀取和文件格式化。
[0023]所述的AD采集模塊中多路AD采集器的每一路的AD器件到時鐘的PCB走線長度等長。
[0024]所述的高速存儲模塊內(nèi)含F(xiàn)LASH陣列，所述的FLASH陣列為采用了 BCH糾錯編碼技術(shù)的FLASH陣列，F(xiàn)LASH陣列包括多組FLASH芯片，所述的多組FLASH芯片為流水線處理結(jié)構(gòu)的芯片，所述的FLASH芯片為采用雙頁編程技術(shù)并包括多個分時利用的核的芯片。
[0025]本發(fā)明的增益效果是:(1)AD采集模塊采用同一時鐘源和同一觸發(fā)源，時鐘信號到各個AD器件的PCB走線長度嚴(yán)格等長，并將同步觸發(fā)信號和同步時鐘信號也送給了FPGA芯片，F(xiàn)PGA芯片對多路AD采集數(shù)據(jù)的同步接收，保證可以使多通道采樣的同步時間<0.1ns，提高了采集的準(zhǔn)確性；(2)采用多項高速存儲技術(shù)，大大提高了存儲速度，采用BCH糾錯技術(shù)，降低了誤碼率，誤碼率〈10_12，提高了存儲數(shù)據(jù)的準(zhǔn)確性與可靠性；(3)本發(fā)明具有完整的采集，實(shí)時存儲，回放處理或轉(zhuǎn)儲處理功能，能夠完成對干擾信號從采集到處理每一步，使用非常方便。
【專利附圖】
【附圖說明】
[0026]圖1為本發(fā)明的系統(tǒng)原理框圖；
圖2為高速存儲模塊的原理框圖；
圖3為AD采集模塊的原理框圖；
圖4為光纖通道單元的原理框圖；
圖5為光纖接口卡的原理框圖；
圖6為本發(fā)明的方法流程圖。
【具體實(shí)施方式】
[0027]下面結(jié)合附圖進(jìn)一步描述本發(fā)明的技術(shù)方案:如圖1所示，一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)，其特征在于:它包括數(shù)據(jù)接收分機(jī)、采集存儲分機(jī)和數(shù)據(jù)轉(zhuǎn)儲分機(jī)，所述的數(shù)據(jù)接收分機(jī)的輸入接收外部干擾信號，輸出與采集存儲分機(jī)連接；所述的采集存儲分機(jī)的通信端通過千兆以太網(wǎng)與數(shù)據(jù)轉(zhuǎn)儲分機(jī)的通信端雙向連接，采集存儲分機(jī)的數(shù)據(jù)發(fā)送端通過光纖與數(shù)據(jù)轉(zhuǎn)儲分機(jī)的數(shù)據(jù)接收端連接；
所述的采集存儲分機(jī)包括主控計算機(jī)模塊、4個高速存儲模塊、AD采集模塊和光纖通道單元，所述的AD采集模塊的輸入端接收輸入信號，高速存儲模塊、AD采集模塊和光纖通道單元通過板間高速總線連接，高速存儲模塊、AD采集模塊和光纖通道單元還同時通過CAN總線連接，所述的光纖通道單元通過PCIe與主控計算機(jī)模塊連接，光纖通道單元還設(shè)有向數(shù)據(jù)轉(zhuǎn)儲分機(jī)輸出數(shù)據(jù)的輸出口；
所述的數(shù)據(jù)轉(zhuǎn)儲分機(jī)包括數(shù)據(jù)轉(zhuǎn)儲服務(wù)器和磁盤陣列，所述的數(shù)據(jù)轉(zhuǎn)儲服務(wù)器包括HBA卡和光纖接口卡，所述的光纖接口卡的輸入端接收來自采集存儲分機(jī)的輸入信號，光纖接口卡的輸出通過PCIe與HBA卡連接，HBA卡的輸出通過光纖接口與磁盤陣列連接。
[0028]所述的數(shù)據(jù)接收分機(jī)包括多個陣列天線和一個多通道接收機(jī)，所述的陣列天線接收干擾信號的射頻信號，陣列天線的輸出與多通道接收機(jī)連接，多通道接收機(jī)的輸出與AD采集模塊連接。
[0029]如圖2所示，所述的高速存儲模塊包括FLASH陣列、FPGA芯片、DSP處理器、一個用于存儲文件系統(tǒng)與參數(shù)的NOR FLASH和一個用于接收來自FPGA芯片數(shù)據(jù)并傳輸給光口的光模塊，所述的FLASH陣列與FPGA芯片連接，F(xiàn)PGA芯片通過GTX接口與外部總線連接，F(xiàn)PGA芯片通過EMIF接口與DSP處理器連接，DSP處理器與PCI接口連接，DSP處理器還通過與以太網(wǎng)PHY芯片與千兆網(wǎng)口連接；所述的NOR FLASH與FPGA芯片連接，所述的光模塊一端通過GTX接口和與FPGA芯片連接，另一端與光口連接；所述的FLASH陣列為采用了 BCH糾錯編碼技術(shù)的FLASH陣列，F(xiàn)LASH陣列包括多組FLASH芯片，所述的多組FLASH芯片為流水線處理結(jié)構(gòu)的芯片，所述的FLASH芯片為采用雙頁編程技術(shù)并包括多個分時利用的核的
-H-* 1 I心/T ο
[0030]采樣頻率越來越高，這給后端實(shí)時處理帶來較大壓力；這就對數(shù)據(jù)傳輸和實(shí)時處理提出了更高的要求，為了滿足實(shí)時存儲的需求，本發(fā)明采用了多項高速存儲技術(shù)，如多級流水線技術(shù)、雙頁編程技術(shù)和Interleaved編程技術(shù)等，多級流水線技術(shù)是用利用FLASH芯片的編程時間間隔，采用多組FLASH芯片構(gòu)建流水線處理結(jié)構(gòu)；雙頁編程技術(shù)是利用單個FLASH芯片的雙頁獨(dú)立特點(diǎn)，實(shí)現(xiàn)單位時間內(nèi)雙頁同時編程，這種技術(shù)能將編程速度提高一倍；Interleaved編程技術(shù)則是利用單個芯片多個核的特點(diǎn)，分時利用這些核，從而實(shí)現(xiàn)存儲速度的提升，最高可以滿足lGB/s存儲速度。
[0031]FLASH由于生產(chǎn)工藝和介質(zhì)本身的特性，在編程過程中會出現(xiàn)隨機(jī)性的BIT錯誤，因此為了保證用戶的使用需求，本發(fā)明采用實(shí)時糾錯編碼技術(shù)，保證數(shù)據(jù)的正確性，根據(jù)FLASH的用戶手冊知，1080個Byte最多出現(xiàn)24個BIT錯誤，本發(fā)明采用的BCH糾錯編碼技術(shù)，能對1080個Byte實(shí)現(xiàn)多達(dá)32個BIT的糾錯處理，能最大程度的滿足用戶需求，使誤碼率 <1(Γ12。
[0032]如圖3所示，所述的AD采集模塊包括多路AD采集器、FPGA芯片、DSP處理器、以太網(wǎng)PHY芯片、時鐘管理器和晶振，所述的多路AD采集器接收來自外部的干擾信號，AD采集器的輸出與FPGA芯片連接，F(xiàn)PGA芯片通過GTX接口與外部總線連接，F(xiàn)PGA芯片還通過DSP數(shù)據(jù)總線與DSP處理器連接，DSP處理器一端與預(yù)設(shè)的PCI接口連接，另一端通過以太網(wǎng)PHY芯片與千兆以太網(wǎng)連接；所述的時鐘管理器一路輸入端接收來自晶振的基準(zhǔn)信號，時鐘管理器的輸出端與多路AD采集器連接，時鐘管理器到多路AD采集器的每一路的PCB走線長度等長。
[0033]如圖4所示，所述的光纖通道單元包括FPGA芯片、光纖收發(fā)器和以太網(wǎng)PHY芯片，所述的FPGA芯片通過GTX與板間高速總線連接，F(xiàn)PGA芯片還通過GTX與光纖收發(fā)器連接，光纖收發(fā)器通過光口輸出數(shù)據(jù)，F(xiàn)PGA芯片還通過以太網(wǎng)PHY芯片與千兆以太網(wǎng)連接，F(xiàn)PGA芯片還分別與PCIe總線和CAN總線連接。
[0034]如圖5所示，所述的光纖接口卡包括光纖收發(fā)器、FPGA芯片和PCIe金手指，所述的FPGA芯片的與PCIe金手指連接，F(xiàn)PGA芯片的還通過光纖收發(fā)器與光口連接。
[0035]所述的主控計算機(jī)模塊選用AD-link公司的標(biāo)準(zhǔn)CPCI的高性能工業(yè)計算機(jī)板卡CPC1-6210。
[0036]所述的采集存儲分機(jī)還包括一個電源管理單元，負(fù)責(zé)提供整機(jī)需要的電源，使用AC或者DC電源管理單元接收外部的220V交流電源轉(zhuǎn)換為整機(jī)其他模塊需要的直流電源。
[0037]所述的轉(zhuǎn)儲服務(wù)器選用聯(lián)想供公司的S30系列，采用Intel至強(qiáng)E5-1600處理器，并具備PCIe3.0和PCIe2.0插槽，可以滿足用戶對光纖通道卡和HBA卡之間的數(shù)據(jù)傳輸要求。
[0038]磁盤陣列選用聯(lián)想公司的SureSAS112模塊化磁盤存儲系統(tǒng)，主機(jī)連接方式支持FC和iCISI協(xié)議。
[0039]如圖6所示，一種多通道的干擾信號采集與處理驗(yàn)證的方法，它包括以下步驟:
51.采集存儲:對干擾信號進(jìn)行采集，將其轉(zhuǎn)換為數(shù)字信號，并進(jìn)行實(shí)時存儲；
52.數(shù)據(jù)處理:對得到的數(shù)字信號進(jìn)行處理，包括回放處理子步驟、數(shù)據(jù)轉(zhuǎn)儲子步驟和文件管理子步驟。
[0040]所述的步驟S1包括以下子步驟:
511.信號獲取:陣列天線獲取干擾信號的射頻信號；
512.信號傳輸:多通道接收機(jī)將獲取的信號傳輸給AD采集模塊，所述的AD采集模塊的米集為多路米集；
513.信號轉(zhuǎn)換:AD采集模塊同步采集，并保證每一路AD采集使用的采樣時鐘同源同相，F(xiàn)PGA芯片中利用同步觸發(fā)輸入信號，實(shí)現(xiàn)對多路AD采集數(shù)據(jù)的同步接收，將信號轉(zhuǎn)換為數(shù)字信號，并在采集模塊中進(jìn)行通道不一致性校正；
514.信號存儲:板間高速總線將采集到數(shù)字信傳輸?shù)礁咚俅鎯δK，高速存儲模塊對來自AD采集模塊的高速數(shù)據(jù)的實(shí)時存儲。
[0041]所述的步驟S2中的回放處理子步驟包括以下子步驟:
5211.光纖通道單元接收到數(shù)據(jù)回放命令后，通過GTX接口從高速存儲模塊讀取數(shù)據(jù)，通過PCIe接口將數(shù)據(jù)存儲到主控計算機(jī)模塊本地硬盤；
5212.主控計算機(jī)模塊的處理軟件完成對回放數(shù)據(jù)的事后處理。
[0042]所述的步驟S2中的數(shù)據(jù)轉(zhuǎn)儲子步驟包括以下子步驟:
5221.光纖通道單元接收數(shù)據(jù)轉(zhuǎn)儲命令；
5222.通過GTX接口從高速存儲模塊讀取數(shù)據(jù)，通過光纖將數(shù)據(jù)傳輸給數(shù)據(jù)轉(zhuǎn)儲分機(jī)的光纖接口卡；
5223.光纖接口卡通過光口接收來自采集存儲分機(jī)的轉(zhuǎn)儲數(shù)據(jù)，并緩存數(shù)據(jù)轉(zhuǎn)換PCIe接口數(shù)據(jù)，再將數(shù)據(jù)通過HBA卡存儲到磁盤陣列；
5224.轉(zhuǎn)儲服務(wù)器對磁盤陣列中的數(shù)據(jù)進(jìn)行處理和算法驗(yàn)證。
[0043]所述的步驟S2中的文件管理子步驟包括文件刪除、文件讀取和文件格式化。
[0044]所述的AD采集模塊中多路AD采集器的每一路的AD器件到時鐘的PCB走線長度等長。
[0045]所述的高速存儲模塊內(nèi)含F(xiàn)LASH陣列，所述的FLASH陣列為采用了 BCH糾錯編碼技術(shù)的FLASH陣列，F(xiàn)LASH陣列包括多組FLASH芯片，所述的多組FLASH芯片為流水線處理結(jié)構(gòu)的芯片，所述的FLASH芯片為采用雙頁編程技術(shù)并包括多個分時利用的核的芯片。
【權(quán)利要求】
1.一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)，其特征在于:它包括數(shù)據(jù)接收分機(jī)、采集存儲分機(jī)和數(shù)據(jù)轉(zhuǎn)儲分機(jī)，所述的數(shù)據(jù)接收分機(jī)的輸入接收外部干擾信號，輸出與采集存儲分機(jī)連接；所述的采集存儲分機(jī)的通信端通過千兆以太網(wǎng)與數(shù)據(jù)轉(zhuǎn)儲分機(jī)的通信端雙向連接，采集存儲分機(jī)的數(shù)據(jù)發(fā)送端通過光纖與數(shù)據(jù)轉(zhuǎn)儲分機(jī)的數(shù)據(jù)接收端連接； 所述的采集存儲分機(jī)包括主控計算機(jī)模塊、4個高速存儲模塊、AD采集模塊和光纖通道單元，所述的AD采集模塊的輸入端接收輸入信號，高速存儲模塊、AD采集模塊和光纖通道單元通過板間高速總線連接，高速存儲模塊、AD采集模塊和光纖通道單元還同時通過CAN總線連接，所述的光纖通道單元通過PCIe與主控計算機(jī)模塊連接，光纖通道單元還設(shè)有向數(shù)據(jù)轉(zhuǎn)儲分機(jī)輸出數(shù)據(jù)的輸出口； 所述的數(shù)據(jù)轉(zhuǎn)儲分機(jī)包括數(shù)據(jù)轉(zhuǎn)儲服務(wù)器和磁盤陣列，所述的數(shù)據(jù)轉(zhuǎn)儲服務(wù)器包括HBA卡和光纖接口卡，所述的光纖接口卡的輸入端接收來自采集存儲分機(jī)的輸入信號，光纖接口卡的輸出通過PCIe與HBA卡連接，HBA卡的輸出通過光纖接口與磁盤陣列連接； 所述的數(shù)據(jù)接收分機(jī)包括多個陣列天線和一個多通道接收機(jī)，所述的陣列天線接收干擾信號的射頻信號，陣列天線的輸出與多通道接收機(jī)連接，多通道接收機(jī)的輸出與AD采集模塊連接。
2.根據(jù)權(quán)利要求1所述的一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)，其特征在于:所述的高速存儲模塊包括FLASH陣列、FPGA芯片、DSP處理器、一個用于存儲文件系統(tǒng)與參數(shù)的NOR FLASH和一個用于接收來自FPGA芯片數(shù)據(jù)并傳輸給光口的光模塊，所述的FLASH陣列與FPGA芯片連接，F(xiàn)PGA芯片通過GTX接口與外部總線連接，F(xiàn)PGA芯片通過EMIF接口與DSP處理器連接，DSP處理器與PCI接口連接，DSP處理器還通過與以太網(wǎng)PHY芯片與千兆網(wǎng)口連接；所述的NOR FLASH與FPGA芯片連接，所述的光模塊一端通過GTX接口和與FPGA芯片連接，另一端與光口連接；所述的FLASH陣列為采用了 BCH糾錯編碼技術(shù)的FLASH陣列，F(xiàn)LASH陣列包括多組FLASH芯片，所述的多組FLASH芯片為流水線處理結(jié)構(gòu)的芯片，所述的FLASH芯片為采用雙頁編程技術(shù)并包括多個分時利用的核的芯片。
3.根據(jù)權(quán)利要求1所述的一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)，其特征在于:所述的AD采集模塊包括多路AD采集器、FPGA芯片、DSP處理器、以太網(wǎng)PHY芯片、時鐘管理器和晶振，所述的多路AD采集器接收來自外部的干擾信號，AD采集器的輸出與FPGA芯片連接，F(xiàn)PGA芯片通過GTX接口與外部總線連接，F(xiàn)PGA芯片還通過DSP數(shù)據(jù)總線與DSP處理器連接，DSP處理器一端與預(yù)設(shè)的PCI接口連接，另一端通過以太網(wǎng)PHY芯片與千兆以太網(wǎng)連接；所述的時鐘管理器一路輸入端接收來自晶振的基準(zhǔn)信號，時鐘管理器的輸出端與多路AD采集器連接，時鐘管理器到多路AD采集器的每一路的PCB走線長度等長。
4.根據(jù)權(quán)利要求1所述的一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)，其特征在于:所述的光纖通道單元包括FPGA芯片、光纖收發(fā)器和以太網(wǎng)PHY芯片，所述的FPGA芯片通過GTX與板間高速總線連接，F(xiàn)PGA芯片還通過GTX與光纖收發(fā)器連接，光纖收發(fā)器通過光口輸出數(shù)據(jù)，F(xiàn)PGA芯片還通過以太網(wǎng)PHY芯片與千兆以太網(wǎng)連接，F(xiàn)PGA芯片還分別與PCIe總線和CAN總線連接。
5.根據(jù)權(quán)利要求1所述的一種多通道的干擾信號采集與處理驗(yàn)證系統(tǒng)，其特征在于:所述的光纖接口卡包括光纖收發(fā)器、FPGA芯片和PCIe金手指，所述的FPGA芯片的與PCIe金手指連接，F(xiàn)PGA芯片的還通過光纖收發(fā)器與光口連接。
6.一種多通道的干擾信號采集與處理驗(yàn)證的方法，其特征在于:它包括以下步驟: 51.采集存儲:對干擾信號進(jìn)行采集，將其轉(zhuǎn)換為數(shù)字信號，并進(jìn)行實(shí)時存儲； 52.數(shù)據(jù)處理:對得到的數(shù)字信號進(jìn)行處理，包括回放處理子步驟、數(shù)據(jù)轉(zhuǎn)儲子步驟和文件管理子步驟。
7.根據(jù)權(quán)利要求6所述的一種多通道的干擾信號采集與處理驗(yàn)證的方法，其特征在于:所述的步驟SI包括以下子步驟: 511.信號獲取:陣列天線獲取干擾信號的射頻信號； 512.信號傳輸:多通道接收機(jī)將獲取的信號傳輸給AD采集模塊，所述的AD采集模塊的米集為多路米集； 513.信號轉(zhuǎn)換:AD采集模塊同步采集，并保證每一路AD采集使用的采樣時鐘同源同相，F(xiàn)PGA芯片中利用同步觸發(fā)輸入信號，實(shí)現(xiàn)對多路AD采集數(shù)據(jù)的同步接收，將信號轉(zhuǎn)換為數(shù)字信號，并在采集模塊中進(jìn)行通道不一致性校正； 514.信號存儲:板間高速總線將采集到數(shù)字信傳輸?shù)礁咚俅鎯δK，高速存儲模塊對來自AD采集模塊的高速數(shù)據(jù)的實(shí)時存儲。
8.根據(jù)權(quán)利要求6所述的一種多通道的干擾信號采集與處理驗(yàn)證的方法，其特征在于:所述的步驟S2中的回放處理子步驟包括以下子步驟: 5211.光纖通道單元接收到數(shù)據(jù)回放命令后，通過GTX接口從高速存儲模塊讀取數(shù)據(jù)，通過PCIe接口將數(shù)據(jù)存儲到主控計算機(jī)模塊本地硬盤； 5212.主控計算機(jī)模塊的處理軟件完成對回放數(shù)據(jù)的事后處理； 所述的步驟S2中的數(shù)據(jù)轉(zhuǎn)儲子步驟包括以下子步驟: 5221.光纖通道單元接收數(shù)據(jù)轉(zhuǎn)儲命令； 5222.通過GTX接口從高速存儲模塊讀取數(shù)據(jù)，通過光纖將數(shù)據(jù)傳輸給數(shù)據(jù)轉(zhuǎn)儲分機(jī)的光纖接口卡； 5223.光纖接口卡通過光口接收來自采集存儲分機(jī)的轉(zhuǎn)儲數(shù)據(jù)，并緩存數(shù)據(jù)轉(zhuǎn)換PCIe接口數(shù)據(jù)，再將數(shù)據(jù)通過HBA卡存儲到磁盤陣列； 5224.轉(zhuǎn)儲服務(wù)器對磁盤陣列中的數(shù)據(jù)進(jìn)行處理和算法驗(yàn)證。
9.根據(jù)權(quán)利要求6所述的一種多通道的干擾信號采集與處理驗(yàn)證的方法，其特征在于:所述的步驟S2中的文件管理子步驟包括文件刪除、文件讀取和文件格式化。
10.根據(jù)權(quán)利要求7所述的一種多通道的干擾信號采集與處理驗(yàn)證的方法，其特征在于:所述的AD采集模塊中多路AD采集器的每一路的AD器件到時鐘的PCB走線長度等長；所述的高速存儲模塊內(nèi)含F(xiàn)LASH陣列，所述的FLASH陣列為采用了 BCH糾錯編碼技術(shù)的FLASH陣列，F(xiàn)LASH陣列包括多組FLASH芯片，所述的多組FLASH芯片為流水線處理結(jié)構(gòu)的芯片，所述的FLASH芯片為采用雙頁編程技術(shù)并包括多個分時利用的核的芯片。
【文檔編號】G06F3/06GK104408009SQ201410695388
【公開日】2015年3月11日 申請日期:2014年11月27日 優(yōu)先權(quán)日:2014年11月27日
【發(fā)明者】龍寧, 張星星 申請人:成都龍騰中遠(yuǎn)信息技術(shù)有限公司