一種嵌入式數(shù)據(jù)安全系統(tǒng)用soc芯片的制作方法
【專利摘要】本發(fā)明涉及一種嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，內(nèi)部資源極其豐富，使用該芯片實現(xiàn)的嵌入式數(shù)據(jù)安全系統(tǒng)通過在線調(diào)試及上位機通訊模塊同上位機相連接，與上位機上的專用軟件配合即可完成對任何計算機文件的安全性操作，如數(shù)據(jù)加密、數(shù)據(jù)解密等，本發(fā)明提供的嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片將采用單芯片的方式設計數(shù)據(jù)安全系統(tǒng)，形成一個片上系統(tǒng)芯片，用該芯片實現(xiàn)的新型的數(shù)據(jù)安全系統(tǒng)，將具有體積更小、功耗更低、安全性更高、可靠性更高、系統(tǒng)結(jié)構(gòu)更簡單、系統(tǒng)維護更方便等優(yōu)點。
【專利說明】-種嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片

【技術(shù)領域】
[0001] 本發(fā)明涉及一種SOC芯片，具體地說，涉及一種嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片， 屬于電子【技術(shù)領域】。

【背景技術(shù)】
[0002] SOC即System On Chip的縮寫，指的是片上系統(tǒng)芯片，也稱作芯片級系統(tǒng)。SOC是 屬于專用集成電路范疇，其內(nèi)部包含多種功能部件或模塊，具有完整系統(tǒng)的功能，有的還可 嵌入軟件的功能。SOC技術(shù)的應用和發(fā)展，有助于電子設備減小體積重量、降低功耗、提高可 靠性、降低系統(tǒng)成本。
[0003] 隨著現(xiàn)代社會信息化程度的不斷提高，所有信息均可轉(zhuǎn)變成了計算機所能識別的 數(shù)據(jù)。數(shù)據(jù)可復制和易傳輸?shù)奶匦詾槿藗兊纳詈凸ぷ魈峁┝司薮蟮谋憷Ｈ欢?，?shù)據(jù)的這 種可復制和易傳輸特性也為信息泄露大開方便之門，給信息的安全性帶來了空前的挑戰(zhàn)。 為了給信息傳輸提供安全保障，就需要用到數(shù)據(jù)安全系統(tǒng)。數(shù)據(jù)安全系統(tǒng)一般由軟件和硬 件兩大部分構(gòu)成?，F(xiàn)有的數(shù)據(jù)安全系統(tǒng)硬件一般包含處理器芯片（如單片機)、數(shù)據(jù)存儲器 芯片、程序存儲器芯片、密鑰存儲器芯片、接口電路芯片、電源電路芯片、時鐘芯片、復位芯 片等多個分立的部分組成，如圖1所示，其中處理器芯片負責整個數(shù)據(jù)安全系統(tǒng)的任務調(diào) 度管理等工作，數(shù)據(jù)存儲器芯片為處理器芯片提供程序運行的空間，程序存儲器芯片用來 存儲數(shù)據(jù)安全系統(tǒng)的程序，密鑰存儲器芯片用來存儲系統(tǒng)密鑰，接口電路芯片用來提供數(shù) 據(jù)安全系統(tǒng)與上位機的接口，電源電路芯片為整個數(shù)據(jù)安全系統(tǒng)提供電源，時鐘芯片為數(shù) 據(jù)安全系統(tǒng)提供驅(qū)動時鐘信號，復位芯片為數(shù)據(jù)安全系統(tǒng)提供復位信號。
[0004] 在實現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在以下問題：現(xiàn)有方式構(gòu)成 的數(shù)據(jù)安全系統(tǒng)用到多個和多種彼此獨立的芯片，這樣就會造成數(shù)據(jù)安全系統(tǒng)的體積大、 功耗高、成本高、維修維護復雜、安全算法更新難度大、安全性差。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明要解決的問題是針對以上不足，提供一種嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯 片，將現(xiàn)有數(shù)據(jù)安全系統(tǒng)用到的多個和多種彼此獨立的芯片通過SOC技術(shù)集成到一個大規(guī) 模的SOC芯片中，用一顆SOC芯片就可實現(xiàn)現(xiàn)有數(shù)據(jù)安全系統(tǒng)要多種和多個芯片才能實現(xiàn) 的功能，克服了現(xiàn)有技術(shù)中數(shù)據(jù)安全系統(tǒng)存在的體積大、功耗高、成本高、維修維護復雜、安 全算法更新難度大、安全性差的缺陷。
[0006] 為解決上述問題，本發(fā)明采用以下技術(shù)方案： 一種嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，該芯片集成如下子模塊：RISC處理器、在線調(diào)試 及上位機通訊模塊、總線仲裁器、程序存儲器ROM、數(shù)據(jù)存儲器RAM、密鑰存儲器、隨機數(shù)發(fā) 生器、安全算法模塊、定時器、中斷控制器、UART串行通訊接口、SPI總線控制器、I2C總線控 制器、GPIO接口模塊、電源轉(zhuǎn)換器、時鐘/復位發(fā)生器。
[0007] 所述芯片內(nèi)部采用總線式結(jié)構(gòu)，利用片內(nèi)互聯(lián)總線連接各個片內(nèi)子模塊。
[0008] 所述片內(nèi)互聯(lián)總線遵循WishBone標準，片內(nèi)互聯(lián)總線同一時刻只能被一個主設 備訪問。
[0009] 所述線仲裁器來控制片內(nèi)互聯(lián)總線的訪問。RISC處理器和在線調(diào)試及上位機通訊 模塊為片內(nèi)互聯(lián)總線上的兩個主設備。
[0010] 片內(nèi)互聯(lián)總線上的從設備有：程序存儲器ROM、數(shù)據(jù)存儲器RAM、密鑰存儲器、隨機 數(shù)發(fā)生器、安全算法模塊、定時器、中斷控制器、UART串行通訊接口、SPI總線控制器、I2C總 線控制器、GPIO接口模塊、電源轉(zhuǎn)換器、時鐘/復位發(fā)生器。從設備不能主動訪問總線，只 能被動響應由主設備發(fā)起的總線訪問。
[0011] 所述片內(nèi)總線上連接的所有主設備與片內(nèi)總線的連接信號類型和數(shù)量相同，具體 包含： (1) 主設備地址輸出信號m_addr_out [31:0]; (2) 主設備數(shù)據(jù)輸入信號m_dada_in[31:0]; (3) 主設備數(shù)據(jù)輸出信號m_data_out [31:0]; (4) 主設備選通輸出信號m_sel_out ; (5) 主設備寫有效輸出信號m_wr_out ; (6) 主設備讀有效輸出信號m_rd_out ; (7) 主設備應答輸入信號m_ack_in。
[0012] 所述片內(nèi)總線上連接的所有從設備與片內(nèi)總線的連接信號類型和數(shù)量相同，具體 包含： (1) 從設備地址輸入信號s_addr_in[31:0]; (2) 從設備數(shù)據(jù)輸入信號s_dada_in [31:0]; (3) 從設備數(shù)據(jù)輸出信號s_data_out [31:0]; (4) 從設備選通輸入信號s_sel_in ; (5) 從設備寫有效輸入信號s_wr_in ; (6) 從設備讀有效輸入信號s_rd_in ; 從設備應答輸出信號s_ack_out。
[0013] 所述主設備要對某一個從設備進行寫數(shù)操作，其過程如下： 第一步，主設備通過m_sel_out信號向片內(nèi)總線輸出選通信息、通過m_wr_out向片內(nèi) 總線輸出寫有效信息、通過m_addr_out [31:0]信號向片內(nèi)總線輸出目標地址信息、通過m_ data_〇ut[31:0]向片內(nèi)總線輸出待寫入數(shù)據(jù)信息。片內(nèi)總線上所有從設備都可以通過8_ addr_in[31:0]信號接收到主設備的地址信息、通過s_dada_in[31:0]信號接收到主設備 的數(shù)據(jù)信息。
[0014] 第二步，總線仲裁器根據(jù)主設備輸送到片內(nèi)總線的地址信息進行譯碼并選中訪問 目標(譯碼規(guī)則參見表1 )，并只將目標從設備的s_sel_in和s_wr_in信號置成有效狀態(tài)，其 它從設備的8_861_;[11和s_wr_in信號保持無效狀態(tài)。
[0015] 第三步，當目標從設備檢測到自身的s_sel_in和s_wr_in信號有效時，就會從自 身的s_addr_in[31:0]信號上獲取目標地址，并將目標數(shù)據(jù)通過自身s_dada_out[31:0]信 號傳送到片內(nèi)總線，并通過自身的S_ack_〇ut向片內(nèi)總線發(fā)出操作應答信息。
[0016] 第四步，總線仲裁器將目標從設備的操作應答信息通過片內(nèi)總線傳遞到發(fā)起寫操 作的主設備的m_ack_in信號。主設備在收到此應答信息后，即確認整個寫數(shù)操作結(jié)束。 [0017] 所述主設備要對某一個從設備進行讀數(shù)操作，其過程如下： 第一步，主設備通過m_sel_out信號向片內(nèi)總線輸出選通信息、通過m_rd_out向片內(nèi) 總線輸出寫有效信息、通過m_addr_out[31:0]信號向片內(nèi)總線輸出目標地址信息。片內(nèi)總 線上所有從設備都可以通過s_addr_in[31:0]信號接收到主設備的地址信息。
[0018] 第二步，總線仲裁器根據(jù)主設備輸送到片內(nèi)總線的地址信息進行譯碼并選中訪問 目標(譯碼規(guī)則參見表1 )，并只將目標從設備的s_sel_in和s_rd_in信號置成有效狀態(tài)，其 它從設備的s_sel_in和s_rd_in信號保持無效狀態(tài)； 第三步，當目標從設備檢測到自身的s_sel_in和s_rd_in信號有效時，就會從自身的 s_addr_in[31:0]信號上獲取目標地址，并將自身s_dada_in[31:0]信號上的數(shù)據(jù)寫入自 身的目標區(qū)域，然后，通過自身的S_ack_〇ut向片內(nèi)總線發(fā)出操作應答信息； 第四步，總線仲裁器將目標從設備的操作應答信息通過片內(nèi)總線傳遞到發(fā)起寫操作 的主設備的m_ack_in信號。主設備在收到此應答信息后，就立即通過自身的m_dada_ in[31:0]信號從片內(nèi)總線獲取要讀取的數(shù)據(jù)，然后確認整個讀數(shù)操作結(jié)束。
[0019] 所述芯片中集成總線仲裁器,總線仲裁器根據(jù)主設備訪問請求的先后順序來裁決 下一時刻片內(nèi)互聯(lián)總線給哪一個主設備使用. 所述總線仲裁器根據(jù)主設備的最高7位地址信號來譯碼決定被訪問的目標從設備。
[0020] 本發(fā)明嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，其具有如下優(yōu)點： (1) 實現(xiàn)過程簡單：單SOC芯片即可實現(xiàn)嵌入式數(shù)據(jù)安全系統(tǒng)，設計實現(xiàn)過程將大幅度 簡化，開發(fā)進度加快，產(chǎn)品面世周期變短； (2) 體積?。簡蜸OC芯片即可實現(xiàn)嵌入式數(shù)據(jù)安全系統(tǒng)，系統(tǒng)體積將顯著變?。?(3) 功耗低：單SOC芯片即可實現(xiàn)嵌入式數(shù)據(jù)安全系統(tǒng)，系統(tǒng)整體功耗將顯著降低； (4) 安全性高：加解密算法、密鑰、應用程序等均集成在SOC芯片內(nèi)部，切斷了泄密的通 道，提高了系統(tǒng)的安全性； (5) 可靠性高：單SOC芯片即可實現(xiàn)嵌入式數(shù)據(jù)安全系統(tǒng)，降低了因零部件多而帶來的 可靠性降低的可能性，相應的也就提供了系統(tǒng)的可靠性； (6) 系統(tǒng)結(jié)構(gòu)簡單：單SOC芯片即可實現(xiàn)嵌入式數(shù)據(jù)安全系統(tǒng)，系統(tǒng)結(jié)果自然簡單得 多； (7) 維修維護方便：單SOC芯片即可實現(xiàn)嵌入式數(shù)據(jù)安全系統(tǒng)，自然可以提供系統(tǒng)的可 維護維修性，降低了系統(tǒng)的維修和維護難度。
[0021] 該SOC芯片主要用于嵌入式數(shù)據(jù)安全系統(tǒng)，是嵌入式數(shù)據(jù)安全系統(tǒng)硬件部分的核 心，其承擔著系統(tǒng)管理、算法運算、外設控制等任務。
[0022] 本發(fā)明嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片內(nèi)部資源極其豐富，若采用該芯片來設計 嵌入式數(shù)據(jù)安全系統(tǒng)，其實現(xiàn)過程將極其簡單。硬件方面只需額外再搭配電源、接口驅(qū)動芯 片、晶體振蕩器等少量外圍電路即可構(gòu)成完整的數(shù)據(jù)安全系統(tǒng)硬件平臺。軟件方面只需用 戶開發(fā)相應的底層軟件和上位機軟件即可。使用該芯片實現(xiàn)的嵌入式數(shù)據(jù)安全系統(tǒng)通過在 線調(diào)試及上位機通訊模塊同上位機(如PC機)相連接，與上位機上的專用軟件配合即可完成 對任何計算機文件的安全性操作，如數(shù)據(jù)加密、數(shù)據(jù)解密等。本專利提供的嵌入式數(shù)據(jù)安全 系統(tǒng)用SOC芯片將改變傳統(tǒng)數(shù)據(jù)安全系統(tǒng)的硬件系統(tǒng)由多個芯片及模塊組成的結(jié)構(gòu)方式， 將采用單芯片的方式設計數(shù)據(jù)安全系統(tǒng)。本專利將SOC技術(shù)應用于數(shù)據(jù)安全系統(tǒng)，所設計 的數(shù)據(jù)安全系統(tǒng)用SOC技術(shù)將各相關功能模塊集成在一個單芯片內(nèi)，形成一個片上系統(tǒng)芯 片。用該芯片實現(xiàn)的新型的數(shù)據(jù)安全系統(tǒng)，將具有體積更小、功耗更低、安全性更高、可靠性 更高、系統(tǒng)結(jié)構(gòu)更簡單、系統(tǒng)維護更方便等優(yōu)點。
[0023] 下面結(jié)合附圖和實施例對本發(fā)明進行詳細說明。

【專利附圖】

【附圖說明】
[0024] 附圖1是現(xiàn)有數(shù)據(jù)安全系統(tǒng)的典型硬件結(jié)構(gòu)圖； 附圖2是采用本發(fā)明提供的專用SOC芯片的嵌入式數(shù)據(jù)安全系統(tǒng)的典型硬件結(jié)構(gòu)圖； 附圖3是本發(fā)明實施例中SOC芯片的結(jié)構(gòu)框圖； 附圖4是本發(fā)明實施例中SOC芯片的片內(nèi)總線主設備與片內(nèi)總線的連接示意及信號 圖； 附圖5是本發(fā)明實施例中SOC芯片的片內(nèi)總線從設備與片內(nèi)總線的連接示意及信號 圖； 附圖6是本發(fā)明實施例中SOC芯片的處理器結(jié)構(gòu)圖； 附圖7是本發(fā)明實施例中SOC芯片在線調(diào)試及上位機通訊模塊結(jié)構(gòu)圖； 附圖8是本發(fā)明實施例中SOC芯片的程序存儲器ROM結(jié)構(gòu)圖； 附圖9是本發(fā)明實施例中SOC芯片的數(shù)據(jù)存儲器RAM結(jié)構(gòu)圖； 附圖10是本發(fā)明實施例中SOC芯片的隨機數(shù)發(fā)生器結(jié)構(gòu)圖； 附圖11是本發(fā)明實施例中SOC芯片的安全算法模塊結(jié)構(gòu)圖； 附圖12是本發(fā)明實施例中SOC芯片的密鑰存儲器結(jié)構(gòu)圖； 附圖13是本發(fā)明實施例中SOC芯片的中斷控制器結(jié)構(gòu)圖； 附圖14是本發(fā)明實施例中SOC芯片的電源轉(zhuǎn)換器結(jié)構(gòu)圖。

【具體實施方式】
[0025] 實施例，如圖2和圖3所示，清楚地表述了本芯片的內(nèi)部架構(gòu)、功能模塊種類數(shù)量 以及各模塊連接關系。
[0026] -種嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，該芯片集成如下子模塊：RISC處理器、在線 調(diào)試及上位機通訊模塊、總線仲裁器、程序存儲器ROM、數(shù)據(jù)存儲器RAM、密鑰存儲器、隨機 數(shù)發(fā)生器、安全算法模塊、定時器、中斷控制器、UART串行通訊接口、SPI總線控制器、I2C總 線控制器、GPIO接口模塊、電源轉(zhuǎn)換器、時鐘/復位發(fā)生器。
[0027] 如圖3所示，本發(fā)明實施例中嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片內(nèi)部采用總線式結(jié) 構(gòu)，利用片內(nèi)互聯(lián)總線連接各個片內(nèi)子模塊。
[0028] 本專利選用的片內(nèi)互聯(lián)總線遵循WishBone標準，片內(nèi)互聯(lián)總線同一時刻只能被 一個主設備訪問。
[0029] 本專利設計了總線仲裁器來控制片內(nèi)互聯(lián)總線的訪問。RISC處理器和在線調(diào)試及 上位機通訊模塊為片內(nèi)互聯(lián)總線上的兩個主設備。
[0030] 片內(nèi)互聯(lián)總線上的從設備有：程序存儲器ROM、數(shù)據(jù)存儲器RAM、密鑰存儲器、隨機 數(shù)發(fā)生器、安全算法模塊、定時器、中斷控制器、UART串行通訊接口、SPI總線控制器、I2C總 線控制器、GPIO接口模塊、電源轉(zhuǎn)換器、時鐘/復位發(fā)生器。從設備不能主動訪問總線，只 能被動響應由主設備發(fā)起的總線訪問。
[0031] 如圖4所示，本發(fā)明實施例中嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片的片內(nèi)總線上連接 的所有主設備與片內(nèi)總線的連接信號類型和數(shù)量相同，具體包含： (8) 主設備地址輸出信號m_addr_out [31:0]; (9) 主設備數(shù)據(jù)輸入信號m_dada_in[31:0]; (10) 主設備數(shù)據(jù)輸出信號m_data_out[31:0]; (11) 主設備選通輸出信號m_sel_out ; (12) 主設備寫有效輸出信號111_界1'_〇1^ ; (13) 主設備讀有效輸出信號111_1(1_〇111:; (14) 主設備應答輸入信號m_ack_in。
[0032] 主設備利用m_addr_out[31:0]信號從將地址信息傳遞給片內(nèi)總線，利用m_data_ in[31:0]信號從片內(nèi)總線獲取數(shù)據(jù)，利用m_data_〇ut[31:0]信號將自身數(shù)據(jù)送到片內(nèi)總 線，利用m_Sel_〇Ut信號將選通命令傳送給片內(nèi)總線，利用m_wr_ 〇ut信號將寫操作命令傳 送給片內(nèi)總線，利用m_rd_〇Ut信號將讀操作命令傳送給片內(nèi)總線，利用m_ack_in信號從片 內(nèi)總線獲取應答信號。
[0033] 如圖5所示，本發(fā)明實施例中嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片的片內(nèi)總線上連接 的所有從設備與片內(nèi)總線的連接信號類型和數(shù)量相同，具體包含： (7) 從設備地址輸入信號s_addr_in[31:0]; (8) 從設備數(shù)據(jù)輸入信號s_dada_in[31:0]; (9) 從設備數(shù)據(jù)輸出信號s_data_out [31:0]; (10) 從設備選通輸入信號s_sel_in ; (11) 從設備寫有效輸入信號s_wr_in ; (12) 從設備讀有效輸入信號s_rd_in ; (13) 從設備應答輸出信號s_ack_out。
[0034] 從設備利用s_addr_in [31:0]信號從片內(nèi)總線獲取地址信息，利用s_data_ in[31:0]信號從片內(nèi)總線獲取數(shù)據(jù)，利用s_data_〇ut[31:0]信號將自身數(shù)據(jù)送到片內(nèi)總 線，利用s_sel_in信號從片內(nèi)總線獲取選通命令，利用m_wr_in信號從片內(nèi)總線獲取寫操 作命令，利用s_rd_in信號從片內(nèi)總線獲取讀操作命令，利用s_ack_in信號將應答信號傳 遞給片內(nèi)總線。
[0035] 主設備要對某一個從設備進行寫數(shù)操作，其過程如下： 第一步，主設備通過m_sel_out信號向片內(nèi)總線輸出選通信息、通過m_wr_out向片內(nèi) 總線輸出寫有效信息、通過m_addr_out [31:0]信號向片內(nèi)總線輸出目標地址信息、通過m_ data_〇ut[31:0]向片內(nèi)總線輸出待寫入數(shù)據(jù)信息。片內(nèi)總線上所有從設備都可以通過8_ addr_in[31:0]信號接收到主設備的地址信息、通過s_dada_in[31:0]信號接收到主設備 的數(shù)據(jù)信息。
[0036] 第二步，總線仲裁器根據(jù)主設備輸送到片內(nèi)總線的地址信息進行譯碼并選中訪問 目標(譯碼規(guī)則參見表1 )，并只將目標從設備的s_sel_in和s_wr_in信號置成有效狀態(tài)，其 它從設備的8_861_;[11和s_wr_in信號保持無效狀態(tài)。
[0037] 第三步，當目標從設備檢測到自身的s_sel_in和s_wr_in信號有效時，就會從自 身的s_addr_in[31:0]信號上獲取目標地址，并將目標數(shù)據(jù)通過自身s_dada_out[31:0]信 號傳送到片內(nèi)總線，并通過自身的S_ack_〇ut向片內(nèi)總線發(fā)出操作應答信息。
[0038] 第四步，總線仲裁器將目標從設備的操作應答信息通過片內(nèi)總線傳遞到發(fā)起寫操 作的主設備的m_ack_in信號。主設備在收到此應答信息后，即確認整個寫數(shù)操作結(jié)束。
[0039] 主設備要對某一個從設備進行讀數(shù)操作，其過程如下： 第一步，主設備通過m_sel_out信號向片內(nèi)總線輸出選通信息、通過m_rd_out向片內(nèi) 總線輸出寫有效信息、通過m_addr_out[31:0]信號向片內(nèi)總線輸出目標地址信息。片內(nèi)總 線上所有從設備都可以通過s_addr_in[31:0]信號接收到主設備的地址信息。
[0040] 第二步，總線仲裁器根據(jù)主設備輸送到片內(nèi)總線的地址信息進行譯碼并選中訪問 目標(譯碼規(guī)則參見表1 )，并只將目標從設備的s_sel_in和s_rd_in信號置成有效狀態(tài)，其 它從設備的s_sel_in和s_rd_in信號保持無效狀態(tài)； 第三步，當目標從設備檢測到自身的s_sel_in和s_rd_in信號有效時，就會從自身的 s_addr_in[31:0]信號上獲取目標地址，并將自身s_dada_in[31:0]信號上的數(shù)據(jù)寫入自 身的目標區(qū)域，然后，通過自身的S_ack_〇ut向片內(nèi)總線發(fā)出操作應答信息； 第四步，總線仲裁器將目標從設備的操作應答信息通過片內(nèi)總線傳遞到發(fā)起寫操作 的主設備的m_ack_in信號。主設備在收到此應答信息后，就立即通過自身的m_dada_ in[31:0]信號從片內(nèi)總線獲取要讀取的數(shù)據(jù)，然后確認整個讀數(shù)操作結(jié)束。
[0041] 如圖3所示，本發(fā)明實施例中嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片中集成總線仲裁器， 總線仲裁器根據(jù)主設備訪問請求的先后順序來裁決下一時刻片內(nèi)互聯(lián)總線給哪一個主設 備使用?？偩€仲裁器根據(jù)主設備的最高7位地址信號（8卩m_addr_〇ut [31:25])來譯碼決定 被訪問的目標從設備，譯碼規(guī)則如表1所示。
[0042] 表1總線仲裁器地址譯碼表

【權(quán)利要求】
1. 一種嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，其特征在于：該芯片集成如下子模塊：RISC 處理器、在線調(diào)試及上位機通訊模塊、總線仲裁器、程序存儲器ROM、數(shù)據(jù)存儲器RAM、密鑰 存儲器、隨機數(shù)發(fā)生器、安全算法模塊、定時器、中斷控制器、UART串行通訊接口、SPI總線 控制器、I2C總線控制器、GPI0接口模塊、電源轉(zhuǎn)換器、時鐘/復位發(fā)生器。
2. 如權(quán)利要求1所述的嵌入式數(shù)據(jù)安全系統(tǒng)用S0C芯片，其特征在于：所述芯片內(nèi)部 采用總線式結(jié)構(gòu)，利用片內(nèi)互聯(lián)總線連接各個片內(nèi)子模塊。
3. 如權(quán)利要求2所述的嵌入式數(shù)據(jù)安全系統(tǒng)用S0C芯片，其特征在于：所述片內(nèi)互聯(lián) 總線遵循WishBone標準，片內(nèi)互聯(lián)總線同一時刻只能被一個主設備訪問。
4. 如權(quán)利要求3所述的嵌入式數(shù)據(jù)安全系統(tǒng)用S0C芯片，其特征在于：所述線仲裁器 來控制片內(nèi)互聯(lián)總線的訪問，RISC處理器和在線調(diào)試及上位機通訊模塊為片內(nèi)互聯(lián)總線上 的兩個主設備； 片內(nèi)互聯(lián)總線上的從設備有：程序存儲器ROM、數(shù)據(jù)存儲器RAM、密鑰存儲器、隨機數(shù)發(fā) 生器、安全算法模塊、定時器、中斷控制器、UART串行通訊接口、SPI總線控制器、I2C總線控 制器、GPI0接口模塊、電源轉(zhuǎn)換器、時鐘/復位發(fā)生器，從設備不能主動訪問總線，只能被動 響應由主設備發(fā)起的總線訪問。
5. 如權(quán)利要求4所述的嵌入式數(shù)據(jù)安全系統(tǒng)用S0C芯片，其特征在于：所述片內(nèi)總線 上連接的所有主設備與片內(nèi)總線的連接信號類型和數(shù)量相同，具體包含： 主設備地址輸出信號m_addr_out [31:0]; 主設備數(shù)據(jù)輸入信號m_dada_in [31:0]; 主設備數(shù)據(jù)輸出信號m_data_out [31:0]; 主設備選通輸出信號m_sel_out ; 主設備寫有效輸出信； 主設備讀有效輸出信號111_1(1_0111：; 主設備應答輸入信號m_ack_in。
6. 如權(quán)利要求5所述的嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，其特征在于：所述片內(nèi)總線 上連接的所有從設備與片內(nèi)總線的連接信號類型和數(shù)量相同，具體包含： 從設備地址輸入信號s_addr_in [31:0]; 從設備數(shù)據(jù)輸入信號s_dada_in [31:0]; 從設備數(shù)據(jù)輸出信號s_data_out [31:0]; 從設備選通輸入信號s_sel_in ; 從設備寫有效輸入信號s_wr_in ; 從設備讀有效輸入信號s_rd_in ; 從設備應答輸出信號s_ack_out。
7. 如權(quán)利要求6所述的嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，其特征在于：所述主設備要 對某一個從設備進行寫數(shù)操作，其過程如下： 第一步，主設備通過m_sel_out信號向片內(nèi)總線輸出選通信息、通過m_wr_out向片內(nèi) 總線輸出寫有效信息、通過m_addr_out [31:0]信號向片內(nèi)總線輸出目標地址信息、通過m_ data_〇ut[31:0]向片內(nèi)總線輸出待寫入數(shù)據(jù)信息，片內(nèi)總線上所有從設備都可以通過8_ addr_in[31:0]信號接收到主設備的地址信息、通過s_dada_in[31:0]信號接收到主設備 的數(shù)據(jù)信息； 第二步，總線仲裁器根據(jù)主設備輸送到片內(nèi)總線的地址信息進行譯碼并選中訪問目 標，并只將目標從設備的8_861_;[11和s_wr_in信號置成有效狀態(tài)，其它從設備的s_sel_in 和s_wr_in信號保持無效狀態(tài)； 第三步，當目標從設備檢測到自身的s_sel_in和s_wr_in信號有效時，就會從自身的 s_addr_in[31:0]信號上獲取目標地址，并將目標數(shù)據(jù)通過自身s_dada_out[31:0]信號傳 送到片內(nèi)總線，并通過自身的s_ack_out向片內(nèi)總線發(fā)出操作應答信息； 第四步，總線仲裁器將目標從設備的操作應答信息通過片內(nèi)總線傳遞到發(fā)起寫操作的 主設備的m_ack_in信號，主設備在收到此應答信息后，即確認整個寫數(shù)操作結(jié)束。
8. 如權(quán)利要求7所述的嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，其特征在于：所述主設備要 對某一個從設備進行讀數(shù)操作，其過程如下： 第一步，主設備通過m_sel_out信號向片內(nèi)總線輸出選通信息、通過m_rd_out向片內(nèi) 總線輸出寫有效信息、通過m_addr_out [31:0]信號向片內(nèi)總線輸出目標地址信息，片內(nèi)總 線上所有從設備都可以通過s_addr_in[31:0]信號接收到主設備的地址信息； 第二步，總線仲裁器根據(jù)主設備輸送到片內(nèi)總線的地址信息進行譯碼并選中訪問目標 (譯碼規(guī)則參見表1)，并只將目標從設備的8_%1」11和s_rd_in信號置成有效狀態(tài)，其它從 設備的s_sel_in和s_rd_in信號保持無效狀態(tài)； 第三步，當目標從設備檢測到自身的s_sel_in和s_rd_in信號有效時，就會從自身的 s_addr_in[31:0]信號上獲取目標地址，并將自身s_dada_in[31:0]信號上的數(shù)據(jù)寫入自 身的目標區(qū)域，然后，通過自身的S_ack_〇ut向片內(nèi)總線發(fā)出操作應答信息； 第四步，總線仲裁器將目標從設備的操作應答信息通過片內(nèi)總線傳遞到發(fā)起寫操 作的主設備的m_ack_in信號，主設備在收到此應答信息后，就立即通過自身的m_dada_ in[31:0]信號從片內(nèi)總線獲取要讀取的數(shù)據(jù)，然后確認整個讀數(shù)操作結(jié)束。
9. 如權(quán)利要求8所述的嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，其特征在于：所述芯片中集 成總線仲裁器，總線仲裁器根據(jù)主設備訪問請求的先后順序來裁決下一時刻片內(nèi)互聯(lián)總線 給哪一個主設備使用。
10. 如權(quán)利要求9所述的嵌入式數(shù)據(jù)安全系統(tǒng)用SOC芯片，其特征在于：所述總線仲裁 器根據(jù)主設備的最高7位地址信號來譯碼決定被訪問的目標從設備。
【文檔編號】G06F13/40GK104391813SQ201410569274
【公開日】2015年3月4日 申請日期:2014年10月23日 優(yōu)先權(quán)日:2014年10月23日
【發(fā)明者】劉振宇, 楊雪瑩, 杜青陽 申請人:山東維固信息科技股份有限公司