差錯(cuò)恢復(fù)封裝組件的制作方法
【專利摘要】本發(fā)明涉及差錯(cuò)恢復(fù)封裝組件。封裝組件可以包括插入件和安裝在插入件上的集成電路芯片。芯片的至少一個(gè)可以是抗輻射集成電路芯片，而其余芯片可以是非抗輻射芯片。如果期望，插入件可以是抗輻射插入件，而集成電路芯片可以是非抗輻射芯片?？馆椛湫酒蚩馆椛洳迦爰梢园ㄓ糜趯?duì)封裝組件的非抗輻射電路系統(tǒng)進(jìn)行測(cè)試的監(jiān)測(cè)電路系統(tǒng)。測(cè)試結(jié)果可以存儲(chǔ)在監(jiān)測(cè)電路系統(tǒng)上的數(shù)據(jù)庫(kù)或者被發(fā)送到外部裝置，如服務(wù)器。監(jiān)測(cè)電路系統(tǒng)可用于重新配置故障電路或可以控制插入件中的多路復(fù)用電路系統(tǒng)以在功能上替換故障電路。如果期望，監(jiān)測(cè)電路系統(tǒng)可以基于測(cè)試結(jié)果調(diào)節(jié)非抗輻射電路的功耗。
【專利說(shuō)明】差錯(cuò)恢復(fù)封裝組件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年7月26日提交的美國(guó)專利申請(qǐng)N0.13/952，398的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

【背景技術(shù)】
[0003]可編程集成電路是能夠由用戶配置以實(shí)現(xiàn)定制邏輯功能的一種集成電路類型。通常情形下，邏輯設(shè)計(jì)者使用計(jì)算機(jī)輔助設(shè)計(jì)(CAD)工具設(shè)計(jì)定制邏輯電路。當(dāng)設(shè)計(jì)過(guò)程完成時(shí)，CAD工具生成配置數(shù)據(jù)。配置數(shù)據(jù)加載到可編程集成電路中以配置該裝置，從而執(zhí)行期望的邏輯功能。
[0004]集成電路(諸如可編程集成電路和專用集成電路)會(huì)存在臨時(shí)錯(cuò)誤，諸如由環(huán)境福射造成的錯(cuò)誤。例如，沖擊集成電路上的電路系統(tǒng)的在環(huán)境中的帶電粒子能夠引起電路系統(tǒng)的臨時(shí)故障(例如，翻轉(zhuǎn)存儲(chǔ)位、信號(hào)路徑錯(cuò)誤等)。這種臨時(shí)錯(cuò)誤有時(shí)稱為軟錯(cuò)誤或單事件翻轉(zhuǎn)(SEU, single-event upset)。對(duì)于可編程集成電路而言,軟錯(cuò)誤特別具有破壞性。例如，加載到可編程集成電路中的配置數(shù)據(jù)會(huì)被軟錯(cuò)誤損壞。
[0005]在稱為老化的過(guò)程中，電路系統(tǒng)(諸如晶體管)常常隨著時(shí)間而性能和可靠性退化。隨著時(shí)間的退化可以由于被長(zhǎng)時(shí)間段保持通態(tài)的晶體管的壓力或者晶體管切換到的頻率導(dǎo)致(例如)。
[0006]用于改進(jìn)集成電路芯片的對(duì)軟錯(cuò)誤的抗性(resiliency，抗性/恢復(fù))的技術(shù)包括對(duì)芯片進(jìn)行物理硬化(例如，通過(guò)使用抗輻射制造或加工工藝)以及芯片的邏輯硬化(例如，通過(guò)引入冗余和錯(cuò)誤糾正)。然而，抗輻射對(duì)每個(gè)抗輻射芯片帶來(lái)較大成本。例如，將輻射抗性提高到兩倍會(huì)帶來(lái)芯片面積成本增加百分之五或者更多。作為另一個(gè)示例，輻射抗性提高到十倍會(huì)增加每個(gè)裝置成本百分之三十到四十。通過(guò)周期性測(cè)試和修復(fù)可編程集成電路的配置數(shù)據(jù)也可以提高抗性。
[0007]隨著向較小工藝尺寸的繼續(xù)發(fā)展，集成電路容量繼續(xù)增大(例如，每個(gè)裝置中的晶體管和其它電路元件的數(shù)量增大)。隨著集成電路容量增大，由于軟錯(cuò)誤引起的裝置故障的概率增加。然而，將裝置的抗性提高到滿意級(jí)別會(huì)帶來(lái)不可接受的成本量。因此期望提供具有改進(jìn)的輻射抗性的電子裝置。


【發(fā)明內(nèi)容】

[0008]封裝組件可以包括插入件和插入件上的至少第一電路和第二電路。第一電路可以是安裝在插入件上的非抗輻射集成電路芯片。如果期望，附加集成電路芯片可以安裝在插入件上。第一電路和第二電路可以由可靠性度量(諸如，時(shí)間上的故障(FIT))來(lái)表征。第二電路可以由小于所述第一電路的可靠性度量值的可靠性度量值表征，以使第二電路比第一電路更可靠。第二電路可以是抗輻射電路，諸如安裝在插入件上的抗輻射集成電路芯片，或者在插入件內(nèi)的抗輻射電路系統(tǒng)?？馆椛潆娐吩谖锢砗?或邏輯上被配置以提供對(duì)由于離子輻射(例如，中子粒子、阿爾法粒子等)引起的瞬時(shí)錯(cuò)誤的增加的抗性?？馆椛潆娐吩诖擞袝r(shí)可以稱為單事件翻轉(zhuǎn)(SEU)抗性，因?yàn)榭馆椛潆娐穼?duì)單事件翻轉(zhuǎn)錯(cuò)誤具有抗性。第一電路和第二電路可以是可編程集成電路或者專用集成電路。
[0009]封裝組件的抗輻射第二電路可以包括監(jiān)測(cè)電路系統(tǒng)，其通過(guò)插入件上的路徑電耦合到所述第一電路。監(jiān)測(cè)電路系統(tǒng)可以進(jìn)行測(cè)試以監(jiān)測(cè)封裝組件的非抗輻射電路(諸如第一電路)的性能和/或溫度。測(cè)試結(jié)果可以存儲(chǔ)在監(jiān)測(cè)電路系統(tǒng)的數(shù)據(jù)庫(kù)中或者被發(fā)送到諸如網(wǎng)絡(luò)服務(wù)器的外部裝置。在第一電路是可編程電路的情形下，監(jiān)測(cè)電路系統(tǒng)可以利用測(cè)試配置(諸如環(huán)形振蕩器測(cè)試配置或者啟動(dòng)和捕捉測(cè)試配置)來(lái)配置第一電路并使用測(cè)試配置測(cè)試第一電路。響應(yīng)于確定第一電路測(cè)試失敗，監(jiān)測(cè)電路系統(tǒng)可以使用利用與第一電路的先前配置不同的第一電路的可編程部分的代替配置對(duì)第一電路編程。
[0010]插入件可以是包括有源電路系統(tǒng)的有源插入件。有源插入件可以包括第一跡線緩沖區(qū)和第二跡線緩沖區(qū)，其分別存儲(chǔ)來(lái)自第一電路和監(jiān)測(cè)電路系統(tǒng)的輸出信號(hào)。在測(cè)試操作期間，可以使用第一電路的配置對(duì)監(jiān)測(cè)電路系統(tǒng)編程。例如，監(jiān)測(cè)電路系統(tǒng)可以包括控制部分，其使用第一電路的配置來(lái)配置監(jiān)測(cè)電路系統(tǒng)的可編程部分。隨后可以使用跡線緩沖區(qū)存儲(chǔ)由監(jiān)測(cè)電路系統(tǒng)和第一電路產(chǎn)生的數(shù)據(jù)。跡線緩沖區(qū)中存儲(chǔ)的數(shù)據(jù)可以由監(jiān)測(cè)電路系統(tǒng)比較以確定第一電路是否故障。響應(yīng)于確定第一電路測(cè)試失敗，監(jiān)測(cè)電路系統(tǒng)可以配置有源插入件上的輸入和輸出多路復(fù)用電路系統(tǒng)以使用監(jiān)測(cè)電路系統(tǒng)在功能上替換第一電路。
[0011]根據(jù)下列附圖和以下詳細(xì)描述，本發(fā)明的其它特征、本質(zhì)和各種優(yōu)點(diǎn)將變得更明顯。

【專利附圖】

【附圖說(shuō)明】
[0012]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的示例性可編程集成電路的示意圖。
[0013]圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括安裝在插入件上的非抗輻射和抗輻射集成電路芯片的封裝組件的透視圖。
[0014]圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括安裝在插入件上的非抗輻射和抗輻射集成電路芯片的封裝組件的截面?zhèn)纫晥D。
[0015]圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括安裝在具有抗輻射電路系統(tǒng)的插入件上的集成電路芯片的封裝組件的截面?zhèn)纫晥D。
[0016]圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括數(shù)據(jù)處理和控制電路的示例性封裝組件的示意圖。
[0017]圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括抗輻射監(jiān)測(cè)電路系統(tǒng)的示例性封裝組件的示意圖。
[0018]圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括被形成為插入件的部分的抗輻射監(jiān)測(cè)電路系統(tǒng)的示例性封裝組件的示意圖。
[0019]圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的可以由抗輻射監(jiān)測(cè)電路系統(tǒng)執(zhí)行以測(cè)試其它電路系統(tǒng)的示例性步驟的流程圖。
[0020]圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的具有第一配置的示例性可編程集成電路的示意圖。
[0021]圖10是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的具有利用與圖9的第一配置不同的邏輯區(qū)域的第二配置的示例性可編程集成電路的示意圖。
[0022]圖11是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括可用于測(cè)試可編程集成電路的性能的環(huán)形振蕩器的示例性測(cè)試配置的示意圖，
[0023]圖12是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的可用于測(cè)試可編程集成電路的性能的示例性啟動(dòng)和捕捉測(cè)試配置的示意圖。
[0024]圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的包括插入件上的跡線緩沖區(qū)的示例性封裝組件示意圖。
[0025]圖14是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的可以由監(jiān)測(cè)電路系統(tǒng)執(zhí)行以使用插入件上的跡線緩沖區(qū)測(cè)試電路系統(tǒng)的示例性步驟的流程圖。
[0026]圖15是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的具有插入件的示例性封裝組件示意圖，其中插入件具有可用于使用監(jiān)測(cè)電路系統(tǒng)在功能上代替所選電路系統(tǒng)的多路復(fù)用電路。
[0027]圖16是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的可以由封裝組件的抗輻射電路系統(tǒng)執(zhí)行以基于監(jiān)測(cè)到的性能和溫度調(diào)節(jié)所選電路系統(tǒng)的功耗的示例性步驟的流程圖。

【具體實(shí)施方式】
[0028]本發(fā)明的實(shí)施方式涉及電路系統(tǒng)對(duì)軟錯(cuò)誤(諸如由輻射造成的錯(cuò)誤)以及對(duì)壓力相關(guān)的故障的抗性。電路系統(tǒng)可以包括可編程集成電路、專用集成電路或者其它類型的集成電路。
[0029]圖1示出示例性可編程集成電路裝置示意圖。如圖1所示，裝置10可以具有用于經(jīng)由輸入-輸出引腳14將信號(hào)驅(qū)動(dòng)離開(kāi)裝置10和用于從其它裝置接收信號(hào)的輸入-輸出(I/O)電路系統(tǒng)12?；ミB資源16 (諸如全局或者局部垂直和水平導(dǎo)線和總線)可用于路由裝置10上的信號(hào)?；ミB資源16包括固定互連件(導(dǎo)線)和可編程互連件(即，各個(gè)固定互連件之間的可編程連接)。互連資源16有時(shí)在此可以稱為互連件(例如，由固定互連件和可編程互連件的組合形成的互連件)。
[0030]互連件16可用于互連諸如可編程邏輯區(qū)域18的可編程邏輯區(qū)域?？删幊踢壿媴^(qū)域18可以有時(shí)稱為邏輯陣列塊或者可編程電路區(qū)域。如果期望，可編程邏輯區(qū)域18可以包含更小的邏輯區(qū)域組。這些更小的邏輯區(qū)域(有時(shí)可以稱為邏輯元件或者適應(yīng)性邏輯模塊)可以使用局部互連資源互連。
[0031]可編程邏輯區(qū)域18可以包括組合和時(shí)序邏輯電路系統(tǒng)。例如，可編程邏輯區(qū)域18可以包括查找表、寄存器和多路復(fù)用器?？删幊踢壿媴^(qū)域18可以被配置以執(zhí)行定制邏輯功倉(cāng)泛。
[0032]可編程邏輯區(qū)域18包含可編程元件20。可編程元件20可以基于任何合適的可編程技術(shù)，諸如熔絲、反熔絲、電可編程只讀存儲(chǔ)器技術(shù)、隨機(jī)存取存儲(chǔ)器單元、掩模編程元件等。作為一個(gè)示例，可編程元件20可以由存儲(chǔ)器單元形成。在編程期間，使用引腳14和輸入-輸出電路系統(tǒng)12將配置數(shù)據(jù)加載到存儲(chǔ)器單元中。存儲(chǔ)器元件通常是隨機(jī)存取存儲(chǔ)器(RAM)單元。因?yàn)镽AM單元加載有配置數(shù)據(jù)，因此它們又被稱為配置RAM單元(CRAM)。
[0033]可編程元件20可用于提供靜態(tài)控制輸出信號(hào)以控制可編程邏輯18中的邏輯組件的狀態(tài)，元件20生成的輸出信號(hào)通常施加到金屬氧化物半導(dǎo)體(MOS)晶體管(有時(shí)被稱為旁通(pass gate)晶體管)的柵極。
[0034]可以使用任何適當(dāng)?shù)募軜?gòu)組織裝置10的電路系統(tǒng)。作為一個(gè)示例，可以以一系列更大可編程邏輯區(qū)域的行和列組織可編程裝置10的邏輯18，其中每一個(gè)區(qū)域包含多個(gè)較小邏輯區(qū)域。裝置10的邏輯資源可以通過(guò)互連資源16 (諸如相關(guān)的垂直和水平導(dǎo)體)互連。這些導(dǎo)體可以包括基本上在整個(gè)裝置10上展開(kāi)的全局導(dǎo)電線、裝置10的部分展開(kāi)的諸如二分之一線或者四分之一線的部分線、具體長(zhǎng)度的交錯(cuò)線(例如，足以互連若干邏輯范圍)、較小的局部線或者任何其它適當(dāng)互連資源設(shè)置。如果期望，裝置10的邏輯可以以更多級(jí)別或?qū)优帕?，其中，互連多個(gè)大區(qū)域以形成邏輯的更大部分。其它裝置設(shè)置可以使用不按行和列設(shè)置的邏輯。
[0035]多個(gè)集成電路(諸如裝置10)可以組合在如圖2所示的封裝裝置30中。封裝裝置30可以包括安裝到插入件36的集成電路34和34’。集成電路34和34’可以是經(jīng)由焊料凸塊(諸如微凸塊)安裝到插入件36的單獨(dú)的集成電路芯片。集成電路芯片34和34’可以使用倒裝安裝工藝或者任何期望的技術(shù)安裝到插入件36。插入件36可以經(jīng)由焊料凸塊安裝在封裝基底32上。
[0036]安裝到插入件36的集成電路可以通過(guò)插入件上的路徑(諸如路徑40)通信。插入件36可以包括插入件基底上的多個(gè)金屬層，金屬層被圖案化以形成跡線。通信路徑40可以由插入件的一個(gè)或者更多個(gè)金屬層上的跡線形成。
[0037]集成電路34和34’可以是可編程集成電路，諸如圖1的電路10、專用集成電路(諸如專用集成電路)、存儲(chǔ)器電路(諸如靜態(tài)或者動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)或者任何期望的集成電路。僅僅包括無(wú)源元件(諸如路由路徑40)的插入件36有時(shí)可以稱為無(wú)源插入件(例如，因?yàn)闊o(wú)源插入件36只傳送用于集成電路芯片的信號(hào))。如果期望，插入件36可以包括可選電路系統(tǒng)46。電路系統(tǒng)46可以包括有源電路，諸如晶體管或者能夠用于處理或產(chǎn)生信號(hào)的其它開(kāi)關(guān)元件。在此情形下，因?yàn)橛性床迦爰?6包括有源電路系統(tǒng)，諸如電路系統(tǒng)46，插入件36可以被稱為有源插入件。
[0038]具有多個(gè)集成電路安裝到插入件的圖2的設(shè)置有時(shí)可以被稱為2.5維(2.5D)封裝。如果期望，可以使用其它設(shè)置，例如，被稱為三維(3D)封裝的設(shè)置。在3D封裝配置中，多個(gè)集成電路芯片彼此疊置并且可以通過(guò)集成電路芯片的基底形成通信路徑(例如，不同于插入件中形成的路徑)。如果期望，2.和3D封裝配置可以組合。例如，多個(gè)集成電路芯片34可以使用3D封裝技術(shù)疊置并且可以與附加集成電路芯片一起安裝在插入件上。
[0039]在正常操作期間，裝置30可以暴露于輻射(諸如輻射42)中。輻射42可以是環(huán)境輻射，諸如離子顆?；驈目臻g接收的宇宙射線。沖擊電路系統(tǒng)(諸如，裝置30上的電路34)的輻射42會(huì)造成軟誤差，諸如單事件翻轉(zhuǎn)(SEU)。
[0040]集成電路芯片34可以被設(shè)計(jì)和/或制造為具有期望水平的輻射抗性。在圖2的示例中，集成電路34’可以是抗輻射芯片(例如，SEU抗性)，而集成電路34可以提供沒(méi)有輻射抗性(或者具有降低水平的輻射抗性)。集成電路34’可以使用物理和/或邏輯抗輻射技術(shù)進(jìn)行抗輻射。例如，集成電路34’可以利用抗輻射基于閃速的可編程元件，而集成電路34可以利用基于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的可編程元件。物理抗輻射集成電路可以形成在絕緣基底(諸如氧化硅或者藍(lán)寶石)上，或者可以使用抗輻射電路系統(tǒng)(諸如對(duì)輻射有抗性的磁阻存儲(chǔ)器)實(shí)現(xiàn)。
[0041]集成電路可以由可靠性度量(諸如，時(shí)間上的故障次數(shù)(FIT))來(lái)表征。時(shí)間上的故障次數(shù)有時(shí)可以被稱為軟錯(cuò)誤率(SER)或時(shí)間上的故障度量。時(shí)間上的故障度量定義為預(yù)定時(shí)間長(zhǎng)度或者時(shí)間段(例如，19工作小時(shí))上的裝置故障(例如，估計(jì)故障)的次數(shù)。這個(gè)示例僅僅是示例性的。如果期望，可以使用任何可靠性度量(諸如故障之間的平均時(shí)間(MTBF))表征集成電路?？馆椛浼呻娐房梢跃哂谢旧闲∮诜强馆椛浼呻娐返臅r(shí)間上的故障度量值。例如，非抗輻射集成電路可以具有比抗輻射集成電路的時(shí)間上的故障度量值大(或者更多)九倍的時(shí)間上的故障度量值。
[0042]可以對(duì)易受軟錯(cuò)誤影響的集成電路提供抗輻射?？紤]集成電路34實(shí)現(xiàn)由集成電路34’執(zhí)行的控制功能控制的數(shù)據(jù)路徑的情形。在此情形下，集成電路34’可以控制用于通過(guò)集成電路34實(shí)現(xiàn)的數(shù)據(jù)路徑通信的通信協(xié)議。通信協(xié)議可以包括集成冗余方案，諸如在通信源和目的地的錯(cuò)誤檢查。在此情形下，確保集成電路34’的控制操作無(wú)錯(cuò)誤可以比集成電路34的保護(hù)數(shù)據(jù)通信操作更關(guān)鍵(例如，因?yàn)榭刂撇僮髦械腻e(cuò)誤會(huì)導(dǎo)致裝置30的故障，而數(shù)據(jù)傳輸中的錯(cuò)誤僅產(chǎn)生數(shù)據(jù)錯(cuò)誤并且會(huì)潛在地由錯(cuò)誤檢查恢復(fù)或識(shí)別)。
[0043]圖2的示例中，集成電路34’抗輻射而集成電路34非抗輻射，其僅僅是示例性的。如果期望，任意期望的集成電路芯片34可以抗輻射或者非抗輻射。例如，插入件36上的兩個(gè)或者更多個(gè)集成電路芯片可以抗輻射，而剩余集成電路芯片可以是非抗輻射的。集成電路34 ‘可以具有與集成電路34類似或者不同的資源。集成電路34 ‘可以執(zhí)行與集成電路34類似的功能或者可以執(zhí)行不同的功能。
[0044]圖3是裝置30的示例性截面?zhèn)纫晥D。如圖3所示，多芯片封裝30可以包括封裝基底32、安裝在封裝基底32上的插入件36以及安裝在插入件36的頂部的多個(gè)芯片。集成電路芯片34和34’可以橫向地安裝在插入件36的頂表面上，而插入件36的底表面可以安裝到封裝基底32。
[0045]封裝組件30可以安裝到板基底44。封裝基底32可以經(jīng)由焊錫球52耦合到板基底44。作為一個(gè)示例，焊錫球52可以形成球形陣列(BGA)配置，用于與板基底44上的對(duì)應(yīng)導(dǎo)電焊盤(pán)接口?；?4可以是印刷電路板(PCB)，其上可以安裝多芯片封裝件30和其它單芯片或多芯片封裝件。
[0046]每個(gè)集成電路芯片(例如，芯片34和34’)可以包括芯片基底54和芯片基底上的互連層56。基底54可以是，例如，硅基底，或者可以由任何期望的材料形成。電路結(jié)構(gòu)(諸如晶體管柵結(jié)構(gòu))可以形成在面對(duì)互連層56的芯片基底54的表面處。換句話說(shuō)，電路結(jié)構(gòu)可以形成在芯片基底34和互連層56之間的接口處。
[0047]互連層56(有時(shí)被統(tǒng)稱為電介質(zhì)堆)可以包括金屬路由層的交替層(例如，電介質(zhì)層，在其中能夠形成金屬路由路徑)和通孔層(例如，電介質(zhì)層，通過(guò)其能夠形成金屬通孔用于將來(lái)自一個(gè)金屬路由層的路徑電連接到另一個(gè)金屬路由層(諸如相鄰金屬路由層)中的路徑)。這個(gè)示例僅僅是示例性的。金屬路由層可以包括由任意期望的導(dǎo)電材料形成的路由路徑?；ミB堆56可以包括八個(gè)金屬路由層或者任何期望數(shù)量的金屬路由層。
[0048]互連層56可以包括耦合到微凸塊58的表面接觸焊盤(pán)(例如，微凸塊焊盤(pán))。表面接觸焊盤(pán)可以形成在互連堆56的最上層(例如，與芯片基底54和互連層56之間的接口相對(duì)的表面上的互連層)。微凸塊58可以指互連堆56的最上層上形成的焊料凸塊。例如，微凸塊58可以沉積在互連堆56 (面對(duì)插入件)的最上層中形成的微凸塊焊盤(pán)上。微凸塊58可以(例如)具有1ym的直徑。集成電路芯片34可以經(jīng)由微凸塊58電耦合到插入件36。微凸塊可用于在集成電路34和插入件36之間傳送信號(hào)。
[0049]圖3的設(shè)置中，集成電路芯片34和34’安裝到插入件36，互連層56面對(duì)插入件36，其有時(shí)可被稱為倒裝配置，因?yàn)槊總€(gè)芯片從其常規(guī)直立設(shè)置反轉(zhuǎn)/倒裝，其中，芯片安裝使得芯片基底54面對(duì)下方封裝或者板基底。
[0050]插入件36可以包括插入件基底62和基底62上方的互連層60。插入件基底62可以是半導(dǎo)體基底，諸如硅?；ミB層60可以包括與互連堆56類似的交替金屬路由層。路由路徑40可以形成在互連堆60的金屬路由層中。路由路徑40可以在集成電路芯片之間、集成電路芯片和封裝基底32之間或插入件36的部分之間傳送信號(hào)。
[0051]插入件36可以是無(wú)源插入件，其僅僅包括金屬路由層和其它無(wú)源元件(例如，電阻器、電容器和電感器)。如果期望，插入件36可以是有源插入件，其包括有源電路系統(tǒng)，諸如晶體管。電路系統(tǒng)(諸如晶體管)可以形成在互連堆60和插入件基底62之間的接口處的插入件基底62中。
[0052]插入件36可以包括形成在插入件基底62中的導(dǎo)電通孔64。通孔64可以在插入件基底62的上表面和下表面之間延伸。在諸如插入件基底62由硅形成的情況下，通孔64可以被稱為穿硅通孔。導(dǎo)電通孔64可以由金屬或者任何期望的導(dǎo)電材料形成，并且可以用于從插入件36傳送信號(hào)到下方的封裝基底32。路由路徑40可以包括導(dǎo)電通孔64。
[0053]插入件36可以經(jīng)由焊錫球66 (有時(shí)被稱為焊料凸塊)耦合到封裝基底32。與封裝基底32直接接口的焊錫球66有時(shí)可以被稱為控制熔塌芯片連接(“C4”)凸塊并且每個(gè)都可以具有(例如)100 μ m的直徑。一般情況下，用于與封裝接口 32接口的焊料球52在大小上基本大于微凸塊58 (例如，用于在集成電路芯片和插入件36之間接口的微凸塊)。微凸塊58的數(shù)量通常情況下基本上大于焊錫球52的數(shù)量(例如，微凸塊的數(shù)量與插入件-基底-焊錫球66的數(shù)量的比可以大于2:1、5:1、10:1等)。
[0054]集成電路芯片34和34’可以使用類似或者不同的工藝單獨(dú)制造。例如，集成電路芯片34可以使用第一制造工藝制造，而集成電路34’可以使用產(chǎn)生抗輻射電路系統(tǒng)的第二、不同制造工藝制造。這個(gè)示例僅僅是示例性的。用于制造集成電路芯片和抗輻射芯片的制造工藝可以類似。例如，集成電路芯片34’可以使用實(shí)現(xiàn)為芯片34’上的電路系統(tǒng)的一部分的邏輯電路結(jié)構(gòu)而產(chǎn)生抗輻射。在此情形下，可以使用類似的制造工藝制造集成電路芯片34和抗輻射芯片34’。
[0055]圖3的示例僅僅示例示例性的，其中所選擇的一個(gè)或者更多個(gè)集成電路芯片抗輻射。如果期望，封裝件30的電路系統(tǒng)的任意部分可以抗輻射。圖4是集成電路封裝件30的示例性截面?zhèn)纫晥D，其中插入件36的電路系統(tǒng)可以抗輻射。在圖4的示例中，安裝到插入件36的集成電路34可以被制造成沒(méi)有抗輻射(或者具有降低水平的抗輻射)。集成電路34可以安裝到插入件36，其可以類似于圖3的方式安裝到封裝基底32 (例如，經(jīng)由焊錫球)。
[0056]圖4的插入件36包括有源電路系統(tǒng)72 (諸如晶體管)。有源電路系統(tǒng)72可以執(zhí)行任意期望的功能。例如，電路系統(tǒng)72可以是處理電路系統(tǒng)、存儲(chǔ)電路系統(tǒng)、監(jiān)測(cè)電路系統(tǒng)或者執(zhí)行其它功能的電路系統(tǒng)。插入件36可以使用類似于對(duì)輻射具有抗性的集成電路34’中使用的技術(shù)來(lái)抗輻射(例如，物理和/或邏輯抗輻射)。例如，電路系統(tǒng)72上的功能塊可以重復(fù)以形成決策組，其中，該組的每個(gè)功能塊的輸出用于確定該組的輸出。作為另一個(gè)示例，抗福射插入件36可以使用物理抗福射工藝制造。
[0057]集成電路芯片34可以經(jīng)由插入件36的路徑40與抗輻射電路系統(tǒng)72和其它集成電路芯片通信。路徑40可以以類似于圖3的方式形成。例如，路徑40可以包括交替金屬層中的金屬互連路徑和通孔并且可以包括焊錫球和穿硅通孔。
[0058]圖3和圖4的示例僅僅是示例性的，其中集成電路芯片34’或者插入件電路系統(tǒng)72是抗輻射的。如果期望，集成電路芯片和插入件電路系統(tǒng)的任何選擇部分可以是抗輻射的。例如，插入件36上的兩個(gè)或者更多個(gè)集成電路芯片可以抗輻射。作為另一個(gè)示例，插入件36和安裝在插入件36上的一個(gè)或者更多個(gè)集成電路芯片可以抗輻射。
[0059]封裝組件30的部分可以基于封裝組件部分對(duì)暫時(shí)錯(cuò)誤(諸如軟錯(cuò)誤)有多敏感來(lái)選擇性抗輻射。圖5是具有抗輻射部分的封裝組件的示例性框圖。在圖5的示例中，封裝組件30可以用作通信裝置(例如，網(wǎng)絡(luò)交換電路)。集成電路芯片34可用于實(shí)現(xiàn)使用通信協(xié)議接收和轉(zhuǎn)發(fā)數(shù)據(jù)的數(shù)據(jù)處理電路?？馆椛浼呻娐沸酒?4’可用于實(shí)現(xiàn)控制電路系統(tǒng)，其根據(jù)通信協(xié)議來(lái)控制數(shù)據(jù)處理電路。
[0060]在控制電路系統(tǒng)34’的操作期間發(fā)生的軟錯(cuò)誤會(huì)造成整個(gè)裝置的操作出現(xiàn)錯(cuò)誤，因?yàn)榭刂齐娐废到y(tǒng)34’控制數(shù)據(jù)處理電路34的功能。相反，數(shù)據(jù)處理電路僅僅負(fù)責(zé)處理進(jìn)入和傳出的數(shù)據(jù)。數(shù)據(jù)處理電路的操作中的軟錯(cuò)誤通常僅僅導(dǎo)致數(shù)據(jù)傳輸錯(cuò)誤而不是裝置故障。在一些情形下，通信協(xié)議實(shí)現(xiàn)固有錯(cuò)誤檢查，其幫助防止或者降低數(shù)據(jù)錯(cuò)誤的影響。使用這些協(xié)議通信的數(shù)據(jù)處理電路34較少受到軟錯(cuò)誤影響，因?yàn)檐涘e(cuò)誤產(chǎn)生的數(shù)據(jù)錯(cuò)誤可以由通信協(xié)議的錯(cuò)誤檢查來(lái)處理。
[0061]在圖5的示例中，抗輻射集成電路芯片34’可以使用邏輯抗輻射技術(shù)來(lái)實(shí)現(xiàn)，其中功能性電路塊Cl、C2和C3形成決策組68。每個(gè)功能塊可以執(zhí)行相同的功能(例如，塊C2和C3可以是塊Cl的復(fù)制)。功能塊C1、C2和C3可以決策確定通過(guò)路徑40給數(shù)據(jù)處理電路34提供什么控制信號(hào)。功能塊Cl、C2和C3提供邏輯冗余和對(duì)軟錯(cuò)誤的抗性，因?yàn)槎鄠€(gè)功能塊上的軟錯(cuò)誤概率比單個(gè)功能塊上的軟錯(cuò)誤概率低。
[0062]插入件(諸如圖3的插入件36)的使用允許封裝組件30的部分的選擇性抗輻射。容易受到軟錯(cuò)誤影響的關(guān)鍵電路(諸如控制電路)可以使用一個(gè)或者更多個(gè)所選擇的抗輻射集成電路芯片來(lái)加強(qiáng)和實(shí)現(xiàn)，而不太關(guān)鍵或者較少受到軟錯(cuò)誤影響的電路(諸如數(shù)據(jù)路徑電路系統(tǒng))可以使用一個(gè)或者更多個(gè)普通非抗輻射集成電路來(lái)實(shí)現(xiàn)。
[0063]封裝組件30的抗輻射部分可以用于實(shí)現(xiàn)錯(cuò)誤檢查、監(jiān)測(cè)和用于提高非抗輻射部分對(duì)軟錯(cuò)誤的抗性的其它功能。通過(guò)使用封裝組件30的抗輻射部分來(lái)實(shí)現(xiàn)錯(cuò)誤檢查，可以提高封裝組件30的整體抗性。圖6是具有抗輻射監(jiān)測(cè)電路系統(tǒng)82的封裝組件30的示例性框圖。
[0064]如圖6所示，封裝組件30可以包括集成電路芯片34和34’。集成電路芯片34’可以使用抗輻射技術(shù)制造或者可以用于實(shí)現(xiàn)監(jiān)測(cè)電路系統(tǒng)82?？馆椛浔O(jiān)測(cè)電路系統(tǒng)82可以通過(guò)路徑40(例如，在下層插入件中的路徑)與非抗輻射電路系統(tǒng)34通信。監(jiān)測(cè)電路系統(tǒng)82可以被動(dòng)或主動(dòng)監(jiān)測(cè)集成電路芯片34的其它屬性。監(jiān)測(cè)的屬性可以包括錯(cuò)誤率，諸如位錯(cuò)誤率、工作溫度(諸如，結(jié)溫度)或者其它性能特性。監(jiān)測(cè)屬性可以用于識(shí)別指示當(dāng)前或?qū)?lái)裝置故障的壓力條件(例如，與晶體管壓力關(guān)聯(lián)的永久故障或者其它電路隨時(shí)間的退化)。監(jiān)測(cè)電路系統(tǒng)82有時(shí)可以被稱為健康監(jiān)測(cè)器或性能監(jiān)測(cè)器，因?yàn)殡娐废到y(tǒng)82監(jiān)測(cè)封裝30隨著時(shí)間的健康和/或性能。
[0065]可選地，監(jiān)測(cè)電路系統(tǒng)82可以通過(guò)路徑94與遠(yuǎn)程計(jì)算設(shè)備(諸如服務(wù)器92)通信。路徑94可以包括通過(guò)插入件的路徑、封裝基底和外部路徑(諸如通過(guò)板基底、線纜等的路徑)。監(jiān)測(cè)電路系統(tǒng)可以使用任何期望的通信協(xié)議(例如，網(wǎng)絡(luò)協(xié)議，諸如以太網(wǎng)、本地總線協(xié)議等)與服務(wù)器92通信。例如，監(jiān)測(cè)電路系統(tǒng)82可以向用于識(shí)別未來(lái)裝置故障的服務(wù)器92發(fā)送所監(jiān)測(cè)的屬性。
[0066]圖6中監(jiān)測(cè)電路系統(tǒng)82使用抗輻射集成電路芯片實(shí)現(xiàn)的示例僅僅是示例性的。監(jiān)測(cè)電路系統(tǒng)82可以使用一個(gè)或者更多個(gè)抗輻射集成電路芯片實(shí)現(xiàn)(例如，監(jiān)測(cè)電路系統(tǒng)可以在多個(gè)集成電路芯片上實(shí)現(xiàn))。如果期望，如圖7所示，監(jiān)測(cè)電路系統(tǒng)可以使用外置于集成電路芯片34的抗輻射電路系統(tǒng)實(shí)現(xiàn)。在圖7的示例中，監(jiān)測(cè)電路系統(tǒng)可以使用插入件(諸如，上面安裝有集成電路芯片34的插入件36)的有源電路系統(tǒng)72實(shí)現(xiàn)。類似于圖6的監(jiān)測(cè)電路系統(tǒng)82，監(jiān)測(cè)電路系統(tǒng)72可以經(jīng)由路徑40與監(jiān)測(cè)集成電路芯片34通信并且可以與可選服務(wù)器92通信。
[0067]在常常被稱為老化的過(guò)程中，封裝件30上的電路系統(tǒng)的性能常常隨著時(shí)間退化。例如，在封裝件30的整個(gè)壽命中大量使用的晶體管(例如，長(zhǎng)時(shí)間段的被使能)在性能和可靠性上退化，而較不頻繁被使能的晶體管更可能維持其原有性能水平。圖8是可以由監(jiān)測(cè)電路系統(tǒng)執(zhí)行以主動(dòng)監(jiān)測(cè)裝置(諸如封裝件30)中的其它電路系統(tǒng)的性能的示例性步驟的流程圖。在圖8的示例中，將要測(cè)試的電路系統(tǒng)可以是可編程電路系統(tǒng)，諸如圖1的可編程集成電路10或者可編程集成電路10的部分(諸如可編程邏輯區(qū)域)。流程圖100的操作可以由例如集成電路芯片的監(jiān)測(cè)電路系統(tǒng)82(圖6)執(zhí)行或者由插入件的監(jiān)測(cè)電路系統(tǒng)72(圖7)執(zhí)行。
[0068]在起始步驟102的操作期間，監(jiān)測(cè)電路系統(tǒng)可以等待空閑狀態(tài)。例如，監(jiān)測(cè)電路系統(tǒng)可以被配置成在周期性時(shí)間間隔上執(zhí)行主動(dòng)監(jiān)測(cè)。時(shí)間間隔可以被配置為毫秒、秒、小時(shí)、天等為單位。作為另一個(gè)示例，監(jiān)測(cè)電路系統(tǒng)可以接收外部控制輸入，諸如從命令監(jiān)測(cè)電路系統(tǒng)啟動(dòng)性能測(cè)試的其它電路系統(tǒng)或者遠(yuǎn)程計(jì)算設(shè)備接收。響應(yīng)于控制輸入或者時(shí)間間隔結(jié)束，性能測(cè)試可以由監(jiān)測(cè)電路系統(tǒng)啟動(dòng)。
[0069]在步驟104期間，監(jiān)測(cè)電路系統(tǒng)可以利用用于性能測(cè)試的測(cè)試配置對(duì)將要測(cè)試的電路系統(tǒng)編程。測(cè)試配置有時(shí)可以被稱為健康監(jiān)測(cè)配置。作為一個(gè)示例，監(jiān)測(cè)電路系統(tǒng)可以將配置位加載到可編程元件中，其利用測(cè)試配置對(duì)電路系統(tǒng)編程。健康監(jiān)測(cè)器配置可以代替電路系統(tǒng)的當(dāng)前配置?？删幊碳呻娐返氖褂迷试S監(jiān)測(cè)電路系統(tǒng)加載任意期望的測(cè)試配置并允許各種性能測(cè)試。
[0070]在步驟106期間，監(jiān)測(cè)電路系統(tǒng)可以對(duì)將要測(cè)試的電路系統(tǒng)執(zhí)行性能測(cè)試。監(jiān)測(cè)電路系統(tǒng)可以，例如，測(cè)量或者以其它方式識(shí)別電路元件(諸如健康監(jiān)測(cè)測(cè)試配置的寄存器)之間的延遲。作為另一個(gè)示例，監(jiān)測(cè)電路系統(tǒng)可以識(shí)別工作溫度或識(shí)別錯(cuò)誤率，諸如位錯(cuò)誤率。該過(guò)程隨后可以經(jīng)由路徑I1進(jìn)行到步驟108。如果期望，該過(guò)程可以經(jīng)由可選路徑112進(jìn)行到可選步驟114。除了步驟108之外，或代替步驟108，可以執(zhí)行可選步驟114。
[0071]在步驟108的操作期間，監(jiān)測(cè)電路系統(tǒng)可以基于步驟106期間的性能測(cè)試結(jié)果維持性能歷史數(shù)據(jù)庫(kù)。例如，測(cè)量到的延遲值或者其它測(cè)量到的特性(諸如位錯(cuò)誤率或者工作溫度)可以被處理并被存儲(chǔ)在數(shù)據(jù)庫(kù)中。數(shù)據(jù)庫(kù)可以存儲(chǔ)在監(jiān)測(cè)器82中的存儲(chǔ)電路系統(tǒng)中。如果期望，性能測(cè)試的結(jié)果可以存儲(chǔ)在遠(yuǎn)程數(shù)據(jù)庫(kù)中?？紤]裝置與遠(yuǎn)程計(jì)算設(shè)備(諸如服務(wù)器)通信的情形。在此情形下，可以執(zhí)行可選步驟116的操作以向服務(wù)器發(fā)送裝置的性能信息。服務(wù)器可以處理性能信息以確定是否應(yīng)對(duì)受測(cè)電路系統(tǒng)執(zhí)行維護(hù)操作，諸如，重寫(xiě)配置數(shù)據(jù)(例如，擦除)、加載另選配置數(shù)據(jù)、電源管理操作(例如，調(diào)節(jié)電源電壓)或者其它維護(hù)操作。
[0072]在諸如當(dāng)受測(cè)電路系統(tǒng)使用可編程電路系統(tǒng)實(shí)現(xiàn)的情形下可以執(zhí)行可選步驟114。例如，受測(cè)電路系統(tǒng)可以是已經(jīng)被配置以執(zhí)行期望功能的可編程集成電路芯片上的可編程邏輯區(qū)域。在可選步驟114期間，監(jiān)測(cè)電路系統(tǒng)可以選擇用于可編程集成電路芯片的另選配置。另選配置可以執(zhí)行與受測(cè)電路系統(tǒng)的原始配置大致相同的功能，并利用可編程集成電路芯片上的可編程電路系統(tǒng)的不同部分。在隨后步驟118期間，監(jiān)測(cè)電路系統(tǒng)可以利用所選的配置來(lái)配置可編程集成電路芯片，并且該過(guò)程可以返回到步驟102。
[0073]圖9和圖10示出如何可以利用另選配置配置可編程邏輯電路系統(tǒng)(例如，在圖8的流程圖100的步驟114和118期間)的示例性示意圖。在圖9和圖10的示例中,可編程集成電路34包括可編程邏輯區(qū)域18-1、18-2、18-3和18_4。
[0074]在圖9的示例中，集成電路芯片34可以以第一配置編程，在其中執(zhí)行邏輯功能F1、F2和F3。功能F1、F2和F3可以是任意期望功能，諸如用于數(shù)據(jù)存儲(chǔ)和處理、通信等的那些功能。在圖9的配置中，可編程邏輯區(qū)域18-1、18-2和18-4可以被配置以分別執(zhí)行邏輯功能F1、F2和F3。每個(gè)可編程邏輯區(qū)域可以被配置以通過(guò)將合適的配置數(shù)據(jù)加載到那個(gè)可編程邏輯區(qū)域的可編程元件20中，從而執(zhí)行相應(yīng)邏輯功能。邏輯功能F1、F2和F3可以僅僅要求僅三個(gè)可編程邏輯區(qū)域?qū)崿F(xiàn)，因此，第一配置中可以不使用邏輯區(qū)域18-3。
[0075]隨著操作使用和壓力，電路系統(tǒng)(諸如可編程邏輯區(qū)域18-1、18_2和18_4中的晶體管)會(huì)在性能上退化。然而，未使用的可編程邏輯區(qū)域18-3可以維持原始性能水平，其超過(guò)區(qū)域18-1、18-2和18-4的退化的性能水平。第一配置(圖9)可以與圖10所示的第二另選配置交換。在圖10的第二配置中，邏輯功能F1、F2和F3可以分別使用可編程邏輯區(qū)域18-3、18-2和18-4實(shí)現(xiàn)。旋轉(zhuǎn)未使用的邏輯區(qū)域可以幫助維持裝置34的整體性能水平，因?yàn)榫w管壓力在可編程邏輯區(qū)域之間變得更平衡。
[0076]圖11和圖12可以用于對(duì)受測(cè)電路系統(tǒng)的部分進(jìn)行編程的示例性測(cè)試配置的示意圖(例如，在圖8的流程圖100的步驟104期間)。在圖11的示例中，測(cè)試配置130可以將可編程電路系統(tǒng)131配置為環(huán)形振蕩器133和檢測(cè)電路134?？删幊屉娐废到y(tǒng)131可以，例如，包括正在由監(jiān)測(cè)電路系統(tǒng)測(cè)試的集成電路芯片34上的一個(gè)或者更多個(gè)可編程邏輯區(qū)域。如果期望，可編程電路系統(tǒng)的不同部分可以利用測(cè)試配置130的副本被編程。
[0077]環(huán)形振蕩器133的輸出可以經(jīng)由路徑135耦合到監(jiān)測(cè)電路系統(tǒng)134。環(huán)形振蕩器133包括反相器132。環(huán)形振蕩器133的震蕩速度對(duì)應(yīng)于通過(guò)反相器132的延遲。檢測(cè)電路134可以包括一個(gè)或者更多個(gè)寄存器，其捕捉環(huán)形振蕩器133的輸出并且用于確定環(huán)形振蕩器133的振蕩頻率。檢測(cè)電路134可以識(shí)別所確定的振蕩頻率到檢測(cè)電路系統(tǒng)。隨時(shí)間降低的振蕩頻率可以指示被配置為反相器132的可編程電路系統(tǒng)(例如，晶體管)的降低的性能。
[0078]在圖12的示例中，用于可編程電路系統(tǒng)131的測(cè)試配置140可以容納所謂的啟動(dòng)和捕捉性能測(cè)試并且因此可以被稱為啟動(dòng)和捕捉測(cè)試配置。測(cè)試配置140包括輸入電路142、啟動(dòng)寄存器144、捕捉寄存器146和檢測(cè)電路148。如果期望，可以在寄存器144和146之間插入中間邏輯(諸如，組合邏輯或者延遲電路系統(tǒng))。
[0079]在測(cè)試操作期間，輸入電路142向寄存器144的輸入端提供輸入數(shù)據(jù)模式(例如，邏輯一值和邏輯零值的模式)。啟動(dòng)寄存器144可以使用可調(diào)時(shí)鐘電路系統(tǒng)150提供的時(shí)鐘信號(hào)CLKl捕捉輸入數(shù)據(jù)模式，并向寄存器146的輸入端提供捕捉到的輸入數(shù)據(jù)模式。捕捉寄存器146可以使用時(shí)鐘電路系統(tǒng)150提供的時(shí)鐘信號(hào)CLK2捕捉所接收到的數(shù)據(jù)模式，并向檢測(cè)電路148提供捕捉到的數(shù)據(jù)模式。檢測(cè)電路148可以從寄存器146接收捕捉到的數(shù)據(jù)模式，并確定捕捉到的數(shù)據(jù)模式是否與輸入電路142提供的原始輸入數(shù)據(jù)模式匹配。不匹配指示失敗的測(cè)試，而匹配的數(shù)據(jù)模式指示成功的測(cè)試。
[0080]為了執(zhí)行測(cè)試(例如，圖8的流程圖100的步驟106)，監(jiān)測(cè)電路系統(tǒng)可以通過(guò)調(diào)整時(shí)鐘信號(hào)CLKl和CLK2的屬性來(lái)指令檢測(cè)電路148測(cè)量寄存器的建立和保持時(shí)間。例如，可以遞增地調(diào)整時(shí)鐘信號(hào)的相位和/或頻率直至測(cè)試失敗，其識(shí)別寄存器的建立和保持時(shí)間裕量。
[0081]包括有源電路系統(tǒng)(諸如圖4的電路系統(tǒng)72)的有源插入件可用于在測(cè)試操作期間存儲(chǔ)信息。圖13是封裝組件30的示例圖，其中插入件36包括跡線緩沖區(qū)122。跡線緩沖區(qū)122可以經(jīng)由路徑40耦合到集成電路芯片34和監(jiān)測(cè)電路82。跡線緩沖區(qū)122存儲(chǔ)由集成電路芯片34和監(jiān)測(cè)電路82產(chǎn)生的數(shù)據(jù)。跡線緩沖區(qū)122-1可以存儲(chǔ)由集成電路芯片34產(chǎn)生的數(shù)據(jù)，而跡線緩沖區(qū)122-2可以存儲(chǔ)由監(jiān)測(cè)電路系統(tǒng)82產(chǎn)生的數(shù)據(jù)。跡線緩沖區(qū)122可以臨時(shí)存儲(chǔ)數(shù)據(jù)。例如，所存儲(chǔ)的數(shù)據(jù)可以用集成電路芯片34和監(jiān)測(cè)電路82產(chǎn)生的未來(lái)數(shù)據(jù)重寫(xiě)。
[0082]圖13中使用插入件36上的有源電路系統(tǒng)實(shí)現(xiàn)兩個(gè)跡線緩沖區(qū)的示例僅僅是示例性的。如果期望，可以在插入件36中設(shè)置任意期望數(shù)量的跡線緩沖區(qū)。例如，可以提供用于由監(jiān)測(cè)電路系統(tǒng)82測(cè)試的每個(gè)集成電路芯片或功能性電路塊的跡線緩沖區(qū)。
[0083]監(jiān)測(cè)電路系統(tǒng)82可以包括可編程電路124 (例如，可編程邏輯區(qū)域)和控制電路系統(tǒng)126?？刂齐娐废到y(tǒng)126可以是被配置以執(zhí)行控制功能的可編程邏輯區(qū)域，或者可以是專用控制電路系統(tǒng)(作為示例)?？梢栽跍y(cè)試操作期間使用跡線緩沖區(qū)122以幫助識(shí)別封裝裝置上的電路系統(tǒng)的操作故障。圖14是可以使用監(jiān)測(cè)電路系統(tǒng)和跡線緩沖區(qū)122執(zhí)行以選擇性測(cè)試封裝裝置上的電路系統(tǒng)的部分的示例性步驟的流程圖230。例如，圖13的監(jiān)測(cè)電路系統(tǒng)82或圖7的監(jiān)測(cè)電路系統(tǒng)72可用于執(zhí)行流程圖130的步驟。
[0084]在步驟232期間，監(jiān)測(cè)電路系統(tǒng)可以選擇耦合到跡線緩沖區(qū)的電路用于測(cè)試。所選電路可以是耦合到相應(yīng)跡線緩沖區(qū)122的集成電路芯片，例如，圖13的集成電路芯片34。
[0085]在步驟234期間，可以利用所選電路的配置對(duì)監(jiān)測(cè)電路系統(tǒng)編程。例如，封裝組件上的電路系統(tǒng)的配置可以存儲(chǔ)在封裝組件的存儲(chǔ)器(例如，閃速存儲(chǔ)器或其它存儲(chǔ)電路)中。在此情形下，監(jiān)測(cè)電路系統(tǒng)可以從存儲(chǔ)器檢索所選電路的配置并且可以利用所選配置來(lái)配置監(jiān)測(cè)電路系統(tǒng)的部分(例如，通過(guò)將檢索的配置的配置數(shù)據(jù)加載到監(jiān)測(cè)電路系統(tǒng)的可編程元件)。例如，圖13的控制電路126可以利用集成電路芯片34的配置來(lái)配置可編程邏輯電路系統(tǒng)124。如果期望，則監(jiān)測(cè)電路系統(tǒng)可以經(jīng)由外部源(諸如圖6的服務(wù)器92)編程(例如，服務(wù)器92可以維持封裝組件上的電路系統(tǒng)的配置數(shù)據(jù)并且可以將用于所選電路的該配置數(shù)據(jù)加載到監(jiān)測(cè)電路系統(tǒng)的可編程元件中)。
[0086]在隨后步驟236期間，可以使用跡線緩沖區(qū)存儲(chǔ)來(lái)自所選電路和監(jiān)測(cè)電路系統(tǒng)的信號(hào)?？紤]在步驟132期間選擇圖13的集成電路芯片34的情形。在此情形下，可以使用跡線緩沖區(qū)122-1存儲(chǔ)集成電路芯片34發(fā)送的輸出信號(hào)，而可以使用跡線緩沖區(qū)122-2存儲(chǔ)已經(jīng)被配置以執(zhí)行與集成電路芯片34相同功能的監(jiān)測(cè)電路系統(tǒng)82發(fā)送的輸出信號(hào)。
[0087]在步驟238期間，可以利用診斷配置對(duì)監(jiān)測(cè)電路系統(tǒng)編程。例如，圖13的控制電路126可以利用診斷配置配置可編程邏輯124以用于處理和分析測(cè)試結(jié)果。如果期望，監(jiān)測(cè)電路系統(tǒng)可以由外部服務(wù)器編程。
[0088]在步驟240期間，監(jiān)測(cè)電路系統(tǒng)可以比較跡線緩沖區(qū)以確定所選電路是否已經(jīng)產(chǎn)生正確的輸出數(shù)據(jù)。包含來(lái)自監(jiān)測(cè)電路系統(tǒng)的數(shù)據(jù)的跡線緩沖區(qū)可以用作基準(zhǔn)數(shù)據(jù)，因?yàn)楸O(jiān)測(cè)電路系統(tǒng)是使用比所選電路更可靠的抗輻射電路系統(tǒng)實(shí)現(xiàn)的。如果期望，則可以使用非抗輻射電路系統(tǒng)實(shí)現(xiàn)監(jiān)測(cè)電路系統(tǒng)。在監(jiān)測(cè)電路系統(tǒng)監(jiān)測(cè)所選電路隨時(shí)間退化的情形下，監(jiān)測(cè)電路系統(tǒng)不必要是抗輻射的。
[0089]在隨后的步驟242期間，步驟140的比較結(jié)果可以由監(jiān)測(cè)電路系統(tǒng)記錄(例如，存儲(chǔ))，或者可以被報(bào)告給遠(yuǎn)程計(jì)算設(shè)備，諸如圖6的服務(wù)器92，并且該過(guò)程可以返回到步驟132以選擇附加電路用于測(cè)試。
[0090]如果期望，如果所選電路在步驟140期間測(cè)試失敗(例如，如果存儲(chǔ)在跡線緩沖區(qū)中的數(shù)據(jù)模式不匹配)，則可以執(zhí)行可選步驟244。在可選步驟244期間，監(jiān)測(cè)電路系統(tǒng)可以控制插入件以利用監(jiān)測(cè)電路系統(tǒng)在功能上替換所選電路。例如，在諸如當(dāng)所選電路安裝在具有可編程互連件的插入件上的情形下(例如，路徑40包括可編程路徑)，監(jiān)測(cè)電路系統(tǒng)可以對(duì)互連件編程以路由所選電路的輸入和輸出信號(hào)到監(jiān)測(cè)電路系統(tǒng)。監(jiān)測(cè)電路系統(tǒng)可以利用所選電路的配置來(lái)配置其部分(例如，圖13的可編程電路系統(tǒng)124)。通過(guò)執(zhí)行可選步驟144的操作，監(jiān)測(cè)電路系統(tǒng)可以幫助確保裝置繼續(xù)操作，甚至在裝置上的電路系統(tǒng)故障時(shí)。
[0091]圖14中在步驟240之后執(zhí)行可選步驟244的示例僅是示例性的。如果期望，監(jiān)測(cè)電路系統(tǒng)可以控制插入件以利用監(jiān)測(cè)電路系統(tǒng)替換任何有故障的電路。例如，響應(yīng)于在圖8的流程圖100的步驟106期間識(shí)別性能測(cè)試失敗，可以執(zhí)行可選步驟144。
[0092]圖15是包括具有可編程互連件的插入件36的封裝組件30的框圖，該封裝組件30可以被配置以利用監(jiān)測(cè)電路系統(tǒng)在功能上代替所選集成電路芯片。如圖15所示，可編程互連件可以包括多路復(fù)用器152 (例如，多路復(fù)用器152-1、152-2、153-3等)。
[0093]多路復(fù)用器152-1和152-2接收并選擇輸入信號(hào)，諸如用于集成電路芯片DIEl和DIE2的輸入信號(hào)INl和IN2?？梢詮牟迦爰?6上的其它電路系統(tǒng)接收輸入信號(hào)INl和IN2，或者可以從外部電路系統(tǒng)接收輸入信號(hào)INl和IN2。如果期望，輸入信號(hào)INl和IN2每個(gè)都可以是在互連路徑的相應(yīng)集合上路由的一個(gè)或者更多個(gè)輸入信號(hào)的集合(例如，輸入信號(hào)INl可以包括傳送到相應(yīng)路徑上的多路復(fù)用器152-1和152-3的一個(gè)、兩個(gè)或者多個(gè)輸入信號(hào))。
[0094]多路復(fù)用器152-3可以接收用于集成電路34的輸入信號(hào)的每個(gè)并且將一個(gè)或者更多個(gè)所選輸入信號(hào)路由到監(jiān)測(cè)電路系統(tǒng)82(例如，可以被路由到集成電路34的任何輸入信號(hào)還可以被路由到監(jiān)測(cè)電路系統(tǒng)82)。多路復(fù)用器152-1、152-2和152-3有時(shí)可以被稱為輸入多路復(fù)用器，因?yàn)檩斎攵嗦窂?fù)用器將輸入信號(hào)路由到集成電路芯片34和監(jiān)測(cè)電路系統(tǒng)82。
[0095]多路復(fù)用器152-4和152-5每個(gè)都可以與相應(yīng)的集成電路34關(guān)聯(lián)。多路復(fù)用器152-4從集成電路DIEl和監(jiān)測(cè)電路系統(tǒng)82接收輸出信號(hào)，而多路復(fù)用器152-5從集成電路DIE2和監(jiān)測(cè)電路系統(tǒng)82接收輸出信號(hào)。多路復(fù)用器152-4和152-5可以被稱為輸出多路復(fù)用器，因?yàn)槎嗦窂?fù)用器152-4和152-5將來(lái)自集成電路34和監(jiān)測(cè)電路系統(tǒng)82的輸出信號(hào)提供給插入件36的其它部分或者外部電路系統(tǒng)。
[0096]插入件36的輸入和輸出多路復(fù)用器可以被配置以利用監(jiān)測(cè)電路系統(tǒng)82代替集成電路芯片34中的所選擇的一個(gè)(例如在圖14的步驟144期間)。例如，通過(guò)配置監(jiān)測(cè)電路系統(tǒng)82以執(zhí)行集成電路DIEl的功能，配置多路復(fù)用器152-3以將輸入信號(hào)INl路由到監(jiān)測(cè)電路系統(tǒng)82以及配置多路復(fù)用器152-5以選擇監(jiān)測(cè)電路系統(tǒng)82的輸出信號(hào)作為輸出信號(hào)OUTl，可以利用監(jiān)測(cè)電路系統(tǒng)82代替性能測(cè)試已經(jīng)失敗的集成電路DIEl。類似地，通過(guò)配置監(jiān)測(cè)電路系統(tǒng)82和多路復(fù)用器152-3和152-4(例如，將配置數(shù)據(jù)加載到可編程元件20中)，可以利用監(jiān)測(cè)電路系統(tǒng)82代替集成電路DIE2。
[0097]集成電路芯片(諸如芯片34)經(jīng)常會(huì)有因制造公差引起的性能和功耗的變化。為了實(shí)現(xiàn)期望的性能水平，每個(gè)集成電路芯片可以消耗相應(yīng)量的功率，其潛在地與其它集成電路芯片不同。監(jiān)測(cè)電路系統(tǒng)，諸如與集成電路芯片分開(kāi)的監(jiān)測(cè)電路82系統(tǒng)(圖7)或監(jiān)測(cè)電路系統(tǒng)72(圖6)可以執(zhí)行主動(dòng)功率管理以幫助優(yōu)化集成電路芯片的功耗。圖16是可以由監(jiān)測(cè)電路系統(tǒng)執(zhí)行以用于集成電路芯片的功率管理的示例性步驟的流程圖160。
[0098]在步驟162操作期間，監(jiān)測(cè)電路系統(tǒng)可以選擇電路系統(tǒng)(諸如集成電路芯片)以進(jìn)行測(cè)試。在隨后的步驟164期間，監(jiān)測(cè)電路系統(tǒng)可以監(jiān)測(cè)所選電路系統(tǒng)的性能和溫度。例如，可以執(zhí)行流程圖100 (圖8)的步驟104和106或流程圖130 (圖14)的步驟134-140以測(cè)試所選電路系統(tǒng)的性能。如果期望，可以基于統(tǒng)計(jì)信息(諸如，由監(jiān)測(cè)電路系統(tǒng)或所選電路系統(tǒng)維持的循環(huán)冗余校驗(yàn)(CRC)錯(cuò)誤數(shù)或位錯(cuò)誤率)以識(shí)別性能?？梢愿鶕?jù)位于所選電路系統(tǒng)附近(例如，相鄰)或者所選電路系統(tǒng)內(nèi)的溫度傳感器識(shí)別所選電路系統(tǒng)的溫度。
[0099]在步驟166期間，監(jiān)測(cè)電路系統(tǒng)可以基于測(cè)量到的性能和溫度結(jié)果調(diào)節(jié)所選電路系統(tǒng)的功耗，并確保滿意的性能水平(例如，確保滿足定時(shí)約束和/或確保所選電路系統(tǒng)通過(guò)性能測(cè)試)?？梢允褂萌魏纹谕夹g(shù)調(diào)節(jié)功耗。作為一個(gè)示例，在步驟168期間可以調(diào)節(jié)供應(yīng)到所選電路系統(tǒng)的電力(例如，監(jiān)測(cè)電路系統(tǒng)可以提供控制信號(hào)到可調(diào)電源電路系統(tǒng)，其命令電源電路系統(tǒng)提供增大或者減小的電壓或者電流到所選電路系統(tǒng))。通過(guò)降低電源電壓、電流或者這兩者可以降低功耗。類似地，通過(guò)提高電源電壓和/或電流可以增大功耗。作為另一個(gè)示例，在步驟170期間可以調(diào)節(jié)所選電路系統(tǒng)的工作頻率(例如，監(jiān)測(cè)電路系統(tǒng)可以提供控制信號(hào)到可調(diào)時(shí)鐘發(fā)生電路系統(tǒng)，其命令可調(diào)時(shí)鐘發(fā)生電路系統(tǒng)增大由時(shí)鐘發(fā)生電路系統(tǒng)向所選電路系統(tǒng)提供的時(shí)鐘信號(hào)的頻率以增加性能或者減小時(shí)鐘信號(hào)的頻率以降低性能)。作為另一個(gè)示例，在步驟172期間，監(jiān)測(cè)電路系統(tǒng)可以直接調(diào)節(jié)所選電路系統(tǒng)的設(shè)置?？梢哉{(diào)節(jié)的設(shè)置包括服務(wù)質(zhì)量(QoS)設(shè)置，其在諸如當(dāng)所選集成電路是用于數(shù)據(jù)通信的數(shù)據(jù)處理電路時(shí)的情形下確定數(shù)據(jù)傳輸設(shè)置。服務(wù)質(zhì)量設(shè)置可以定義所要求的傳輸比特速率、傳輸延遲、比特錯(cuò)誤率、或者用于所選電路系統(tǒng)的其它數(shù)據(jù)傳輸要求。
[0100]附加實(shí)施方式
[0101]附加實(shí)施方式1、一種電路系統(tǒng)，包括:插入件；所述插入件上的第一電路，其由第一可靠性度量值表征；以及所述插入件上的第二電路，其由不同于所述第一可靠性度量值的第二可靠性度量值表征。
[0102]附加實(shí)施方式2、根據(jù)附加實(shí)施方式I所述的電路系統(tǒng)，其中，所述第一可靠性度量值包括第一時(shí)間上的故障值并且其中所述第二可靠性度量值包括第二時(shí)間上的故障值。
[0103]附加實(shí)施方式3、根據(jù)附加實(shí)施方式2所述的電路系統(tǒng)，其中，所述第二電路的所述第二時(shí)間上的故障值小于所述第一電路的所述第一時(shí)間上的故障值。
[0104]附加實(shí)施方式4、根據(jù)附加實(shí)施方式3所述的電路系統(tǒng)，其中，所述第二電路包括抗輻射電路。
[0105]附加實(shí)施方式5、根據(jù)附加實(shí)施方式4所述的電路系統(tǒng)，其中，所述抗輻射電路包括監(jiān)測(cè)電路系統(tǒng)，該監(jiān)測(cè)電路系統(tǒng)通過(guò)所述插入件電耦合到所述第一電路。
[0106]附加實(shí)施方式6、根據(jù)附加實(shí)施方式5所述的電路系統(tǒng)，其中，所述第一電路包括安裝到所述插入件的第一集成電路芯片，并且其中所述抗輻射電路包括安裝到所述插入件的第二集成電路芯片。
[0107]附加實(shí)施方式7、根據(jù)附加實(shí)施方式6所述的電路系統(tǒng)，其中，所述第二集成電路芯片包括可編程集成電路芯片。
[0108]附加實(shí)施方式8、根據(jù)附加實(shí)施方式7所述的電路系統(tǒng)，其中，所述插入件包括:插入件基底；所述插入件基底上的導(dǎo)電路徑，其傳送用于所述第一集成電路芯片和所述監(jiān)測(cè)電路系統(tǒng)的信號(hào)；以及所述插入件基底上的跡線緩沖區(qū)電路系統(tǒng)，其耦合到所述導(dǎo)電路徑，其中所述跡線緩沖區(qū)電路存儲(chǔ)所傳送的信號(hào)。
[0109]附加實(shí)施方式9、根據(jù)附加實(shí)施方式5所述的電路系統(tǒng)，其中，所述插入件包括有源插入件，并且其中所述抗輻射電路形成所述有源插入件的部分。
[0110]附加實(shí)施方式10、一種封裝組件，包括:插入件；安裝在所述插入件上的第一集成電路和第二集成電路，其中所述第二集成電路包括監(jiān)測(cè)電路系統(tǒng)，其監(jiān)測(cè)所述第一集成電路的性能。
[0111]附加實(shí)施方式11、根據(jù)附加實(shí)施方式10所述的封裝組件，所述封裝組件還包括:至少一個(gè)非抗輻射集成電路，該至少一個(gè)非抗輻射集成電路包括所述第一集成電路，并且其中所述第二集成電路包括抗輻射集成電路。
[0112]附加實(shí)施方式12、根據(jù)附加實(shí)施方式11所述的封裝組件，其中，抗輻射集成電路包括所述監(jiān)測(cè)電路系統(tǒng)并且其中所述至少一個(gè)非抗輻射集成電路包括通過(guò)所述插入件上的導(dǎo)電路徑耦合到所述監(jiān)測(cè)電路系統(tǒng)的多個(gè)非抗輻射集成電路芯片。
[0113]附加實(shí)施方式13、根據(jù)附加實(shí)施方式10所述的封裝組件，其中，所述電路系統(tǒng)包括使用網(wǎng)絡(luò)協(xié)議接收和發(fā)送網(wǎng)絡(luò)數(shù)據(jù)包的網(wǎng)絡(luò)切換電路，其中，所述非抗輻射集成電路包括數(shù)據(jù)處理電路，以及其中所述抗輻射集成電路包括控制所述數(shù)據(jù)處理電路的控制電路系統(tǒng)。
[0114]附加實(shí)施方式14、根據(jù)附加實(shí)施方式10所述的封裝組件，其中所述插入件包括:輸入多路復(fù)用電路，其接收用于所述非抗輻射集成電路和所述抗輻射集成電路的輸入信號(hào)并且將所選輸入信號(hào)路由到所述非抗輻射集成電路和所述抗輻射集成電路；以及輸出多路復(fù)用電路，其從所述非抗輻射集成電路和所述抗輻射集成電路接收輸出信號(hào)。
[0115]附加實(shí)施方式15、根據(jù)附加實(shí)施方式10所述的封裝組件，其中所述第二集成電路包括軟錯(cuò)誤翻轉(zhuǎn)(SEU)抗性集成電路。
[0116]附加實(shí)施方式16、一種用于操作包括安裝到插入件的集成電路的封裝組件的方法，該方法包括以下步驟:利用耦合到所述集成電路的抗輻射監(jiān)測(cè)電路系統(tǒng)，監(jiān)測(cè)所述集成電路的性能。
[0117]附加實(shí)施方式17、根據(jù)附加實(shí)施方式16所述的方法，其中，所述集成電路包括可編程集成電路并且其中監(jiān)測(cè)所述集成電路的性能包括:利用所述抗輻射監(jiān)測(cè)電路系統(tǒng)，使用測(cè)試配置來(lái)配置所述可編程集成電路；以及在使用所述測(cè)試配置來(lái)配置所述可編程集成電路之后，利用所述抗輻射監(jiān)測(cè)電路系統(tǒng)來(lái)測(cè)試所述可編程集成電路的性能。
[0118]附加實(shí)施方式18、根據(jù)附加實(shí)施方式17所述的方法，其中，利用所述測(cè)試配置來(lái)配置所述可編程集成電路包括將所述可編程集成電路的至少一部分配置為環(huán)形振蕩器。
[0119]附加實(shí)施方式19、根據(jù)附加實(shí)施方式17所述的方法，其中，使用所述測(cè)試配置來(lái)配置所述可編程集成電路包括使用啟動(dòng)和捕捉測(cè)試配置來(lái)配置所述可編程集成電路。
[0120]附加實(shí)施方式20、根據(jù)附加實(shí)施方式17所述的方法，其中，所述可編程集成電路包括可編程邏輯區(qū)域，其中所述可編程集成電路具有利用所述可編程邏輯區(qū)域的第一部分的配置，所述方法還包括以下步驟:響應(yīng)于確定所述可編程集成電路測(cè)試失敗，使用利用與所述可編程邏輯區(qū)域的第一部分不同的所述可編程邏輯區(qū)域的第二部分的另選配置來(lái)配置所述可編程集成電路。
[0121]附加實(shí)施方式21、根據(jù)附加實(shí)施方式16所述的方法，其中所述集成電路包括具有配置的可編程集成電路并且其中監(jiān)測(cè)所述集成電路的性能包括:使用所述可編程集成電路的所述配置來(lái)配置所述監(jiān)測(cè)電路系統(tǒng)的至少一部分；利用所述插入件上的第一跡線緩沖區(qū)，存儲(chǔ)來(lái)自所述可編程集成電路的輸出信號(hào)；利用所述插入件上的第二跡線緩沖區(qū)，存儲(chǔ)來(lái)自所述監(jiān)測(cè)電路系統(tǒng)的配置部分的輸出信號(hào)；以及利用所述監(jiān)測(cè)電路系統(tǒng)，比較所述第一跡線緩沖區(qū)和所述第二跡線緩沖區(qū)所存儲(chǔ)的輸出信號(hào)。
[0122]附加實(shí)施方式22、根據(jù)附加實(shí)施方式21所述的方法，其中，監(jiān)測(cè)所述集成電路的性能還包括:利用所述監(jiān)測(cè)電路系統(tǒng)，控制所述插入件以使用所述監(jiān)測(cè)電路系統(tǒng)的配置部分代替所述可編程集成電路。
[0123]附加實(shí)施方式23、根據(jù)附加實(shí)施方式16所述的方法，所述方法還包括:利用所述監(jiān)測(cè)電路系統(tǒng)，監(jiān)測(cè)所述集成電路的溫度；以及基于監(jiān)測(cè)到的溫度和監(jiān)測(cè)到的性能調(diào)節(jié)所述集成電路的功耗。
[0124]以上僅僅是本發(fā)明的原理的示例，并且不背離本發(fā)明的范圍和精神下本領(lǐng)域技術(shù)人員能夠進(jìn)行各種修改。上述實(shí)施方式可以單獨(dú)實(shí)施或者任意組合實(shí)施。
【權(quán)利要求】
1.一種電路系統(tǒng),包括: 插入件； 所述插入件上的第一電路，其由第一可靠性度量值表征；和 所述插入件上的第二電路，其由不同于所述第一可靠性度量值的第二可靠性度量值表征。
2.根據(jù)權(quán)利要求1所述的電路系統(tǒng)，其中，所述第一可靠性度量值包括第一時(shí)間上的故障值并且其中所述第二可靠性度量值包括第二時(shí)間上的故障值。
3.根據(jù)權(quán)利要求2所述的電路系統(tǒng)，其中，所述第二電路的所述第二時(shí)間上的故障值小于所述第一電路的所述第一時(shí)間上的故障值。
4.根據(jù)權(quán)利要求3所述的電路系統(tǒng)，其中，所述第二電路包括抗輻射電路，以及其中所述抗輻射電路包括監(jiān)測(cè)電路系統(tǒng)，其通過(guò)所述插入件電耦合到所述第一電路。
5.根據(jù)權(quán)利要求4所述的電路系統(tǒng)，其中，所述第一電路包括安裝到所述插入件的第一集成電路芯片，并且其中所述抗輻射電路包括安裝到所述插入件的第二集成電路芯片。
6.根據(jù)權(quán)利要求5所述的電路系統(tǒng)，其中，所述插入件包括: 插入件基底； 所述插入件基底上的導(dǎo)電路徑，其傳送用于所述第一集成電路芯片和所述監(jiān)測(cè)電路系統(tǒng)的信號(hào)；和 所述插入件基底上的跡線緩沖區(qū)電路系統(tǒng)，其耦合到所述導(dǎo)電路徑，其中所述跡線緩沖區(qū)電路系統(tǒng)存儲(chǔ)所傳送的信號(hào)。
7.根據(jù)權(quán)利要求4所述的電路系統(tǒng)，其中，所述插入件包括有源插入件并且其中所述抗輻射電路形成所述有源插入件的部分。
8.一種封裝組件，包括: 插入件； 安裝在所述插入件上的第一集成電路和第二集成電路，其中所述第二集成電路包括監(jiān)測(cè)電路系統(tǒng)，其監(jiān)測(cè)所述第一集成電路的性能。
9.根據(jù)權(quán)利要求8所述的封裝組件，進(jìn)一步包括至少一個(gè)非抗輻射集成電路，所述至少一個(gè)非抗輻射集成電路包括所述第一集成電路，并且其中所述第二集成電路包括抗輻射集成電路。
10.根據(jù)權(quán)利要求9所述的封裝組件，其中，抗輻射集成電路包括所述監(jiān)測(cè)電路系統(tǒng)并且其中所述至少一個(gè)非抗輻射集成電路包括通過(guò)所述插入件上的導(dǎo)電路徑耦合到所述監(jiān)測(cè)電路系統(tǒng)的多個(gè)非抗輻射集成電路芯片。
11.根據(jù)權(quán)利要求8所述的電路系統(tǒng)，其中所述電路系統(tǒng)包括使用網(wǎng)絡(luò)協(xié)議接收和發(fā)送網(wǎng)絡(luò)數(shù)據(jù)包的網(wǎng)絡(luò)切換電路，其中所述非抗輻射集成電路包括數(shù)據(jù)處理電路，以及其中所述抗輻射集成電路包括控制所述數(shù)據(jù)處理電路的控制電路系統(tǒng)。
12.根據(jù)權(quán)利要求8所述的電路系統(tǒng)，其中所述插入件包括:輸入多路復(fù)用電路系統(tǒng)，其接收用于所述非抗輻射集成電路和所述抗輻射集成電路的輸入信號(hào)并將所選擇的輸入信號(hào)路由到所述非抗輻射集成電路和所述抗輻射集成電路；和輸出多路復(fù)用電路系統(tǒng)，其從所述非抗輻射集成電路和所述抗輻射集成電路接收輸出信號(hào)。
13.一種用于操作包括安裝到插入件的集成電路的封裝組件的方法，該方法包括以下步驟: 利用耦合到所述集成電路的抗輻射監(jiān)測(cè)電路系統(tǒng)，監(jiān)測(cè)所述集成電路的性能。
14.根據(jù)權(quán)利要求13所述的方法，其中所述集成電路包括可編程集成電路并且其中監(jiān)測(cè)所述集成電路的性能包括: 利用所述抗輻射監(jiān)測(cè)電路系統(tǒng)，使用測(cè)試配置來(lái)配置所述可編程集成電路；以及在使用所述測(cè)試配置來(lái)配置所述可編程集成電路之后，利用所述抗輻射監(jiān)測(cè)電路系統(tǒng)測(cè)試所述可編程集成電路的性能。
15.根據(jù)權(quán)利要求14所述的方法，其中，使用所述測(cè)試配置來(lái)配置所述可編程集成電路包括將所述可編程集成電路的至少一部分配置為環(huán)形振蕩器。
16.根據(jù)權(quán)利要求14所述的方法，其中，使用所述測(cè)試配置來(lái)配置所述可編程集成電路包括利用啟動(dòng)和捕捉測(cè)試配置來(lái)配置所述可編程集成電路。
17.根據(jù)權(quán)利要求14所述的方法，其中，所述可編程集成電路包括可編程邏輯區(qū)域，其中所述可編程集成電路具有利用所述可編程邏輯區(qū)域的第一部分的配置，所述方法還包括以下步驟: 響應(yīng)于確定所述可編程集成電路測(cè)試失敗，使用利用與所述可編程邏輯區(qū)域的第一部分不同的所述第二可編程邏輯區(qū)域的第二部分的另選配置來(lái)配置所述可編程集成電路。
18.根據(jù)權(quán)利要求13所述的方法，其中所述集成電路包括具有配置的可編程集成電路，并且其中監(jiān)測(cè)所述集成電路的性能包括: 使用所述可編程集成電路的所述配置來(lái)配置所述監(jiān)測(cè)電路系統(tǒng)的至少一部分； 利用所述插入件上的第一跡線緩沖區(qū)，存儲(chǔ)來(lái)自所述可編程集成電路的輸出信號(hào)； 利用所述插入件上的第二跡線緩沖區(qū)，存儲(chǔ)來(lái)自所述監(jiān)測(cè)電路系統(tǒng)的配置部分的輸出信號(hào)；以及 利用所述監(jiān)測(cè)電路系統(tǒng)，比較所述第一跡線緩沖區(qū)和所述第二跡線緩沖區(qū)所存儲(chǔ)的輸出信號(hào)。
19.根據(jù)權(quán)利要求18所述的方法，其中，監(jiān)測(cè)所述集成電路的性能還包括: 利用所述監(jiān)測(cè)電路系統(tǒng)，控制所述插入件以使用所述監(jiān)測(cè)電路系統(tǒng)的所述配置部分替換所述可編程集成電路。
20.根據(jù)權(quán)利要求13所述的方法，所述方法還包括 利用所述監(jiān)測(cè)電路系統(tǒng)，監(jiān)測(cè)所述集成電路的溫度；以及 基于監(jiān)測(cè)到的溫度和監(jiān)測(cè)到的性能調(diào)節(jié)所述集成電路的功耗。
【文檔編號(hào)】G06F11/26GK104346250SQ201410363788
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2014年7月28日 優(yōu)先權(quán)日:2013年7月26日
【發(fā)明者】M·D·赫頓 申請(qǐng)人:阿爾特拉公司