一種減小阻抗突變的封裝引腳區(qū)域布線方法
【專利摘要】本發(fā)明公開了一種減小阻抗突變的封裝引腳區(qū)域布線方法，在板卡的BGA區(qū)域中，互聯(lián)傳輸線采用寬度變換的布線方式，在BGA過孔區(qū)域中互聯(lián)傳輸線采用較窄的傳輸線進行布線，在BGA過孔區(qū)域之外的其他BGA區(qū)域，互聯(lián)傳輸線采用較寬的傳輸線進行布線；這種布線方法既能避免互聯(lián)傳輸線經(jīng)過BGA過孔區(qū)域時與過孔間距過小的現(xiàn)象，又能減小由于互聯(lián)傳輸線過窄引起阻抗突變的問題，使得阻抗曲線更為平滑，減小了對傳輸信息質(zhì)量的影響。
【專利說明】—種減小阻抗突變的封裝引腳區(qū)域布線方法
[0001]
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及電子領(lǐng)域、PCB LAYOUT設(shè)計及仿真領(lǐng)域，具體地說是一種減小阻抗突變的封裝引腳區(qū)域布線方法。
【背景技術(shù)】
[0003]隨著信號的傳輸速度越來越快，SMI總線高達3.2Gbps，未來DDR4更會高達
4.2Gpbs。伴隨著信號速率的提高，高速信號對多板傳輸鏈路上的各種要素也提出了更高的性能要求。對信號完整性的影響因素如阻抗突變、串擾、導(dǎo)體損耗、材料損耗等要求更為嚴格，需要在每個因素上盡量做到最優(yōu)，為系統(tǒng)設(shè)計留出更多的余量。
[0004]信號質(zhì)量在信號有效傳輸中所占的位置越來越重要，對于信號質(zhì)量的設(shè)計原則是信號經(jīng)過互連線時所感受到的阻抗應(yīng)相同。任何一段互連線，無論線長和形狀如何，也不論信號的上升時間如何，都是一個由信號路徑和返回路徑構(gòu)成的傳輸線。一個信號在沿著互連線前進的每一步中，都會感受到一個瞬態(tài)阻抗。如果瞬態(tài)阻抗為常數(shù)，就像傳輸線具有均有的橫截面一樣，則其信號質(zhì)量會獲得奇跡般的改善。
[0005]一般芯片間及板間互連的總線，互連傳輸線需要進入芯片引腳區(qū)域，或者為了板級互聯(lián)，進入連接器引腳區(qū)域。因為芯片引腳區(qū)域及連接器引腳區(qū)域空間狹小，為了保證生產(chǎn)工藝，以及使用盡可能少的布線層面，需要在進入此狹窄區(qū)域前將傳輸線物理寬度變細，這樣會改變傳輸線阻抗，帶來阻抗突變的問題，這對于高速信號有效傳輸?shù)挠绊懯蔷薮蟮摹?br>
【發(fā)明內(nèi)容】

[0006]針對目前技術(shù)存在的不足之處，本發(fā)明提出了一種減小阻抗突變的封裝引腳區(qū)域布線方法。
[0007]本發(fā)明所述一種減小阻抗突變的封裝引腳區(qū)域布線方法，解決上述技術(shù)問題采用的技術(shù)方案如下:該減小阻抗突變的封裝引腳區(qū)域布線方法，在板卡的BGA區(qū)域中，互聯(lián)傳輸線采用寬度變換的布線方式，在BGA過孔區(qū)域中互聯(lián)傳輸線采用較窄的傳輸線進行布線，即在過孔之間互聯(lián)傳輸線采用較窄的傳輸線，在BGA過孔區(qū)域之外的其他BGA區(qū)域，互聯(lián)傳輸線采用較寬的傳輸線進行布線；這樣既能避免互聯(lián)傳輸線經(jīng)過BGA過孔區(qū)域時與過孔間距過小的現(xiàn)象，又能減小由于互聯(lián)傳輸線過窄引起阻抗突變的問題，使得阻抗曲線更為平滑，減小了對傳輸信息質(zhì)量的影響。
[0008]本發(fā)明所述一種減小阻抗突變的封裝引腳區(qū)域布線方法具有的有益效果:
所述減小阻抗突變的封裝引腳區(qū)域布線方法，在板卡的BGA區(qū)域中，互聯(lián)傳輸線采用寬度變換的布線方式，既能避免互聯(lián)傳輸線經(jīng)過BGA過孔區(qū)域時與過孔間距過小的現(xiàn)象，又能減小由于互聯(lián)傳輸線過窄引起阻抗突變的問題，使得阻抗曲線更為平滑，減小了對傳輸信息質(zhì)量的影響，對高速傳輸線保證傳輸信號的問題上有很大的改善作用及指導(dǎo)意義，具有良好的實際使用價值和市場競爭力。
【專利附圖】

【附圖說明】
[0009]附圖1為芯片A到芯片B的總線拓撲結(jié)構(gòu)示意圖；
附圖2為6Mil傳輸線經(jīng)過BGA區(qū)域的示意圖；
附圖3為3.5Μ?1傳輸線經(jīng)過BGA區(qū)域的示意圖；
附圖4為傳輸線寬度變換的布線方式示意圖；
附圖5為3.5Μ?1傳輸線與寬度變換傳輸線兩種布線方式阻抗突變的比較圖。
【具體實施方式】
[0010]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，下文中將結(jié)合附圖對本發(fā)明的一種減小阻抗突變的封裝引腳區(qū)域布線方法進行詳細說明。
[0011]在服務(wù)器系統(tǒng)的板卡上，互聯(lián)傳輸線的路徑上有封裝焊盤、過孔、傳輸線物理結(jié)構(gòu)改變等影響傳輸線阻抗的因素。在一個互聯(lián)系統(tǒng)中含有芯片A和芯片B，附圖1為芯片A到芯片B的總線拓撲結(jié)構(gòu)示意圖，如附圖1所示，由芯片A到芯片B，通過高速單端總線互聯(lián)。由于BGA區(qū)域換層過孔密布，使用焊盤為20Mil，鉆孔為IOMil的過孔，過孔間距為
11.5Μ?1,因此互聯(lián)傳輸線在經(jīng)過BGA過孔區(qū)域時需要特別設(shè)置，穿過過孔之間時互聯(lián)傳輸線設(shè)置在過孔之間的中間位置，并且互聯(lián)傳輸線不能采用較寬的傳輸線，否則較寬的傳輸線與過孔間隙過小，如此小的傳輸線到過孔距離不滿足現(xiàn)有的加工工藝，同時傳輸線容易連接到過孔引腳增加產(chǎn)品不良率；互聯(lián)傳輸線也不能采用較窄的傳輸線，若采用較窄的傳輸線，能保證傳輸線與過孔之間的理想合適的間距，但是這樣在進入BGA區(qū)域后互聯(lián)傳輸線變窄會出現(xiàn)阻抗增大的現(xiàn)象，引起阻抗突變問題，嚴重影響傳輸信號質(zhì)量。
[0012]在對上述技術(shù)問題的分析下，本發(fā)明提出了一種減小阻抗突變的封裝引腳區(qū)域布線方法，在板卡的BGA區(qū)域中，互聯(lián)傳輸線采用寬度變換的布線方式，在BGA過孔區(qū)域中互聯(lián)傳輸線采用較窄的傳輸線進行布線，即在過孔之間互聯(lián)傳輸線采用較窄的傳輸線，在BGA過孔區(qū)域之外的其他BGA區(qū)域，互聯(lián)傳輸線采用較寬的傳輸線進行布線；這樣既能避免互聯(lián)傳輸線經(jīng)過BGA過孔區(qū)域時與過孔間距過小的現(xiàn)象，又能減小由于互聯(lián)傳輸線過窄引起阻抗突變的問題，使得阻抗曲線更為平滑，減小了對傳輸信息質(zhì)量的影響。
[0013]互連線阻抗控制為40歐姆，根據(jù)設(shè)計的層疊結(jié)構(gòu)，使用材料，40歐姆傳輸線寬度應(yīng)為6Mil ;附圖2為6Mil傳輸線經(jīng)過BGA區(qū)域的示意圖，如圖2所示，但BGA區(qū)域換層過孔密布，使用焊盤為20Mil，鉆孔為IOMil的過孔，過孔間距為11.5Mil。寬度6Μ?1的傳輸線穿過此BGA過孔區(qū)域，傳輸線與過孔間隙是2.75Μ?1,傳輸線到過孔距離如此小不滿足現(xiàn)有的加工工藝，并且傳輸線按照此種線寬經(jīng)過BGA過孔區(qū)域，容易連接到過孔引腳，會大大的增加產(chǎn)品不良率，進而增加生產(chǎn)成本。
[0014]通過對附圖2所示6Mil傳輸線經(jīng)過BGA區(qū)域的分析，在BGA過孔區(qū)域的互聯(lián)傳輸線需要采用較窄的傳輸線；附圖3為3.5Μ?1傳輸線經(jīng)過BGA區(qū)域的示意圖，如附圖3所示，使用3.5Μ?1寬度傳輸線，能夠滿足傳輸線與過孔間距4Mil的安全距離，但是此種方法會在傳輸線變窄處增大阻抗，引起阻抗突變問題，從而大大降低傳輸信號的質(zhì)量。
[0015]附圖4為傳輸線寬度變換的布線方式示意圖，如圖4所示，本發(fā)明所述減小阻抗突變的封裝引腳區(qū)域布線方法，提出在BGA過孔區(qū)域使用3.5Μ?1傳輸線，過孔之外使用6Mil走線的互聯(lián)傳輸線布線方式；鑒于對附圖2和附圖3所示傳輸線布線方式的分析，在BGA區(qū)域單純使用3.5Μ?1走線，阻抗明顯增大，本發(fā)明所述方法采用僅改變傳輸線在BGA過孔區(qū)域線寬的方式，減小了阻抗突變，使阻抗曲線更為平滑，如附圖5所示。對于連接器等狹窄區(qū)域布線也可以采用本發(fā)明所述方法，在高速傳輸鏈路中，此方法對阻抗突變和損耗方面改善效果較為明顯。
[0016] 實施例:
下面通過一個實施例對本發(fā)明所述減小阻抗突變的封裝引腳區(qū)域布線方法的優(yōu)點和設(shè)計內(nèi)容，進行詳細說明:
本實施所述減小阻抗突變的封裝引腳區(qū)域布線方法中，在刀片服務(wù)器系統(tǒng)中，一板卡設(shè)計有SMI總線，總線路徑經(jīng)過0.8毫米BGA ;互連傳輸線進入BGA過孔區(qū)域，進行改變傳輸線線寬，過孔之間使用3.5Μ?1傳輸線布線，過孔之外區(qū)域使用6Mil傳輸線布線。本實施例這種變化BGA區(qū)域傳輸線布線寬度的走線方式，減小阻抗突變帶來的影響，提高了 3.2Gbps的SMI高速傳輸線的信號質(zhì)量，也保證了工藝要求，因此本發(fā)明所述減小阻抗突變的封裝引腳區(qū)域布線方法，對高速傳輸線保證傳輸信號的問題上有很大的改善作用及指導(dǎo)意義，具有良好的市場競爭力和實際使用價值。
[0017]上述【具體實施方式】僅是本發(fā)明的具體個案，本發(fā)明的專利保護范圍包括但不限于上述【具體實施方式】，任何符合本發(fā)明的權(quán)利要求書的且任何所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員對其所做的適當變化或替換，皆應(yīng)落入本發(fā)明的專利保護范圍。
【權(quán)利要求】
1.一種減小阻抗突變的封裝引腳區(qū)域布線方法，其特征在于，該減小阻抗突變的封裝引腳區(qū)域布線方法，在板卡的BGA區(qū)域中，互聯(lián)傳輸線采用寬度變換的布線方式，在BGA過孔區(qū)域中互聯(lián)傳輸線采用較窄的傳輸線進行布線，即在過孔之間互聯(lián)傳輸線采用較窄的傳輸線，在BGA過孔區(qū)域之外的其他BGA區(qū)域，互聯(lián)傳輸線采用較寬的傳輸線進行布線。
2.根據(jù)權(quán)利要求1所述的一種減小阻抗突變的封裝引腳區(qū)域布線方法，其特征在于，該減小阻抗突變的封裝引腳區(qū)域布線方法，在板卡的BGA區(qū)域中，互聯(lián)傳輸線采用寬度變換的布線方式，在BGA過孔區(qū)域使用3.5Μ?1傳輸線，過孔之外使用6Mil走線的互聯(lián)傳輸線進行布線。
3.根據(jù)權(quán)利要求1所述的一種減小阻抗突變的封裝引腳區(qū)域布線方法，其特征在于，該減小阻抗突變的封裝引腳區(qū)域布線方法，在板卡的BGA區(qū)域中，或者在刀片服務(wù)器系統(tǒng)中，一板卡設(shè)計有SMI總線，總線路徑經(jīng)過0.8毫米BGA，互連傳輸線進入BGA過孔區(qū)域，進行改變傳輸線線寬，過孔之間 使用3.5Μ?1傳輸線布線，過孔之外使用6Mil傳輸線布線。
【文檔編號】G06F17/50GK103995942SQ201410251991
【公開日】2014年8月20日 申請日期:2014年6月10日 優(yōu)先權(quán)日:2014年6月10日
【發(fā)明者】王素華, 胡倩倩 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司