專利名稱：一種芯片復位重配置的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子領(lǐng) 域，尤其是涉及一種芯片復位重配置的方法及裝置。
背景技術(shù)：
一顆集成電路芯片，其內(nèi)部往往有各種指令寄存器用于控制芯片的工作模式(或稱工作狀態(tài))。芯片復位后，這些寄存器將恢復到默認數(shù)值，從而使芯片處于默認工作模式。在實際中，人們有時希望芯片在復位后不進入默認工作模式，而是能夠進入其他指定的工作模式。例如，為了與市場上眾多產(chǎn)品相兼容，芯片往往支持多種接口，而芯片復位時只能采用某一默認接口，此時與之相連的其他設備若不支持該接口則會導致一些兼容性的問題。在本文中，將芯片在復位后通過配置寄存器使芯片進入需要的工作模式的過程稱為復位重配置(或稱復位初始化)。現(xiàn)有技術(shù)中的一種方案是在flash中預存初始化指令文件，在芯片復位后令芯片外的控制設備從該flash中獲得初始化指令，然后通過芯片的接口用該初始化指令去配置芯片，從而使芯片進入需要的工作模式。但是發(fā)明人在實現(xiàn)本發(fā)明過程中發(fā)現(xiàn)，該方案的前提是控制設備必須能夠提供與芯片復位后的默認接口相同的接口，若不能提供，則復位后控制設備將無法改變芯片的工作模式。換句話說，該方案的使用受很大限制。現(xiàn)有技術(shù)中的另一種方案是為芯片增加PIN腳(管腳)，例如在復位后，該PIN腳為I時對應一套寄存器的配置值(即對應一種工作模式)，為0時則對應另一套寄存器的配置值。發(fā)明人在實現(xiàn)本發(fā)明過程中發(fā)現(xiàn)，該方案雖然不再受控制設備所支持的接口的限制， 但是增加芯片的管腳數(shù)量不但會增加封裝的復雜度，也會增加芯片的面積進而增加芯片的成本。

發(fā)明內(nèi)容
本發(fā)明實施例提供芯片復位重配置的方法及裝置，利用芯片本身的管腳即可完成芯片復位重配置，使芯片復位后直接進入指定的工作模式。本發(fā)明實施例提供了一種芯片復位重配置的方法，在芯片中預置所述芯片指定管腳的若干冗余邏輯組合及每種所述冗余邏輯組合對應的芯片工作模式；所述方法包括以下步驟完成復位操作；判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種，若是，則獲取所述當前邏輯組合對應的芯片工作模式；根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置。優(yōu)選的，所述判斷具體為在復位后的指定時刻進行判斷。優(yōu)選的所述完成復位操作的步驟具體為產(chǎn)生復位信號，根據(jù)所述復位信號完成復位操作；
所述在復位后的指定時刻進行判斷具體為由所述復位信號產(chǎn)生一個延遲信號， 在所述延遲信號生成的脈沖處進行判斷。
優(yōu)選的，所述延遲信號為延遲一個或多個時鐘周期的信號。優(yōu)選的，根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置的步驟具體為根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片指定寄存器的值進行改與。本發(fā)明實施例還提供了一種芯片復位重配置的裝置，包括預處理單元，用于在芯片中預置所述芯片指定管腳的若干冗余邏輯組合及每種所述冗余邏輯組合對應的芯片工作模式；復位單元，用于完成復位操作；邏輯組合判斷單元，用于判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種；工作模式獲取單元，用于當所述邏輯組合判斷單元的判斷結(jié)果為是時，獲取所述當前邏輯組合對應的芯片工作模式；重配置單元，用于根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置。優(yōu)選的，所述邏輯組合判斷單元具體包括指定時刻判斷子單元，用于在復位后的指定時刻判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種。優(yōu)選的所述復位單元具體包括復位子單元，用于產(chǎn)生復位信號，根據(jù)所述復位信號完成復位操作；所述指定時刻判斷子單元具體包括延遲判斷子單元，用于由所述復位信號產(chǎn)生一個延遲信號，在所述延遲信號生成的脈沖處判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種。優(yōu)選的，所述延遲信號為延遲一個或多個時鐘周期的信號。優(yōu)選的，所述重配置單元具體包括寄存器改寫子單元，用于根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片指定寄存器的值進行改寫。本發(fā)明實施例通過利用芯片已有的若干管腳，根據(jù)這些管腳的冗余的邏輯組合在復位后改變芯片寄存器的值，從而完成復位重配置，不需要額外增加管腳，可使芯片在復位后直接進入需要的工作模式，簡單易行。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是本發(fā)明實施例一中方法的流程圖；圖2是本發(fā)明實施例二中方法的流程圖3是本發(fā)明實施例二中芯片管腳連接示意圖；圖4是本發(fā)明實施例二中復位重配置電路示意圖；
圖5是本發(fā)明實施例二中信號時序圖；圖6是本發(fā)明實施例三中方法的流程圖；圖7是本發(fā)明實施例四中裝置的示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。實施例一參見圖I所示，本實施例提供了一種芯片復位重配置的方法。首先需要做準備工作，即SlOl :在芯片中預置所述芯片指定管腳的若干冗余邏輯組合及每種所述冗余邏輯組合對應的芯片工作模式。從芯片已有的管腳中選取一個或幾個管腳作為指定管腳的選取原則是這些管腳的一些邏輯組合在復位后的一段時間內(nèi)是不會用到的，即這些邏輯組合是冗余的，當然還要確保單個管腳在那時的邏輯值也不影響芯片的正常工作。這些冗余的邏輯組合就可作為復位重配置的命令來利用了，起到與新增管腳相同的作用。然后，包括以下步驟S102 :完成復位操作，以使所述芯片復位。S103:判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種，若是，則獲取所述當前邏輯組合對應的芯片工作模式。S104 :根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置。優(yōu)選的，S103中所述判斷具體可以為在復位后的指定時刻進行判斷。進一步的，S102中所述完成復位操作的步驟具體可以為產(chǎn)生復位信號，根據(jù)所述復位信號完成復位操作；同時在復位后的指定時刻進行判斷具體可以為由所述復位信號產(chǎn)生一個延遲信號，在所述延遲信號生成的脈沖處進行判斷。優(yōu)選的，所述延遲信號為延遲一個或多個時鐘周期的信號。優(yōu)選的，S104具體可以為根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片指定寄存器的值進行改寫。實施例二在本實施例中，由于會涉及到兩種芯片，為了區(qū)分，將上文所述的芯片稱為設計芯片，此外還有與設計芯片相連的控制芯片。該設計芯片可支持兩種接口工作模式，同時該設計芯片具有用于接口配置的控制寄存器SPI_P3N4。SPI_P3N4寄存器為0時，表示此時設計芯片的接口為摩托羅拉4線SPI接口，可以與采用摩托羅拉4線SPI接口的控制芯片進行通信；為I時，表示設計芯片此時的接口為DigRFl. 12標準，可以與采用DigRFl. 12標準接口的控制芯片進行通信。
在本實施例中，設計芯片有若干個管腳，其中包括兩個4線SPI接口的管腳S_EN 和S_DATA，還有兩個控制硬件收發(fā)切換的管腳RX_0N和TX_0N。以上四個管腳即S_EN、S_ DATA、RX_0N和TX_0N是不相關(guān)的管腳，分別可控。各管腳連接方式可參見圖3所示。在設計芯片復位后的一段時間內(nèi)，控制芯片不會給出RX_0N = I、TX_0N = O、S_EN = I、S_DATA =I這樣的邏輯組合狀態(tài)，也即，在以前，以上邏輯組合在復位后的一段時間內(nèi)是不會用到的或稱冗余的，所以現(xiàn)在可將此邏輯組合拿來作為SPI_P3N4寄存器的復位重配置命令。假設寄存器SPI_P3N4默認的復位值為1，對應摩托羅拉4線SPI接口，即設計芯片復位后默認是摩托羅拉4線SPI接口。參見圖2所示，將設計芯片復位重配置為DigRFl. 12 接口的流程具體如下S201 預先將S_EN、S_DATA、RX_0N和TX_0N四個管腳信號的冗余邏輯組合RX_0N =1、TX_0N = 0、S_EN = 1、S_DATA = I選定為SPI_P3N4寄存器的復位重配置命令，即RX_ ON = I、TX_0N = O、S_EN = I、S_DATA = I 與 SPI_P3N4 = 0 對應。S202:在設計芯片中預置以上對應關(guān)系。具體的，在本實施例中預置所述對應關(guān)系可以是通過在設計芯片的內(nèi)部增加選擇電路即復位重配置電路來實現(xiàn)的，本實施例中的復位重配置電路參見圖4所示。S203 :將設計芯片復位，即，使芯片內(nèi)部生成時鐘同步的復位信號RESET。RESET信號根據(jù)不同的設計可持續(xù)若干個時鐘周期。S204 :令與設計芯片相連的控制芯片給出RX_0N = I、TX_0N = O、S_EN = I、S_ DATA = I的管腳信號。以上管腳信號給出的時機有多種方式可選，可在設計芯片復位前就給出，也可在復位過程中給出，只要能持續(xù)到下文所述延遲信號生成的脈沖處即可，換句話說只要是能保證在下文所述延遲信號生成的脈沖處可獲取到該組管腳信號即可。S205 :根據(jù)復位信號RESET產(chǎn)生一個延遲信號，即產(chǎn)生延遲一個時鐘周期的信號 rst_ff。在本實施例中，將根據(jù)復位信號RESET產(chǎn)生的延遲一個時鐘周期的信號稱為rst_ ff，參見圖5所示。注意，在本發(fā)明其他實施例中，延遲信號還可以是延遲多個時鐘周期的信號。S206 :在延遲信號生成的脈沖處，即圖5中RESET&& ! rst_ff所示的脈沖，因為發(fā)現(xiàn)此時四個管腳信號為RX_0N = I、TX_0N = O、S_EN = I、S_DATA = 1，根據(jù)預置的對應關(guān)系可知此時應對應SPI_P3N4 = 0，故將SPI_P3N4寄存器的值改寫為0，即令芯片的接口轉(zhuǎn)換為DigRFl. 12標準,從而完成了復位重配置。需要說明的是，在本實施例中，設計芯片有兩種工作模式(即兩種接口)，然后利用了四個管腳的一種冗余邏輯組合完成了復位重配置。在本發(fā)明其他實施例中，設計芯片還可以有兩種、三種或更多種的工作模式，可根據(jù)具體情況選取一個或多個管腳的一種或多種冗余邏輯組合去完成復位重配置。另外，在本實施例中，RESET信號是用0有效的，在本發(fā)明其他實施例中，也可以是 1有效，若是1有效則需要根據(jù)RESET的下降沿進行判斷。此外，本實施例中是對一個寄存器的值進行了改寫，在本發(fā)明其他實施例中，還可在復位后根據(jù)指定管腳的邏輯組合對多個寄存器的值進行改寫，以使設計芯片進入更復雜的工作模式。實施例三
本實施例與實施例二類似。在本實施例中，設計芯片的指令寄存器ref_p26nl3用于通知設計芯片外部提供給VCO參考時鐘是26M時鐘還是13M時鐘。設計芯片將根據(jù)此寄存器的值控制相應的分頻電路使VCO分出來的比較時鐘也是相應的26M或1311。^^ 261113 寄存器默認的復位值為I，即外部應該提供26M參考時鐘。參見圖6所示，將設計芯片復位重配置為13M的VCO參考時鐘的流程具體如下S601 預先將S_EN、S_DATA、RX_0N和TX_0N四個管腳信號的冗余邏輯組合RX_0N =I、TX_0N = O、S_EN = I、S_DATA = 0選定為ref_p26nl3寄存器的復位重配置命令，即 RX_0N = I、TX_0N = O、S_EN = I、S_DATA = 0 與 ref_p26nl3 = 0 對應。S602 :在設計芯片中預置以上對應關(guān)系。S603 :產(chǎn)生復位信號RESET，以使設計芯片復位。S604 :令與設計芯片相連的控制芯片給出RX_0N = 1、TX_0N = 0、S_EN = 1、S_DATA
=0的管腳信號。 S605 :根據(jù)復位信號RESET產(chǎn)生一個延遲一個時鐘周期的信號rst_ff。S606 :在延遲信號生成的脈沖處，因為發(fā)現(xiàn)此時四個管腳信號為RX_0N = 1、TX_0N =O、S_EN = I、S_DATA = 0，根據(jù)預置的對應關(guān)系可知此時應對應ref_p26nl3 = 0，故將 ref_p26nl3寄存器的值改寫為0，即通知設計芯片外部提供給VCO參考時鐘是13M，從而完成了復位重配置。實施例四參見圖7所示，本實施例提供了一種芯片復位重配置的裝置，包括預處理單元701，用于在芯片中預置所述芯片指定管腳的若干冗余邏輯組合及每種所述冗余邏輯組合對應的芯片工作模式；復位單元702，用于完成復位操作；邏輯組合判斷單元703，用于判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種；工作模式獲取單元704，用于當所述邏輯組合判斷單元的判斷結(jié)果為是時，獲取所述當前邏輯組合對應的芯片工作模式；重配置單元705，用于根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置。優(yōu)選的，所述邏輯組合判斷單元703具體可以包括指定時刻判斷子單元7031，用于在復位后的指定時刻判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種。優(yōu)選的 所述復位單元702具體可以包括復位子單元7021，用于產(chǎn)生復位信號，根據(jù)所述復位信號完成復位操作；所述指定時刻判斷子單元7031具體可以包括延遲判斷子單元70311，用于由所述復位信號產(chǎn)生一個延遲信號，在所述延遲信號生成的脈沖處判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種。優(yōu)選的，所述延遲信號為延遲一個或多個時鐘周期的信號。優(yōu)選的，所述重配置單元705具體可以包括寄存器改寫子單元7051，用于根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片指定寄存器的值進行改寫。對于裝置實施例而言，由于其基本相似于方法實施例，所以描述的比較簡單，相關(guān)之處參見方法實施例的部分說明即可。
需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備
所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，并不排
除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述方法實施方式中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，所述的程序可以存儲于計算機可讀取存儲介質(zhì)中， 這里所稱得的存儲介質(zhì)，如R0M/RAM、磁碟、光盤等。以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進等，均包含在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種芯片復位重配置的方法，其特征在于，在芯片中預置所述芯片指定管腳的若干冗余邏輯組合及每種所述冗余邏輯組合對應的芯片工作模式；所述方法包括以下步驟 完成復位操作； 判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種，若是，則獲取所述當前邏輯組合對應的芯片工作模式； 根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述判斷具體為在復位后的指定時刻進行判斷。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于 所述完成復位操作的步驟具體為產(chǎn)生復位信號，根據(jù)所述復位信號完成復位操作； 所述在復位后的指定時刻進行判斷具體為由所述復位信號產(chǎn)生一個延遲信號，在所述延遲信號生成的脈沖處進行判斷。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述延遲信號為延遲一個或多個時鐘周期的信號。
5.根據(jù)權(quán)利要求I所述的方法，其特征在于，根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置的步驟具體為 根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片指定寄存器的值進行改寫。
6.一種芯片復位重配置的裝置，其特征在于，包括 預處理單元，用于在芯片中預置所述芯片指定管腳的若干冗余邏輯組合及每種所述冗余邏輯組合對應的芯片工作模式； 復位單元，用于完成復位操作； 邏輯組合判斷單元，用于判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種； 工作模式獲取單元，用于當所述邏輯組合判斷單元的判斷結(jié)果為是時，獲取所述當前邏輯組合對應的芯片工作模式； 重配置單元，用于根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述邏輯組合判斷單元具體包括指定時刻判斷子單元，用于在復位后的指定時刻判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于 所述復位單元具體包括復位子單元，用于產(chǎn)生復位信號，根據(jù)所述復位信號完成復位操作； 所述指定時刻判斷子單元具體包括延遲判斷子單元，用于由所述復位信號產(chǎn)生一個延遲信號，在所述延遲信號生成的脈沖處判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述延遲信號為延遲一個或多個時鐘周期的信號。
10.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述重配置單元具體包括寄存器改寫子單元，用于根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片指定寄存器的值進行改寫。
全文摘要
本發(fā)明實施例公開了一種芯片復位重配置的方法及裝置。所述方法在芯片中預置所述芯片指定管腳的若干冗余邏輯組合及每種所述冗余邏輯組合對應的芯片工作模式；所述方法包括以下步驟完成復位操作；判斷所述指定管腳的當前邏輯組合是否為所述若干冗余邏輯組合中的一種，若是，則獲取所述當前邏輯組合對應的芯片工作模式；根據(jù)所述當前邏輯組合對應的芯片工作模式對所述芯片進行配置。本發(fā)明實施例通過利用芯片已有的若干管腳，根據(jù)這些管腳的冗余的邏輯組合在復位后改變芯片寄存器的值，從而完成復位重配置，不需要額外增加管腳，可使芯片在復位后直接進入需要的工作模式，簡單易行。
文檔編號G06F1/24GK102622070SQ20121004905
公開日2012年8月1日 申請日期2012年2月28日 優(yōu)先權(quán)日2012年2月28日
發(fā)明者葉暉, 李志俊, 梁曉峰, 羅偉良, 鄭衛(wèi)國 申請人:廣州市廣晟微電子有限公司