一種延時可控式低電壓檢測芯片及電源管理芯片的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及集成電路技術(shù)領(lǐng)域，尤其是一種延時可控式低電壓檢測芯片以及 基于此檢測芯片所形成的電源管理芯片。
【背景技術(shù)】
[0002] 眾所周知，電壓檢測電路用于檢測供給電壓，當(dāng)該電壓變化到某一設(shè)定值時，電壓 檢測電路輸出控制信號；當(dāng)我們設(shè)定這一標(biāo)準(zhǔn)電壓值時，希望電路能準(zhǔn)確檢測出并輸出相 應(yīng)的控制信號，現(xiàn)有的電壓檢測電路很容易做到這一點(diǎn)。
[0003] 圖1示出了現(xiàn)有的一種電壓檢測電路的電原理圖，在該電路中，VIN端的輸入電壓 經(jīng)過電阻Rl、電阻R2和電阻R3的分壓得到電壓Vl，與比較器的正極相接，比較器的負(fù)極與 基準(zhǔn)電壓電路的VREF端腳相接，反相器的輸入接比較器的輸出，反相器的輸出接輸出電路 中MOS管M2的柵極，MOS管M2的源極和襯底接地、漏極為輸出信號，與此同時，MOS管M2與 MOS管Ml的柵極相連，MOS管Ml的源極和襯底接地、漏極接在電阻R2與電阻R3之間。當(dāng) 設(shè)定VIN端的電壓使得Vl低于VREF時（此時的VIN為開啟電壓），VOUT為高阻態(tài)；當(dāng)設(shè)定 VIN端的電壓使得Vl高于VREF時，VOUT為低電平，然而，一旦VOUT為低電平（即：反相器 的輸出為高電平），再次設(shè)定VIN端的電壓使得Vl低于VREF時，由于MOS管Ml的開啟電壓 比第一種情況時電壓變高了，這一新的電壓值叫恢復(fù)電壓；在此過程中，基準(zhǔn)電壓電路輸出 的VREF不會隨VIN變化而變化，從而根據(jù)VOUT的輸出變化實(shí)現(xiàn)電壓檢測功能。
[0004] 然而，諸如圖1所示的電壓檢測電路雖然能在供給電壓變化到設(shè)定值時產(chǎn)生輸出 控制信號，也能設(shè)定恢復(fù)電壓值，但是在實(shí)際應(yīng)用中卻普遍存在如下缺陷：1、抗干擾性弱， 由于外界的干擾信號的存在，使得檢測結(jié)果不夠準(zhǔn)確；2、恢復(fù)電壓與原來開啟電壓的比值 與電阻RU電阻R2和電阻R3都有關(guān)系，變動起來不方便也不夠精確；3、由于是對輸入電壓 瞬時值的檢測，從而導(dǎo)致輸出信號極不穩(wěn)定。
[0005] 另外，電壓檢測功能作為電源管理芯片中重要的組成功能之一，其直接影響到電 源管理芯片的整體性能，由于現(xiàn)有的電壓檢測電路所存在的缺陷，導(dǎo)致現(xiàn)有的電源管理芯 片普遍存在如下問題：1、由于現(xiàn)有的電壓檢測電路是對輸入電壓瞬時值的檢測，導(dǎo)致電源 管理芯片的輸出信號不準(zhǔn)確；2、容易誤判低電壓，導(dǎo)致檢測錯誤；3、電源管理芯片發(fā)熱時 無法進(jìn)行保護(hù)；4、電源管理芯片在供電處于低壓時無法穩(wěn)壓；5、在包含電池的應(yīng)用技術(shù) 中，如果電池供電并處于低壓，容易導(dǎo)致電池的漏液和過度放電。
[0006] 因此，有必要對現(xiàn)有的電壓檢測芯片（電路）以及電源管理芯片提出改進(jìn)方案，以 最大限度地提升各自的性能，滿足實(shí)際的使用需求。 【實(shí)用新型內(nèi)容】
[0007] 針對上述現(xiàn)有技術(shù)存在的不足，本實(shí)用新型的其中一個目的在于一種電路結(jié)構(gòu)簡 單、抗干擾性強(qiáng)、檢測精度高、具有延時控制功能的延時可控式低電壓檢測芯片；本實(shí)用新 型的另一個目的在于提供一種基于前述檢測芯片所形成的電源管理芯片，其具有結(jié)構(gòu)簡 單、成本低廉、性能穩(wěn)定等特點(diǎn)。
[0008] 為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案：
[0009] -種延時可控式低電壓檢測芯片，它包括用于通過電容的放電實(shí)現(xiàn)電壓輸出的 電容充放電電路、用于控制電容充放電電路啟閉的邏輯組合電路、用于向邏輯組合電路提 供基準(zhǔn)電壓的基準(zhǔn)電壓產(chǎn)生電路、用于設(shè)定輸入至邏輯組合電路中的電壓值的電阻分壓電 路、用于輸出檢測信號的施密特整形電路和用于根據(jù)施密特整形電路輸出的電壓來設(shè)定電 阻分壓電路的比值的恢復(fù)電壓設(shè)定電路；它還包括一用于控制電容充放電電路進(jìn)行延時 充放電的延時控制電路；
[0010] 所述電阻分壓電路、邏輯組合電路、電容充放電電路、延時控制電路和施密特整形 電路沿電壓信號處理方向順序連接，所述基準(zhǔn)電壓產(chǎn)生電路的輸出端連接邏輯組合電路的 輸入端，所述恢復(fù)電壓設(shè)定電路連接于施密特整形電路的輸出端與電阻分壓電路之間，所 述延時控制電路的輸入端還同時連接于邏輯組合電路的輸出端與電容充放電電路的輸入 端之間。
[0011] 優(yōu)選地，所述延時控制電路包括第一傳輸門、第二傳輸門和第三反相器，所述第一 傳輸門的輸入端連接于連接于邏輯組合電路的輸出端與電容充放電電路的輸入端之間，所 述第二傳輸門的輸入端連接電容充放電電路的輸出端，所述第一傳輸門的輸出端與第二傳 輸門的輸出端同時連接施密特整形電路的輸入端，所述第一傳輸門的其中一個信號控制端 和第二傳輸門的其中一個信號控制端同時連接第三反相器的輸入端，所述第一傳輸門的另 一個信號控制端和第二傳輸門的另一個信號控制端同時連接第三反相器的輸出端，所述第 三反相器的輸入端作為使能輸入端。
[0012] 優(yōu)選地，所述第一傳輸門和第二傳輸門均由一 PMOS管和一 NMOS管構(gòu)成，所述第一 傳輸門的NMOS管的柵極與第二傳輸門的PMOS管的柵極相連后連接于第三反相器的輸入 端，所述第一傳輸門的PMOS管的柵極與第二傳輸門的NMOS管的柵極相連后連接于第三反 相器的輸出端，所述第一傳輸門的PMOS管的漏極和NMOS管的漏極同時連接于邏輯組合電 路的輸出端、PMOS管的源極和NMOS管的源極同時連接于施密特整形電路的輸入端，所述第 二傳輸門的PMOS管的漏極和NMOS管的漏極同時連接于電容充放電電路的輸出端、PMOS管 的源極和NMOS管的源極同時連接于施密特整形電路的輸入端。
[0013] -種電源管理芯片，它包括電壓檢測電路以及連接于電壓檢測電路的輸出端并受 控于電壓檢測電路的線性穩(wěn)壓電路，所述電壓檢測電路為上述的一種延時可控式低電壓檢 測芯片；
[0014] 所述線性穩(wěn)壓電路包括誤差放大器和第五MOS管，所述第五MOS管的漏極作為線 性穩(wěn)壓電路的輸出端并通過依次串聯(lián)的第六電阻和第七電阻接地，所述第五MOS管的柵極 連接誤差放大器的輸出端、源極和襯底相連后作為電源電壓輸入端，所述誤差放大器的正 極連接于第六電阻和第七電阻之間、負(fù)極連接基準(zhǔn)電壓產(chǎn)生電路的輸出端。
[0015] 優(yōu)選地，所述誤差放大器的輸出端與第五MOS管的柵極之間還連接有短路保護(hù)電 路。
[0016] 優(yōu)選地，所述誤差放大器的輸出端與第五MOS管的柵極之間還連接有限流保護(hù)電 路。
[0017] 由于采用了上述方案，本實(shí)用新型通過設(shè)置的延時控制電路可根據(jù)其輸入端電壓 的電平高低來選擇是否啟動延時功能，以實(shí)現(xiàn)電容充放電電路是否進(jìn)行延時充放電；而在 檢測芯片基礎(chǔ)上通過增設(shè)的線性穩(wěn)壓電路后所形成的電源管理芯片則具有結(jié)構(gòu)簡單、成本 低廉、性能穩(wěn)定等特點(diǎn)。
【附圖說明】
[0018] 圖1為現(xiàn)有技術(shù)中的一種電壓檢測電路的原理圖；
[0019] 圖2為本實(shí)用新型實(shí)施例的檢測芯片的原理圖；
[0020] 圖3為本實(shí)用新型實(shí)施例的電源管理芯片的原理圖。
【具體實(shí)施方式】
[0021] 以下結(jié)合附圖對本實(shí)用新型的實(shí)施例進(jìn)行詳細(xì)說明，但是本實(shí)用新型可以有權(quán)利 要求限定和覆蓋的多種不同方式實(shí)施。
[0022] 如圖2并結(jié)合圖3所示，本實(shí)用新型實(shí)施例提供的一種延時可控式低電壓檢測芯 片，它包括順序連接的電阻分壓電路1、邏輯組合電路2、電容充放電電路3、延時控制電路4 和施密特整形電路5,在邏輯組合電路2的輸入端還連接有基準(zhǔn)電壓產(chǎn)生電路6,在電阻分 壓電路1與施密特整形電路5的輸出端之間連接有恢復(fù)電壓設(shè)定電路7,同時延時控制電路 4的輸入端還連接于邏輯組合電路2的輸出端與電容充放電電路4的輸入端之間，其中：
[0023] 電阻分壓電路1主要用于設(shè)定輸入至邏輯組合電路2中的電壓值，從而使邏輯組 合電路2通過比較基準(zhǔn)電壓Vref與設(shè)定輸入的電壓來控制電容充放電電路1的電容的充 放電狀態(tài)，其包括順序串聯(lián)于電壓設(shè)定端Vin與接地端之間的第一電阻RU第二電阻R2、第 三電阻R3和第四電阻R4。
[0024] 邏輯組合電路2主要用于控制電容充放電電路3啟閉狀態(tài)，從而控制電容充放電 電路3的電容的充放電狀態(tài)，其包括比較器Q和第一反相器Al，比較器Q的正極連接于第一 電阻Rl和第二電阻R2之間、負(fù)極連接基準(zhǔn)電壓產(chǎn)生電路6的輸出端、輸出端連接第一反相 器Al的輸入端，而第一反相器Al的輸入端則連接電容充放電電路3的輸入端。
[0025] 電容充放電電路3主要是通過電容的充放電來實(shí)現(xiàn)電壓的輸出，其包括第三MOS 管M3、第四MOS管M4、充放電電容Cl和第五電阻R5 ;其中，第三MOS管M3為增強(qiáng)P溝道MOS 晶體管、第四MOS管M4為增強(qiáng)型N溝道MOS晶體管，第三MOS管M3的柵極和第四MOS管M4 的柵極同時連接第一反相器Al的輸出端，第三MOS管M3的漏極和第四MOS管M4的漏極分 別連接于第五電阻R5的兩端，第三MOS管M3的源極和襯底同時連接電源輸入端VDD，第四 MOS管M4的源極和襯底同時接地，充放電電容Cl的一端接地、另一端連接于延時控制電路 4的輸入端。
[0026] 延時控制電路4主要通過控制其輸入端的電平高低來選擇是否啟動延時功能，以 控制電容充放電電路3是否進(jìn)行延時充放電。
[0027] 施密特整形電路5主要用于對延時控制電路4輸出的電壓進(jìn)行整形處理后實(shí)現(xiàn)檢 測信號的輸出，其包括順序連接的施密特整形單元51和第二反相器A2,施密特整形單元51 的輸入端連接于延時控制電路4的輸出端，第二反相器A2的輸出端作為檢測信號輸出端 Vout，第一 MOS管Ml的柵極和第二MOS管M2的柵極同時連接于第二反相器A2的輸入端與 施密特整形單元51的輸出端之間；
[0028] 基準(zhǔn)電壓產(chǎn)生電路6主要用于向邏輯組合電路2提供基準(zhǔn)電壓Vref。
[0029] 恢復(fù)電壓設(shè)定電路7,主要用于根據(jù)施密特整形電路5輸出的電壓值來設(shè)定電阻 分壓電路1的比值，其包括第一 MOS管Ml和第二MOS管M2 ;其中，第一 MOS管Ml為增強(qiáng)P 溝道MOS晶體管、第二MOS管M2為增強(qiáng)N溝道MOS晶體管，第一 MOS管Ml的柵極和第二MOS 管M2的柵極同時連接施密特整形單元51的