專利名稱：輸入接口擴(kuò)展電路及控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及接口電路技術(shù)，尤其涉及一種輸入接口擴(kuò)展電路及控制裝置。
背景技術(shù)：
在控制系統(tǒng)中，隨著系統(tǒng)功能的不斷增加，需要處理器進(jìn)行處理的信號(hào)量也不斷增加，相應(yīng)地，對(duì)處理器的輸入/輸出anput/Output，以下簡(jiǎn)稱I/O)接口的需求也越來越大。但是，現(xiàn)有技術(shù)中處理器的I/O接口數(shù)量都很有限，并不能滿足實(shí)際需要。尤其是在復(fù)雜的機(jī)車控制系統(tǒng)中，通常需要處理大量的輸入變量，這時(shí)處理器有限的I/O接口就遠(yuǎn)遠(yuǎn)不能滿足設(shè)計(jì)的需要。

發(fā)明內(nèi)容
本發(fā)明提供一種輸入接口擴(kuò)展電路及控制裝置，以實(shí)現(xiàn)對(duì)處理器輸入接口的擴(kuò)展，提高輸入接口擴(kuò)展的靈活性。本發(fā)明提供一種輸入接口擴(kuò)展電路，包括片選模塊，包括控制信號(hào)輸入端、第一片選信號(hào)輸出端和第二片選信號(hào)輸出端，所述片選模塊用于根據(jù)從所述控制信號(hào)輸入端輸入的控制信號(hào)，產(chǎn)生第一片選信號(hào)和第二片選信號(hào)，并分別通過所述第一片選信號(hào)輸出端和所述第二片選信號(hào)輸出端輸出；第一鎖存器，包括第一片選端、第一數(shù)據(jù)輸入接口和第一數(shù)據(jù)輸出接口，所述第一片選端與所述片選模塊的第一片選信號(hào)輸出端相連，所述第一鎖存器用于在所述第一片選信號(hào)的控制下，將從所述第一數(shù)據(jù)輸入接口接收到的數(shù)據(jù)通過所述第一數(shù)據(jù)輸出接口輸出；第二鎖存器，包括第二片選端、第二數(shù)據(jù)輸入接口和第二數(shù)據(jù)輸出接口，所述第二片選端與所述片選模塊的第二片選信號(hào)輸出端相連，所述第二數(shù)據(jù)輸出接口與所述第一鎖存器的第一數(shù)據(jù)輸出接口相連，所述第二鎖存器用于在所述第二片選信號(hào)的控制下，將從所述第二數(shù)據(jù)輸入接口接收到的數(shù)據(jù)通過所述第二數(shù)據(jù)輸出接口輸出。本發(fā)明提供一種控制裝置，包括處理器，還包括本發(fā)明提供的輸入接口擴(kuò)展電路；所述輸入接口擴(kuò)展電路的第一鎖存器的第一數(shù)據(jù)輸出接口與所述處理器的輸入接口相連。由上述技術(shù)方案可知，本發(fā)明提供的輸入接口擴(kuò)展電路及控制裝置，通過片選模塊的設(shè)置，可以根據(jù)輸入的控制信號(hào)產(chǎn)生第一片選信號(hào)和第二片選信號(hào)，以使第一鎖存器選通或第二鎖存器選通。第一鎖存器選通時(shí)，將從第一數(shù)據(jù)輸入接口輸入的數(shù)據(jù)從第一數(shù)據(jù)輸出接口輸出。第二鎖存器選通時(shí)，將從第二數(shù)據(jù)輸入接口輸入的數(shù)據(jù)從第二數(shù)據(jù)輸出接口輸出。通過第一鎖存器和第二鎖存器的級(jí)聯(lián)實(shí)現(xiàn)了對(duì)下一級(jí)處理器接口的擴(kuò)展，而無需改變下一級(jí)處理器的接口的結(jié)構(gòu)。解決了當(dāng)處理器的輸入接口有限而無法滿足輸入數(shù)據(jù)的需要時(shí)，需頻繁地進(jìn)行插線拆線工作，或者選擇價(jià)格昂貴的多接口的處理芯片的問題，提
3高了輸入接口擴(kuò)展的靈活性。


圖1為本發(fā)明實(shí)施例提供的一種輸入接口擴(kuò)展電路結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例提供的另一種輸入接口擴(kuò)展電路結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例提供的又一種輸入接口擴(kuò)展電路結(jié)構(gòu)示意圖。附圖標(biāo)記11-片選模塊；12-第一鎖存器；13-第二鎖存器；
20-前級(jí)控制器；30-處理器；111-片選單元；
112-分壓?jiǎn)卧?13-濾波單元；UI-第一反相器；
U2-第二反相器；Al-第一數(shù)據(jù)輸入接口；Rl-第一電阻Rl ；
Cl-第一電容；A2-第二數(shù)據(jù)輸入接口；R2-第二電阻；
C2-第二電容；A3-第三數(shù)據(jù)輸入接口；14-第三鎖存器1415-第四鎖存器；A4-第四數(shù)據(jù)輸入接口 ；121-地址譯碼器；10-輸入接口擴(kuò)展電路。
具體實(shí)施例方式為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例， 對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。需要說明的是，在附圖或說明書中， 相似或相同的元件皆使用相同的附圖標(biāo)記。圖1為本發(fā)明實(shí)施例提供的一種輸入接口擴(kuò)展電路結(jié)構(gòu)示意圖。如圖1所示，本實(shí)施例提供的輸入接口擴(kuò)展電路10具體可以應(yīng)用于對(duì)處理器或控制器的輸入接口的擴(kuò)展， 本實(shí)施例提供的輸入接口擴(kuò)展電路10具體包括片選模塊11、第一鎖存器12和第二鎖存器 13。片選模塊11包括控制信號(hào)輸入端、第一片選信號(hào)輸出端和第二片選信號(hào)輸出端，片選模塊11用于根據(jù)從控制信號(hào)輸入端輸入的控制信號(hào)，產(chǎn)生第一片選信號(hào)和第二片選信號(hào)， 并分別通過第一片選信號(hào)輸出端和第二片選信號(hào)輸出端輸出。第一鎖存器12包括第一片選端、第一數(shù)據(jù)輸入接口 Al和第一數(shù)據(jù)輸出接口，第一片選端與片選模塊11的第一片選信號(hào)輸出端相連，第一鎖存器12用于在第一片選信號(hào)的控制下，將從第一數(shù)據(jù)輸入接口 Al接收到的數(shù)據(jù)通過第一數(shù)據(jù)輸出接口輸出。第二鎖存器13包括第二片選端、第二數(shù)據(jù)輸入接口 A2和第二數(shù)據(jù)輸出接口，第二片選端與片選模塊11的第二片選信號(hào)輸出端相連，第二數(shù)據(jù)輸出接口與第一鎖存器12的第一數(shù)據(jù)輸出接口相連，第二鎖存器13用于在第二片選信號(hào)的控制下，將從第二數(shù)據(jù)輸入接口 A2接收到的數(shù)據(jù)通過第二數(shù)據(jù)輸出接口輸出。在實(shí)際的控制應(yīng)用中，控制信號(hào)具體可以為前級(jí)控制器20產(chǎn)生的控制信號(hào)，片選模塊11可以將輸入的控制信號(hào)處理成第一片選信號(hào)和第二片選信號(hào)，分別輸入第一鎖存器12的第一片選端和第二鎖存器13的第二片選端，以使第一鎖存器12選通或者第二鎖存器13選通。第一鎖存器12的第一數(shù)據(jù)輸入接口 Al和第二鎖存器13的第二數(shù)據(jù)輸入接口 A2可以分別用以輸入不同的數(shù)據(jù)，例如各傳感器采集到的數(shù)據(jù)，第一數(shù)據(jù)輸入接口 Al和第二數(shù)據(jù)輸入接口 A2均可以包括多個(gè)數(shù)據(jù)位。當(dāng)?shù)谝绘i存器12選通時(shí)，第一鎖存器12將從第一數(shù)據(jù)輸入接口 Al輸入的數(shù)據(jù)從第一數(shù)據(jù)輸出接口輸出，此時(shí)第二鎖存器13未被選通，不工作；當(dāng)?shù)诙i存器13選通時(shí)，第二鎖存器13將從第二數(shù)據(jù)輸入接口 A2輸入的數(shù)據(jù)從第二數(shù)據(jù)輸出接口輸出，此時(shí)第一鎖存器12未被選通，不工作。數(shù)據(jù)輸入接口和數(shù)據(jù)輸出接口均可以為多位數(shù)據(jù)接口。第一數(shù)據(jù)輸出接口與第二數(shù)據(jù)輸出接口相連，具體的，第一數(shù)據(jù)輸出接口中的各數(shù)據(jù)位與第二數(shù)據(jù)輸出接口中的各數(shù)據(jù)位一一對(duì)應(yīng)相連。連接后的第一數(shù)據(jù)輸出接口和第二數(shù)據(jù)輸出接口可以連入下一級(jí)處理器30的輸入接口，以使處理器30 對(duì)第一數(shù)據(jù)輸出接口輸出的數(shù)據(jù)進(jìn)行處理，或?qū)Φ诙?shù)據(jù)輸出接口輸出的數(shù)據(jù)進(jìn)行處理。值得注意的是，本實(shí)施例提供的輸入接口擴(kuò)展電路10中包括第一鎖存器12和第二鎖存器13，以及片選模塊11包括控制信號(hào)輸入端、第一片選信號(hào)輸出端和第二片選信號(hào)輸出端僅是本發(fā)明的一個(gè)具體的實(shí)施方式，鎖存器的數(shù)量具體至少為兩個(gè)，鎖存器的數(shù)量可以根據(jù)實(shí)際的輸入接口的擴(kuò)展需要來具體設(shè)置。相應(yīng)地，片選模塊11的控制信號(hào)輸入端也可以為多個(gè)，片段信號(hào)輸出端的數(shù)量為至少兩個(gè)，并對(duì)應(yīng)于鎖存器設(shè)置，以實(shí)現(xiàn)對(duì)各鎖存器進(jìn)行片選控制即可。當(dāng)設(shè)置有多個(gè)鎖存器時(shí)，在某一時(shí)刻，只有一個(gè)鎖存器在其對(duì)應(yīng)的片選信號(hào)的控制下選通，處于工作狀態(tài)，而此時(shí)其他鎖存器均未被選通，以使通過各鎖存器向下一級(jí)處理器30輸入的數(shù)據(jù)之間互不影響。本實(shí)施例提供的輸入接口擴(kuò)展電路10，通過片選模塊11的設(shè)置，可以根據(jù)輸入的控制信號(hào)產(chǎn)生第一片選信號(hào)和第二片選信號(hào)，以使第一鎖存器12選通或第二鎖存器13選通。第一鎖存器12選通時(shí)，將從第一數(shù)據(jù)輸入接口 Al輸入的數(shù)據(jù)從第一數(shù)據(jù)輸出接口輸出。第二鎖存器13選通時(shí)，將從第二數(shù)據(jù)輸入接口 A2輸入的數(shù)據(jù)從第二數(shù)據(jù)輸出接口輸出。通過第一鎖存器12和第二鎖存器13的級(jí)聯(lián)實(shí)現(xiàn)了對(duì)下一級(jí)處理器30接口的擴(kuò)展，而無需改變下一級(jí)處理器30的接口的結(jié)構(gòu)。解決了當(dāng)處理器30的輸入接口有限而無法滿足輸入數(shù)據(jù)的需要時(shí)，需頻繁地進(jìn)行插線拆線工作，或者選擇價(jià)格昂貴的多接口的處理芯片的問題，提高了輸入接口擴(kuò)展的靈活性。圖2為本發(fā)明實(shí)施例提供的另一種輸入接口擴(kuò)展電路結(jié)構(gòu)示意圖。如圖2所示， 本實(shí)施例提供的輸入接口擴(kuò)展電路10為圖1所示實(shí)施例的一種具體的實(shí)現(xiàn)方式，在本實(shí)施例中，片選模塊11包括片選單元111，片選單元111包括第一反相器Ul和第二反相器U2。 第一反相器Ul的輸入端與控制信號(hào)輸入端相連，第一反相器Ul的輸出端與第二反相器U2 的輸入端相連，第一反相器Ul的輸出端與第一鎖存器12的第一片選端相連，第二反相器U2 的輸出端與第二鎖存器13的第二片選端相連。具體的，當(dāng)控制信號(hào)為高電平信號(hào)時(shí)，控制信號(hào)經(jīng)過第一反相器Ul后變成低電平信號(hào)，作為第一片選信號(hào)輸入到第一鎖存器12的第一片選端。控制信號(hào)經(jīng)過第一反相器Ul 變成低電平信號(hào)，再經(jīng)過第二反相器U2變成高電平信號(hào)，作為第二片選信號(hào)輸入到第二鎖存器13的第二片選端。預(yù)設(shè)第一鎖存器12和第二鎖存器13均為低電平使能有效，則此時(shí)第一鎖存器12選通，而第二鎖存器13未被選通。第一鎖存器12將從第一數(shù)據(jù)輸入接口 Al 接收到的數(shù)據(jù)通過第一數(shù)據(jù)輸出接口輸出。當(dāng)控制信號(hào)為低電平信號(hào)時(shí)，則第二鎖存器13 選通，第一鎖存器12為選通，第二鎖存器13將從第二數(shù)據(jù)輸入接口 A2接收到的數(shù)據(jù)通過第二數(shù)據(jù)輸出接口輸出。在本實(shí)施例中，通過第一反相器Ul和第二反相器U2的設(shè)置，不僅可以實(shí)現(xiàn)了片選信號(hào)的生成，而且當(dāng)前級(jí)控制器20輸出的控制信號(hào)不是標(biāo)準(zhǔn)電平或波形不理想，可以通過第一反相器Ul和第二反相器U2對(duì)控制信號(hào)的波形進(jìn)行整形，并平衡信號(hào)延時(shí)，提高了輸入接口擴(kuò)展電路10的性能。在本實(shí)施例中，片選模塊11還可以包括分壓?jiǎn)卧?12，分壓?jiǎn)卧?12包括第一電阻 Rl和第二電阻R2，第一電阻Rl連接在控制信號(hào)輸入端與第一反相器Ul的輸入端之間。第二電阻R2連接在控制信號(hào)輸入端與地接點(diǎn)之間。當(dāng)控制信號(hào)的電壓范圍不符合片選單元 111或鎖存器的輸入電壓時(shí)，可以首先對(duì)控制信號(hào)進(jìn)行分壓處理，以使控制信號(hào)符合輸入電壓的范圍。第一電阻Rl和第二電阻R2的阻值可以根據(jù)實(shí)際的分壓要求來具體設(shè)定。通過兩個(gè)電阻組成該分壓?jiǎn)卧?12，結(jié)構(gòu)簡(jiǎn)單，分壓?jiǎn)卧?12開可以采用其他電路結(jié)構(gòu)，以實(shí)現(xiàn)對(duì)控制信號(hào)進(jìn)行分壓處理的目的即可，不以本實(shí)施例為限。在本實(shí)施例中，片選模塊11還可以包括濾波單元113，濾波單元113包括第一電容 Cl和第二電容C2，第一電容Cl和第二電容C2并聯(lián)后，連接在第一反相器Ul的輸入端與地接點(diǎn)之間。通過濾波單元113的設(shè)置，可以濾除噪聲及干擾信號(hào)，進(jìn)一步提高輸入接口擴(kuò)展電路10的穩(wěn)定性。在本實(shí)施例中，鎖存器具體可以采用74HC373，也可以采用其他型號(hào)的鎖存器實(shí)現(xiàn)。以下以型號(hào)為74HC373的鎖存器為例對(duì)本實(shí)施例提供的輸入接口擴(kuò)展電路10作詳細(xì)地說明。74HC373鎖存器的數(shù)據(jù)輸入管腳包括D0-D7八位，數(shù)據(jù)輸出管腳包括QOQ 7八位， 可以選用D0-D3四位作為數(shù)據(jù)輸入接口，將D4-D7四個(gè)管腳接地，數(shù)據(jù)輸入接口可以根據(jù)實(shí)際的數(shù)據(jù)的位數(shù)來具體設(shè)置。將兩片74HC373鎖存器的LE管腳均接入高電平，使鎖存器處于輸出隨輸入變化的工作狀態(tài)，兩片74HC373鎖存器的D0-D3管腳分別對(duì)應(yīng)連接后，連接至處理器30的輸入接口。將兩片74HC373鎖存器分別作為第一鎖存器12和第二鎖存器13， 第一反相器Ul的輸出連接至第一鎖存器12的/OE管腳，第二反相器U2的輸出端連接至第二鎖存器13的/OE管腳。當(dāng)前級(jí)控制器20產(chǎn)生的控制信號(hào)為高電平時(shí)，該控制信號(hào)經(jīng)過分壓?jiǎn)卧?12的分壓處理，經(jīng)過濾波單元113的濾波處理，經(jīng)過第一反相器Ul反相后變成低電平，第一鎖存器12選通，第一鎖存器12的D0-D3管腳上輸入的數(shù)據(jù)通過Q0-Q3管腳輸出，第二反相器U2的輸出為高電平，第二鎖存器13未被選通，則通過處理器30的輸入接口輸入處理器30的數(shù)據(jù)為通過第一鎖存器12輸入的數(shù)據(jù)。當(dāng)前級(jí)控制器20產(chǎn)生的控制信號(hào)為低電平時(shí)，該控制信號(hào)經(jīng)過分壓?jiǎn)卧?12的分壓處理，經(jīng)過濾波單元113的濾波處理， 經(jīng)過第一反相器Ul和第二反相器U2兩次反相后變成低電平，第二鎖存器13選通，第二鎖存器13的D0-D3管腳上輸入的數(shù)據(jù)通過Q0-Q3管腳輸出，第一反相器Ul的輸出為高電平， 第一鎖存器12未被選通，則通過處理器30的輸入接口輸入處理器30的數(shù)據(jù)為通過第二鎖存器13輸入的數(shù)據(jù)。圖3為本發(fā)明實(shí)施例提供的又一種輸入接口擴(kuò)展電路結(jié)構(gòu)示意圖。如圖3所示， 在本實(shí)施例中，片選模塊11具體包括地址譯碼器121，地址譯碼器121包括地址端、第一輸出端和第二輸出端。地址端與控制信號(hào)輸入端相連，第一輸出端與第一片選信號(hào)輸出端相連，第二輸出端與第二片選信號(hào)輸出端相連。地址譯碼器121用于對(duì)地址端輸入的控制信號(hào)對(duì)應(yīng)的地址進(jìn)行譯碼，產(chǎn)生第一片選信號(hào)和第二片選信號(hào)，并分別通過第一輸出端和第二輸出端輸出。通過地址譯碼器121的設(shè)置，可以靈活地實(shí)現(xiàn)多路輸入的擴(kuò)展。例如，當(dāng)需要將多組數(shù)據(jù)輸入到處理器30中進(jìn)行處理，而處理器30中只有一組數(shù)據(jù)接口可用時(shí)，可以設(shè)置多
6個(gè)鎖存器，如四個(gè)，分別為第一鎖存器12、第二鎖存器13、第三鎖存器14和第四鎖存器15， 則片選模塊11可以設(shè)置為具有兩個(gè)地址端和四個(gè)輸出端的地址譯碼器121。相應(yīng)地，控制信號(hào)也為兩個(gè)，片選信號(hào)則為四個(gè)，以分別控制一個(gè)鎖存器。當(dāng)控制信號(hào)為00時(shí)，輸出的片選信號(hào)為0111，則第一鎖存器12選通，處理器30處理的為第一鎖存器12的第一數(shù)據(jù)輸入接口 Al輸入的數(shù)據(jù)。當(dāng)控制信號(hào)為01時(shí)，輸出的片選信號(hào)為1011，則第二鎖存器13選通， 處理器30處理的為第二鎖存器13的第二數(shù)據(jù)輸入接口 A2輸入的數(shù)據(jù)。當(dāng)控制信號(hào)為10 時(shí)，輸出的片選信號(hào)為1101，則第三鎖存器14選通，處理器30處理的為第三鎖存器14的第三數(shù)據(jù)輸入接口 A3輸入的數(shù)據(jù)。當(dāng)控制信號(hào)為11時(shí)，輸出的片選信號(hào)為1110，則第四鎖存器15選通，處理器30處理的為第四鎖存器15的第四數(shù)據(jù)輸入接口 A4輸入的數(shù)據(jù)。這樣就實(shí)現(xiàn)了四組數(shù)據(jù)輸入共用處理器30的同一組輸入接口，實(shí)現(xiàn)了對(duì)處理器30輸入接口的擴(kuò)展。本發(fā)明實(shí)施例提供一種控制裝置，該控制裝置包括處理器，還包括本發(fā)明任意實(shí)施例提供的輸入接口擴(kuò)展電路。輸入接口擴(kuò)展電路的第一鎖存器的第一數(shù)據(jù)輸出接口與處理器的輸入接口相連。本發(fā)明實(shí)施例提供的控制裝置，通過輸入接口擴(kuò)展電路的設(shè)置，可以實(shí)現(xiàn)對(duì)處理器接口的擴(kuò)展，而無需改變處理器的接口的結(jié)構(gòu)。解決了當(dāng)處理器的輸入接口有限而無法滿足輸入數(shù)據(jù)的需要時(shí)，需頻繁地進(jìn)行插線拆線工作，或者選擇價(jià)格昂貴的多接口的處理芯片的問題，提高了輸入接口擴(kuò)展的靈活性。最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對(duì)前述實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換； 而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種輸入接口擴(kuò)展電路，其特征在于，包括片選模塊，包括控制信號(hào)輸入端、第一片選信號(hào)輸出端和第二片選信號(hào)輸出端，所述片選模塊用于根據(jù)從所述控制信號(hào)輸入端輸入的控制信號(hào)，產(chǎn)生第一片選信號(hào)和第二片選信號(hào)，并分別通過所述第一片選信號(hào)輸出端和所述第二片選信號(hào)輸出端輸出；第一鎖存器，包括第一片選端、第一數(shù)據(jù)輸入接口和第一數(shù)據(jù)輸出接口，所述第一片選端與所述片選模塊的第一片選信號(hào)輸出端相連，所述第一鎖存器用于在所述第一片選信號(hào)的控制下，將從所述第一數(shù)據(jù)輸入接口接收到的數(shù)據(jù)通過所述第一數(shù)據(jù)輸出接口輸出；第二鎖存器，包括第二片選端、第二數(shù)據(jù)輸入接口和第二數(shù)據(jù)輸出接口，所述第二片選端與所述片選模塊的第二片選信號(hào)輸出端相連，所述第二數(shù)據(jù)輸出接口與所述第一鎖存器的第一數(shù)據(jù)輸出接口相連，所述第二鎖存器用于在所述第二片選信號(hào)的控制下，將從所述第二數(shù)據(jù)輸入接口接收到的數(shù)據(jù)通過所述第二數(shù)據(jù)輸出接口輸出。
2.根據(jù)權(quán)利要求1所述的輸入接口擴(kuò)展電路，其特征在于所述片選模塊包括片選單元，所述片選單元包括第一反相器和第二反相器； 所述第一反相器的輸入端與所述控制信號(hào)輸入端相連； 所述第一反相器的輸出端與所述第二反相器的輸入端相連； 所述第一反相器的輸出端與所述第一鎖存器的第一片選端相連； 所述第二反相器的輸出端與所述第二鎖存器的第二片選端相連。
3.根據(jù)權(quán)利要求2所述的輸入接口擴(kuò)展電路，其特征在于，所述片選模塊還包括分壓?jiǎn)卧?，所述分壓?jiǎn)卧ǖ谝浑娮?，連接在所述控制信號(hào)輸入端與所述第一反相器的輸入端之間； 第二電阻，連接在所述控制信號(hào)輸入端與地接點(diǎn)之間。
4.根據(jù)權(quán)利要求3所述的輸入接口擴(kuò)展電路，其特征在于，所述片選模塊還包括濾波單元，所述濾波單元包括第一電容和第二電容，所述第一電容和所述第二電容并聯(lián)，連接在所述第一反相器的輸入端與所述地接點(diǎn)之間。
5.根據(jù)權(quán)利要求1所述的輸入接口擴(kuò)展電路，其特征在于所述片選模塊包括地址譯碼器，所述地址譯碼器包括地址端、第一輸出端和第二輸出端；所述地址端與所述控制信號(hào)輸入端相連，所述第一輸出端與所述第一片選信號(hào)輸出端相連，所述第二輸出端與所述第二片選信號(hào)輸出端相連；所述地址譯碼器用于對(duì)所述地址端輸入的所述控制信號(hào)對(duì)應(yīng)的地址進(jìn)行譯碼，產(chǎn)生所述第一片選信號(hào)和所述第二片選信號(hào)，并分別通過所述第一輸出端和所述第二輸出端輸出ο
6.一種控制裝置，包括處理器，其特征在于，還包括 如權(quán)利要求1-5任一所述的輸入接口擴(kuò)展電路；所述輸入接口擴(kuò)展電路的第一鎖存器的第一數(shù)據(jù)輸出接口與所述處理器的輸入接口相連。
全文摘要
本發(fā)明提供一種輸入接口擴(kuò)展電路及控制裝置，輸入接口擴(kuò)展電路，包括片選模塊、第一鎖存器和第二鎖存器。片選模塊用于根據(jù)從控制信號(hào)輸入端輸入的控制信號(hào)，產(chǎn)生第一片選信號(hào)和第二片選信號(hào)，并分別通過第一片選信號(hào)輸出端和第二片選信號(hào)輸出端輸出。第一鎖存器用于在第一片選信號(hào)的控制下，將從第一數(shù)據(jù)輸入接口接收到的數(shù)據(jù)通過第一數(shù)據(jù)輸出接口輸出。第二數(shù)據(jù)輸出接口與第一鎖存器的第一數(shù)據(jù)輸出接口相連，第二鎖存器用于在第二片選信號(hào)的控制下，將從第二數(shù)據(jù)輸入接口接收到的數(shù)據(jù)通過第二數(shù)據(jù)輸出接口輸出。本發(fā)明提供的輸入接口擴(kuò)展電路及控制裝置，可以實(shí)現(xiàn)對(duì)處理器輸入接口的擴(kuò)展，提高輸入接口擴(kuò)展的靈活性。
文檔編號(hào)G06F13/20GK102279824SQ20111024678
公開日2011年12月14日 申請(qǐng)日期2011年8月24日 優(yōu)先權(quán)日2011年8月24日
發(fā)明者吳志友, 景海林 申請(qǐng)人:中國北車股份有限公司大連電力牽引研發(fā)中心