接口電路中的輸出電路的制作方法
【專利說(shuō)明】
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及接口設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種接口電路中的輸出電路。
【【背景技術(shù)】】
[0002]DDR(DoubIe Data Rate，雙倍數(shù)據(jù)速率)技術(shù)，即在時(shí)鐘的上升沿和下降沿都傳送數(shù)據(jù)，能在保持時(shí)鐘速率不變的情況下將數(shù)據(jù)傳送速率提高一倍，因此，DDR接口廣泛用于芯片之間的互連，如ASIC(Applicat1n Specific Integrated Circuit，專用集成電路)和SDRAM (Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)之間的接口。
[0003]隨著工作速度的提高，現(xiàn)有的很多DDR接口(例如，DDR2/DDR3/LPDDR2/LPDDR3接口等)不但對(duì)輸出驅(qū)動(dòng)電阻的大小有要求，而且對(duì)輸出驅(qū)動(dòng)電阻的線性度也有比較嚴(yán)格的要求，其要求輸出電壓在從O至電源電壓的變化過(guò)程始終保持在一定范圍內(nèi)(比如，
+/_10% ) ο
[0004]但由于CMOS (Complementary Metal Oxide Semiconductor)管本身的局限，通常需要CMOS管串聯(lián)電阻做成小單元來(lái)改善電阻的線性度，然后通過(guò)進(jìn)一步調(diào)整小單元的數(shù)量來(lái)達(dá)到所要求的電阻的大小，例如，由CMOS管串聯(lián)電阻作成小電阻單元，小單元根據(jù)工藝、溫度及電壓的變化調(diào)整出一個(gè)240歐姆的大電阻單元，大電阻單元根據(jù)實(shí)際工作需要配置成34.4，40，48歐姆等不同的輸出驅(qū)動(dòng)電阻。如此設(shè)置將導(dǎo)致小單元數(shù)量眾多，從而造成CMOS管及電阻所占芯片面積過(guò)大，不利于芯片小型化。
[0005]此外，根據(jù)設(shè)計(jì)要求，接口電路的輸出電路的輸出信號(hào)的上升沿和下降沿的速度越快，越有利于減小碼間干擾，提高工作速度。因此，有必要在不付出特別多代價(jià)的情況下，提高輸出信號(hào)的上升沿和下降沿的速度。
[0006]因此，有必要提供一種改進(jìn)的技術(shù)方案來(lái)解決上述問(wèn)題。
【【實(shí)用新型內(nèi)容】】
[0007]本實(shí)用新型的目的在于提供一種接口電路中的輸出電路，利用輸出電路中的冗余電路來(lái)形成預(yù)加重電路，提高波形上升下降沿速度。
[0008]為了解決上述問(wèn)題，本實(shí)用新型提供一種接口電路中的輸出電路，其包括:一個(gè)或多個(gè)連接于電源端和驅(qū)動(dòng)輸出端之間的輸出驅(qū)動(dòng)電路，每個(gè)輸出驅(qū)動(dòng)電路包括連接于電源端和驅(qū)動(dòng)輸出端之間的多個(gè)輸出驅(qū)動(dòng)模塊，每個(gè)輸出驅(qū)動(dòng)模塊包括一個(gè)輸出驅(qū)動(dòng)開(kāi)關(guān)，每個(gè)輸出驅(qū)動(dòng)開(kāi)關(guān)具有連接至所述電源端的第一連接端，連接至所述驅(qū)動(dòng)輸出端的第二連接端和控制端；與所述輸出驅(qū)動(dòng)電路對(duì)應(yīng)的一個(gè)或多個(gè)輸出控制邏輯電路，每個(gè)輸出控制邏輯電路包括與各個(gè)輸出驅(qū)動(dòng)模塊對(duì)應(yīng)的多個(gè)輸出控制邏輯模塊，每個(gè)輸出控制邏輯模塊包括輸入單元、脈沖產(chǎn)生單元和選擇單元，外部輸入的輸入控制信號(hào)經(jīng)過(guò)輸入單元被連接至所述選擇單元的第一輸入端，外部輸入的輸入控制信號(hào)經(jīng)過(guò)脈沖產(chǎn)生單元被連接至所述選擇單元的第二輸入端，所述脈沖產(chǎn)生單元在所述輸入控制信號(hào)翻轉(zhuǎn)時(shí)產(chǎn)生并輸出短時(shí)脈沖信號(hào)，所述選擇單元的輸出端連接至對(duì)應(yīng)輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)的控制端，多個(gè)外部輸入的使能控制信號(hào)中的對(duì)應(yīng)一個(gè)被連接至所述選擇單元的控制端，在對(duì)應(yīng)的外部輸入的使能控制信號(hào)為有效時(shí)，所述選擇單元選擇其第一輸入端的信號(hào)輸出，此時(shí)所述選擇單元對(duì)應(yīng)的輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)能夠由外部輸入的輸入控制信號(hào)所控制，在對(duì)應(yīng)的輸入的使能控制信號(hào)為無(wú)效時(shí)，所述選擇單元選擇其第二輸入端的信號(hào)輸出，此時(shí)所述脈沖產(chǎn)生單元產(chǎn)生的短時(shí)脈沖信號(hào)經(jīng)過(guò)所述選擇單元驅(qū)動(dòng)對(duì)應(yīng)的輸出驅(qū)動(dòng)開(kāi)關(guān)短時(shí)導(dǎo)通。
[0009]進(jìn)一步的，每個(gè)輸出驅(qū)動(dòng)模塊還包括一個(gè)電阻，該輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)與該電阻串聯(lián)在電源端和驅(qū)動(dòng)輸出端之間；或者，每個(gè)輸出驅(qū)動(dòng)電路包括一個(gè)電阻，各個(gè)輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)并聯(lián)在一起，所述電阻和各個(gè)并聯(lián)的輸出驅(qū)動(dòng)開(kāi)關(guān)串聯(lián)在電源端和驅(qū)動(dòng)輸出端之間。
[0010]進(jìn)一步的，所述輸出驅(qū)動(dòng)開(kāi)關(guān)為PMOS晶體管，PMOS晶體管的源極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第一連接端，PMOS晶體管的漏極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第二連接端，PMOS晶體管的柵極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的控制端，所述電源端為輸入電源端；或者所述輸出驅(qū)動(dòng)開(kāi)關(guān)為NMOS晶體管，NMOS晶體管的源極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第一連接端，NMOS晶體管的漏極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第二連接端，?OS晶體管的柵極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的控制端，所述電源?而為接地立而。
[0011]與現(xiàn)有技術(shù)相比，本實(shí)用新型利用輸出驅(qū)動(dòng)電路中不使用的輸出驅(qū)動(dòng)開(kāi)關(guān)的路徑來(lái)形成預(yù)加重電路，提高波形上升下降沿速度，利于減小碼間干擾，提高工作速度。
【【附圖說(shuō)明】】
[0012]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0013]圖1為本實(shí)用新型在一個(gè)實(shí)施例中的輸出電路的模塊示意圖；
[0014]圖2為圖1中的輸出驅(qū)動(dòng)電路在第一實(shí)施例中的電路示意圖；
[0015]圖3為圖1中的輸出驅(qū)動(dòng)電路在第二實(shí)施例中的電路示意圖；
[0016]圖4為圖1中的輸出驅(qū)動(dòng)電路在第二實(shí)施例中的電路示意圖；
[0017]圖5為圖1中的輸出控制邏輯電路在一個(gè)實(shí)施例中的電路示意圖。
【【具體實(shí)施方式】】
[0018]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。
[0019]此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本實(shí)用新型至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說(shuō)明書(shū)中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。除非特別說(shuō)明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0020]請(qǐng)參考圖1所示，其為本實(shí)用新型在一個(gè)實(shí)施例中的輸出電路的模塊示意圖，所述輸出電路包括輸出驅(qū)動(dòng)電路110和輸出控制邏輯電路120。
[0021]所述輸出驅(qū)動(dòng)電路110連接于電源端VIN和驅(qū)動(dòng)輸出端VO之間。所述輸出邏輯電路120接收外部輸入的輸入控制信號(hào)DIN和外部輸入的使能控制信號(hào)OE?；谕獠枯斎氲氖鼓芸刂菩盘?hào)OE可以調(diào)整整個(gè)輸出驅(qū)動(dòng)電路110的整體電阻值，比如可以將整個(gè)輸出驅(qū)動(dòng)電路110的整體電阻值校準(zhǔn)調(diào)整為240歐姆。這樣，通過(guò)將兩個(gè)或多個(gè)輸出驅(qū)動(dòng)電路110并聯(lián)可以得到34.4,40,48歐姆等不同的電阻值的輸出驅(qū)動(dòng)。比如將5個(gè)電阻值為240歐姆的輸出驅(qū)動(dòng)電路110并聯(lián)可以得到電阻值為48歐姆的輸出驅(qū)動(dòng)。
[0022]圖1中只是示出了一個(gè)所述輸出驅(qū)動(dòng)電路110和對(duì)應(yīng)的一個(gè)輸出控制邏輯電路120，在其他實(shí)施例中，還可以包括有多個(gè)輸出驅(qū)動(dòng)電路110和多個(gè)對(duì)應(yīng)的輸出控制邏輯電路 120。
[0023]圖2為圖1中的一個(gè)輸出驅(qū)動(dòng)電路在第一實(shí)施例中的電路示意圖。如圖2所示的，所述輸出驅(qū)動(dòng)電路包括連接于輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間的多個(gè)輸出驅(qū)動(dòng)模塊。每個(gè)輸出驅(qū)動(dòng)模塊包括一個(gè)PMOS晶體管MPl至MPn和一個(gè)電阻Rl_Rn，其中PMOS晶體管MPl和電阻Rl串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間，PMOS晶體管MP2和電阻R2串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間，……，PM0S晶體管MPn和電阻Rn串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間。對(duì)于每個(gè)PMOS晶體管，其源極接輸入電源端VIN，其漏極接對(duì)應(yīng)的電阻的一端，對(duì)應(yīng)的電阻的另一端接驅(qū)動(dòng)輸出端W。
[0024]通過(guò)控制其柵極的輸入信號(hào)，徹底截止某個(gè)PMOS晶體管可以改變整個(gè)輸出驅(qū)動(dòng)電路110的電阻值，根據(jù)工藝、溫度及電壓的變化，通過(guò)調(diào)整外部輸入的使能控制信號(hào)來(lái)調(diào)整能夠?qū)ǖ腜MOS晶體管的數(shù)量可以使得整個(gè)輸出驅(qū)動(dòng)電路110的電阻值為預(yù)定電阻值。在一個(gè)實(shí)施例中，該預(yù)定電阻值可以為240歐姆。
[0025]圖3為圖1中的輸出驅(qū)動(dòng)電路110在第二實(shí)施例中的電路示意圖。與圖2中不同的是，各個(gè)PMOS晶體管MPl至MPn都并聯(lián)在一起，這些并聯(lián)的PMOS晶體管MPl至MPn與一個(gè)電阻Rll串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間。這樣做的優(yōu)點(diǎn)在于:不需要每個(gè)輸出驅(qū)動(dòng)模塊都串聯(lián)一個(gè)電阻，整個(gè)輸出驅(qū)動(dòng)電路110只需要一個(gè)小于預(yù)定電阻值，比如240的電阻，通過(guò)調(diào)整能夠?qū)ǖ腜MOS晶體管的數(shù)量可以使得整個(gè)輸出驅(qū)動(dòng)電路110的電阻值為預(yù)定電阻值，這樣可以大幅減小串聯(lián)電阻數(shù)量，從而減小該輸出驅(qū)動(dòng)電阻所占用的芯片面積，節(jié)省芯片成本。
[0026]圖4為圖1中的輸出驅(qū)動(dòng)電路110在第三實(shí)施例中的電路示意圖。與圖3中不同的是，并聯(lián)的各個(gè)PMOS晶體管MPl至MPn和電阻R21的串聯(lián)位置發(fā)生了互換，電阻R21的一端與輸入電源端VIN相連，PMOS晶體管MPl至MPn的漏極接所述驅(qū)動(dòng)輸出端W。
[0027]在其他實(shí)施例中，所述輸出驅(qū)動(dòng)電路也可以連接在驅(qū)動(dòng)輸出端VO和接地端之間，此時(shí)，圖2、圖3和圖4中的PMOS晶體管都需要更改為NMOS晶體管，NMOS晶體管的源極與接地端相連，NMOS晶體管的漏極與驅(qū)動(dòng)輸出端VO相連。其具體的原理都與上文相同，因此在本文中并未用【附圖說(shuō)明】。
[0028]鑒于圖2、圖3和圖4給出的實(shí)施例，以及NMOS晶體管用于輸出驅(qū)動(dòng)電路中的實(shí)施例，可以看出，本實(shí)用新型中的輸出驅(qū)動(dòng)電路包括連接于電源端和驅(qū)動(dòng)輸出端之間的多個(gè)輸出驅(qū)動(dòng)模塊，每個(gè)輸出驅(qū)動(dòng)模塊包括一個(gè)輸出驅(qū)動(dòng)開(kāi)關(guān)，每個(gè)輸出驅(qū)動(dòng)開(kāi)關(guān)具有連接至所述電源端的第一連接端，連接至所述驅(qū)動(dòng)輸出端的第二連接端和控制端。PMOS晶體管和NMOS晶體管就是所述輸出驅(qū)動(dòng)