專利名稱：內(nèi)存供電系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種內(nèi)存供電系統(tǒng)。
背景技術(shù)：
現(xiàn)在，伴隨著服務(wù)器中的內(nèi)存DIMM(Dual In-line Memory Module,雙列直插內(nèi)存模塊)的數(shù)目越來越多，系統(tǒng)為內(nèi)存供電的電壓調(diào)節(jié)器所需提供的最大功耗也越來越大。如當(dāng)主板上設(shè)置有3個(gè)DIMM內(nèi)存插槽時(shí)，電壓調(diào)節(jié)器的相數(shù)只需設(shè)置為一相即可滿足內(nèi)存的供電需求；當(dāng)主板上設(shè)置有6個(gè)DIMM插槽時(shí)，電壓調(diào)節(jié)器的相數(shù)則需設(shè)置為兩相才能滿足內(nèi)存的供電需求。然而，當(dāng)主板上設(shè)置有6個(gè)內(nèi)存插槽時(shí)，但并不代表這6個(gè)內(nèi)存插槽會被同時(shí)使用，此時(shí)，電壓調(diào)節(jié)器卻仍工作在為主板上的6個(gè)內(nèi)存插槽提供最大相數(shù)的狀態(tài)下，如此造成了電壓調(diào)節(jié)器能耗的損失及電能的浪費(fèi)。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種可根據(jù)內(nèi)存插槽的使用數(shù)目來設(shè)置電壓調(diào)節(jié)器的供電相數(shù)的內(nèi)存供電系統(tǒng)。—種內(nèi)存供電系統(tǒng),包括
一控制單元，所述控制單元包括BIOS及與一所述BIOS相連的控制芯片，所述BIOS用于根據(jù)內(nèi)存插槽上有效的內(nèi)存模組數(shù)控制所述控制芯片輸出控制信號；
一通過GPIO總線與所述控制芯片相連的電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器根據(jù)接收的來自控制芯片所輸出的電平信號改變其供電模式，以為插接至內(nèi)存插槽內(nèi)的內(nèi)存模組提供不同的工作電壓。上述內(nèi)存供電系統(tǒng)可通過所述BIOS的設(shè)置來控制所述電壓調(diào)節(jié)器的供電模式，從而使得所述電壓調(diào)節(jié)器按照所述內(nèi)存模組實(shí)際的需求來提供電壓，如此避免了所述電壓調(diào)節(jié)器一直供電在全相供電模式下，降低了電壓調(diào)節(jié)器能耗的損失。


圖I是本發(fā)明內(nèi)存供電系統(tǒng)的較佳實(shí)施方式與內(nèi)存模組的結(jié)構(gòu)圖。圖2是圖I的電路連接示意圖。主要元件符號說明 _
控制單元 10_
內(nèi)存模組 20
上拉電路 30_
電壓調(diào)節(jié)f 40內(nèi)存插槽 60 —
BIOS~00
控制芯片 102 電阻
電源_Vcc如下具體實(shí)施方式
將結(jié)合上述附圖進(jìn)一步說明本發(fā)明。
具體實(shí)施例方式下面結(jié)合附圖及較佳實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)描述
請參考圖I，本發(fā)明內(nèi)存供電系統(tǒng)用于為插接至內(nèi)存插槽60內(nèi)的內(nèi)存模組20供電，所述內(nèi)存供電系統(tǒng)的較佳實(shí)施方式包括一控制單兀10、一上拉電路30及一電壓調(diào)節(jié)器40,所述控制單元10分別與所述內(nèi)存插槽60、上拉電路30相連，所述電壓調(diào)節(jié)器40與所述內(nèi)存插槽60及上拉電路30相連。請參考圖2，本實(shí)施方式中，主板上設(shè)置8個(gè)內(nèi)存插槽60，所述內(nèi)存插槽60為DIMM內(nèi)存插槽。所述控制單元10包括BI0S(Basic Input/Output System,基本輸入輸出系統(tǒng))100及一與所述BIOS 100相連的控制芯片102，所述控制芯片102可為一 PCH (PlatformController Hub,平臺控制中樞)芯片或者一南橋芯片,所述控制芯片102通過第一及第二 GPIO總線將其控制信號傳輸至所述電壓調(diào)節(jié)器40，所述控制芯片102還通過SMBus總線(System Management Bus,系統(tǒng)管理總線)來讀取插接至所述內(nèi)存插槽60內(nèi)的內(nèi)存模組20的信息，如內(nèi)存容量、頻率、型號、位置等信息，此信息均可顯示在BIOS界面內(nèi)，以方便用戶根據(jù)此類信息來通過所述BIOS 100設(shè)置所述電壓調(diào)節(jié)器40的供電模式。所述上拉電路30包括兩電阻R1、R2，所述電阻R1、R2的一端電連接于一電源Vcc，另一端分別與所述第一、第二 GPIO總線相連。當(dāng)?shù)谝?、第?GPIO總線上為高電平信號時(shí)，所述電阻Rl、R2用于維持第一、第二 GPIO總線上的高電平信號，使得所述控制芯片102的控制信號可完整地傳輸至所述電壓調(diào)節(jié)器40。當(dāng)然，其他實(shí)施方式中，所述上拉電路30亦可省略。使用時(shí)，用戶可以通過所述BIOS 100來設(shè)置所述電壓調(diào)節(jié)器40的供電模式，即設(shè)置所述電壓調(diào)節(jié)器40采用幾相供電模式。比如，當(dāng)插接于所述內(nèi)存插槽60上有效的內(nèi)存模組數(shù)不大于3時(shí)，用戶則可通過所述BIOS 100設(shè)置所述電壓調(diào)節(jié)器40為一相供電模式；當(dāng)插接于所述內(nèi)存插槽60上有效內(nèi)存模組的數(shù)大于3且不大于6時(shí)，用戶則可通過所述BIOS 100設(shè)置所述電壓調(diào)節(jié)器40為兩相供電模式；當(dāng)插接于所述內(nèi)存插槽60上有效地內(nèi)存模組的數(shù)大于6時(shí)，用戶則可通過所述BIOS 100設(shè)置所述電壓調(diào)節(jié)器40為全相供電模式。下面將對電壓調(diào)節(jié)器如何根據(jù)控制信號來實(shí)現(xiàn)不同供電模式的輸出進(jìn)行描述。當(dāng)用戶從BIOS 100中設(shè)置所述電壓調(diào)節(jié)器40為一相供電模式時(shí)，所述控制芯片102分別輸出低電平的控制信號至所述第一、第二GPIO總線上，所述電壓調(diào)節(jié)器40的第一、第二 GPIO總線接收到低電平的控制信號后，所述電壓調(diào)節(jié)器40進(jìn)入一相供電模式，并通過導(dǎo)線來為所述內(nèi)存模組20提供一相電壓；當(dāng)用戶從BIOS 100中設(shè)置所述電壓調(diào)節(jié)器40為兩相供電模式時(shí)，所述控制芯片102輸出一低電平的控制信號至與所述第一 GPIO總線上，并輸出一高電平的控制信號至所述第二 GPIO總線上，所述電壓調(diào)節(jié)器40的第一 GPIO總線接收到低電平的控制信號，且第二 GPIO總線接收到高電平的控制信號后，所述電壓調(diào)節(jié)器40進(jìn)入兩相供電模式，并通過導(dǎo)線來為所述內(nèi)存模組20提供兩相電壓；當(dāng)用戶從BIOS 100中設(shè)置所述電壓調(diào)節(jié)器40為全相供電模式時(shí)，所述控制芯片102輸出高電平的控制信號至所述第一、第二 GPIO總線上，所述電壓調(diào)節(jié)器40的第一、第二 GPIO總線接收到高電平的控制信號后，所述電壓調(diào)節(jié)器40進(jìn)入全相供電模式，并通過導(dǎo)線來為所述內(nèi)存模組20提供全相電壓。另外，默認(rèn)模式下，即用戶尚未更改BIOS內(nèi)的設(shè)置時(shí)，所述控制芯片102輸出高電平的控制信號至與所述第一、第二 GPIO總線上，即此時(shí)所述電壓調(diào)節(jié)器40進(jìn)入全相供電模式。上述內(nèi)存供電系統(tǒng)可通過所述BIOS 100的設(shè)置來控制所述電壓調(diào)節(jié)器40的供電模式，從而使得所述電壓調(diào)節(jié)器40按照所述內(nèi)存模組20實(shí)際的需求來提供電壓，避免了所 述電壓調(diào)節(jié)器40 —直工作在全相供電模式下，降低了電壓調(diào)節(jié)器40能耗的損失。
權(quán)利要求
1.一種內(nèi)存供電系統(tǒng)，包括 一控制單元，所述控制單元包括BIOS及一與所述BIOS相連的控制芯片，所述BIOS用于根據(jù)內(nèi)存插槽上有效的內(nèi)存模組數(shù)控制所述控制芯片輸出控制信號；以及 一通過GPIO總線與所述控制芯片相連的電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器根據(jù)接收的來自控制芯片所輸出的控制信號改變其供電模式，以為插接至內(nèi)存插槽內(nèi)的內(nèi)存模組提供不同的工作電壓。
2.如權(quán)利要求I所述的內(nèi)存供電系統(tǒng)，其特征在于所述內(nèi)存供電系統(tǒng)還包括一上拉電路，所述上拉電路包括至少一電阻，所述電阻一端與一電源電壓相連，另一端連接于所述GPIO總線上。
3.如權(quán)利要求2所述的內(nèi)存供電系統(tǒng)，其特征在于所述控制芯片為PCH芯片或南橋
4.如權(quán)利要求I所述的內(nèi)存供電系統(tǒng),其特征在于當(dāng)內(nèi)存插槽上有效的內(nèi)存模組數(shù)不大于3時(shí)，所述BIOS設(shè)置所述電壓調(diào)節(jié)器為一相供電模式；當(dāng)內(nèi)存插槽上的有效內(nèi)存模組數(shù)大于3且不大于6時(shí)，所述BIOS設(shè)置所述電壓調(diào)節(jié)器為兩相供電模式；當(dāng)內(nèi)存插槽上的有效地內(nèi)存模組數(shù)大于6時(shí)，所述BIOS設(shè)置所述電壓調(diào)節(jié)器為全相供電模式。
5.如權(quán)利要求I所述的內(nèi)存供電系統(tǒng)，其特征在于所述內(nèi)存插槽為DIMM內(nèi)存插槽。
全文摘要
一種內(nèi)存供電系統(tǒng)，包括一控制單元及一電壓調(diào)節(jié)器，所述控制單元包括一BIOS及與一所述BIOS相連的控制芯片，所述電壓調(diào)節(jié)器通過GPIO總線與所述控制芯片相連，所述BIOS用于根據(jù)內(nèi)存插槽上有效的內(nèi)存模組數(shù)控制所述控制芯片輸出控制信號，所述電壓調(diào)節(jié)器根據(jù)接收的來自控制芯片所輸出的電平信號改變其供電模式，以為插接至內(nèi)存插槽內(nèi)的內(nèi)存模組提供不同的工作電壓。本發(fā)明內(nèi)存供電系統(tǒng)避免了所述電壓調(diào)節(jié)器一直工作在全相供電模式下，降低了電壓調(diào)節(jié)器能耗的損失。
文檔編號G06F1/26GK102880269SQ20111019531
公開日2013年1月16日 申請日期2011年7月13日 優(yōu)先權(quán)日2011年7月13日
發(fā)明者吳亢, 田波 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司