專利名稱：：實現(xiàn)具有數(shù)據(jù)處理能力的動態(tài)隨機存儲器的接口方法
技術(shù)領(lǐng)域：
：本發(fā)明專利涉及數(shù)據(jù)處理系統(tǒng)的存儲器接口方法，尤其涉及實現(xiàn)具有數(shù)據(jù)處理能力的動態(tài)隨機存儲器(DRAM)的接口方法。
背景技術(shù)：
：在過去的幾十年里，處理器的性能一直按照摩爾定律以每18個月翻一番的驚人速度提升。這都得益于集成電路制造工藝和體系結(jié)構(gòu)技術(shù)的巨大提高。不過人們也開始意識到有越來越多的因素阻礙著處理器的性能進一步提升。其中"存儲墻"就是現(xiàn)有馮諾伊曼體系結(jié)構(gòu)中一個難以解決的問題。在以前的設(shè)計生產(chǎn)中，處理器與存儲器都是單獨設(shè)計與優(yōu)化的。處理器的制造工藝是以產(chǎn)生快速的邏輯為目標(biāo)；而存儲器DR雄的制造工藝是以獲得存儲密度為目的。因此采用不同的制造方法來得到了快速的處理器和價廉的高密度存儲器。但是這種方法也產(chǎn)生一個很嚴(yán)重的負(fù)面影響，那就是由于高速的處理器性能被慢速的DRAM主存所屏蔽，從而達(dá)不到它對整個系統(tǒng)所期望的性能提升。針對存儲墻問題，在傳統(tǒng)以處理器為中心的框架下，人們使用層次性存儲系統(tǒng)，并采用了大量的方法來減少或者隱藏存儲器的訪問延遲。這些技術(shù)包括改進大容量高速緩沖存儲器(Cache)、軟硬件預(yù)取、推斷執(zhí)行以及多線程技術(shù)等。但是，這些方法也不可避免得引入了更多的限制。如會增加失效情況下存儲器的訪問延遲，其中一些技術(shù)還更多的受到存儲器帶寬的限制。為了能夠從本質(zhì)上解決存儲墻的問題，必須從體系結(jié)構(gòu)入手。已有的一種解決方案就是PIM(ProcessorInMemory)體系結(jié)構(gòu)。它是隨著工藝的進步，處理器和DRAM存儲器能夠集成在一起而產(chǎn)生的。從而避免了傳統(tǒng)馮諾伊曼結(jié)構(gòu)的存儲墻性能瓶頸。PIM技術(shù)將邏輯器件直接集成到存儲器中，具有低延遲、高帶寬和低功耗等特性，使用PIM技術(shù)能夠從本質(zhì)上緩解存儲墻問題。在過去的十幾年里，全世界有不少大學(xué)或者研究機構(gòu)著手啟動研究這項技術(shù)，包括AcUvePage,IRAM,HTMT，DIVA,FlexRAM,BlueGeneBG/C,Pim-Lite和Gilgamesh等?？梢愿鶕?jù)這些PIM芯片在計算機系統(tǒng)中所起的作用而分為兩類。一類是處理器芯片，方法是把將大容量DRAM和一個合適的處理器集成到一個芯片并充當(dāng)處理器的地位。另一類是帶計算能力的存儲芯片，它是將PIM芯片代替原有的存儲器芯片，從而為原有的計算機系統(tǒng)提供更強的計算能力，如IRAM，F(xiàn)lexRAM。然而，這些存儲器芯片都由于滿足不了現(xiàn)有存儲器的時序協(xié)議而不能有效的集成到現(xiàn)有的數(shù)據(jù)處理系統(tǒng)中。綜上所述，具有數(shù)據(jù)處理能力的DRAM存儲器裝置急需一種易于集成到現(xiàn)有數(shù)據(jù)處理系統(tǒng)中的接口方法及相配套的系統(tǒng)結(jié)構(gòu)。通過采用與現(xiàn)有存儲器相同的時序協(xié)議與接口，將具有數(shù)據(jù)處理能力的DRAM存儲器裝置應(yīng)用于現(xiàn)有數(shù)據(jù)處理系統(tǒng)中，以提高現(xiàn)有數(shù)據(jù)處理系統(tǒng)的數(shù)據(jù)處理能力。
發(fā)明內(nèi)容本發(fā)明的目的提供一種實現(xiàn)具有數(shù)據(jù)處理能力的DRAM接口方法。該方法采用與現(xiàn)有存儲器相同的時序協(xié)議，提供對內(nèi)部數(shù)據(jù)處理單元的控制和對內(nèi)部存儲器的訪問。通過該接口方法與結(jié)構(gòu)，可以在不經(jīng)過任何硬件改動的情況下，有效的將具有數(shù)據(jù)處理能成到現(xiàn)有數(shù)據(jù)處理系統(tǒng)中。本發(fā)明的目的通過以下技術(shù)方案實現(xiàn)設(shè)計一種實現(xiàn)具有數(shù)據(jù)處理能力的DRAM接口方法，涉及相應(yīng)的應(yīng)用程序接口(API)函數(shù)、系統(tǒng)軟件支撐方法以及接口時序。具有數(shù)據(jù)處理能力的DRAM裝置內(nèi)部具有內(nèi)部存儲器和內(nèi)部數(shù)據(jù)處理單元，內(nèi)部存儲器存儲數(shù)據(jù)處理系統(tǒng)的程序和數(shù)據(jù)，內(nèi)部數(shù)據(jù)處理單元在存儲器內(nèi)部實現(xiàn)對所存儲數(shù)據(jù)的處理，以解決"存儲墻"的問題。數(shù)據(jù)處理系統(tǒng)中的主處理單元在對內(nèi)部存儲器進行訪問時，通過通用的訪存指令，由系統(tǒng)軟件中的存儲映射模塊將訪問映射為內(nèi)部存儲器對應(yīng)的物理地址；數(shù)據(jù)處理系統(tǒng)中的主處理單元在對內(nèi)部數(shù)據(jù)處理單元進行操作時，調(diào)用相應(yīng)的API函數(shù)，通過系統(tǒng)軟件中的存儲映射模塊將訪問映射為內(nèi)部數(shù)據(jù)處理單元對應(yīng)的物理地址。這兩種不同的訪問都通過通用的DRAM存儲器接口，以通用DRAM存儲器訪問時序發(fā)送到具有數(shù)據(jù)處理能力的DRAM存儲器。設(shè)計一種實現(xiàn)具有數(shù)據(jù)處理能力的DRAM接口方法相配套的系統(tǒng)結(jié)構(gòu)，在具有數(shù)據(jù)處理能力的DR趨存儲器內(nèi)部設(shè)置接口模塊對上述兩種不同的訪問進行處理。接口模塊通過地址線區(qū)分這兩種訪問，若為對內(nèi)部存儲器的訪問，直接將訪問信號連接到內(nèi)部存儲器接口，并對若干位地址線進行譯碼得到片選信號，以選擇相應(yīng)的內(nèi)部存儲單元響應(yīng)該訪問；若為對內(nèi)部凝:據(jù)處理單元的訪問，通過時序轉(zhuǎn)換單元，將DRAM訪問時序轉(zhuǎn)換為SRAM訪問時序，對內(nèi)部數(shù)據(jù)處理單元的控制寄存器進行訪問。實現(xiàn)具有數(shù)據(jù)處理能力的動態(tài)隨機存儲器(DRAM)接口方法，包括采用不同的流程處理對內(nèi)部存儲單元和內(nèi)部數(shù)據(jù)處理單元的訪問，采用通用存儲器的接口時序?qū)哂袛?shù)據(jù)處理能力的DRAM存儲器進行操作，由內(nèi)部接口單元區(qū)分對內(nèi)部存儲單元和內(nèi)部數(shù)據(jù)處理單元的訪問，并完成相應(yīng)的時序轉(zhuǎn)換，其特征在于所述接口方法通過通用訪存指令實現(xiàn)對內(nèi)部存儲單元的訪問，具體流程為A、數(shù)據(jù)處理系統(tǒng)的程序通過通用訪存指令發(fā)出對內(nèi)部存儲器的訪問；B、數(shù)據(jù)處理系統(tǒng)的系統(tǒng)軟件地址映射模塊將通用訪存指令中的地址映射為具有數(shù)據(jù)處理能力的DRAM存儲器地址的相應(yīng)物理空間；C、數(shù)據(jù)處理系統(tǒng)通過標(biāo)準(zhǔn)DRAM存儲器接口，發(fā)出符合標(biāo)準(zhǔn)DR認(rèn)存儲器接口時序的信號，對具有數(shù)據(jù)處理能力的DRAM存儲器進行訪問；所述接口方法通過API實現(xiàn)對內(nèi)部數(shù)據(jù)處理單元的訪問，具體流程為A、數(shù)據(jù)處理系統(tǒng)的程序通過調(diào)用API發(fā)出對內(nèi)部處理單元的訪問；B、數(shù)據(jù)處理系統(tǒng)的系統(tǒng)軟件地址映射模塊將API中的地址映射為具有數(shù)據(jù)處理能力的DRAM存儲器地址的相應(yīng)物理空間；C、數(shù)據(jù)處理系統(tǒng)通過標(biāo)準(zhǔn)DRAM存儲器接口，發(fā)出符合標(biāo)準(zhǔn)DRAM存儲器接口時序的信號，對具有l(wèi)t據(jù)處理能力的DRAM存儲器進行訪問；所述內(nèi)部接口單元通過地址信號區(qū)分對內(nèi)部存儲器和對內(nèi)部數(shù)據(jù)處理單元的訪問；所述內(nèi)部接口單元將對內(nèi)部存儲器的訪問命令直接發(fā)送到內(nèi)部存儲器；所述內(nèi)部接口單元將對數(shù)據(jù)處理單元的訪問命令，進行時序轉(zhuǎn)換，實現(xiàn)對數(shù)據(jù)處理單元控制寄存器的訪問。所述數(shù)據(jù)處理系統(tǒng)主處理單元與具有數(shù)據(jù)處理能力的DRAM存儲器裝置之間交換信息的通道為閃存(FLASH)、靜態(tài)隨機存儲器(SRAM)、同步動態(tài)隨機存儲器(SDRAM)、雙倍速率同步動態(tài)隨機存儲器(DDR)、第二代雙倍速率同步動態(tài)隨機存儲器(DDR2)、第三代雙倍速率同步動態(tài)隨機存儲器(DDR3)、第二代圖形專用雙倍速率同步動態(tài)隨機存儲器(GDDR2)或第三代圖形專用雙倍速率同步動態(tài)隨機存儲器(GDDR3)接口標(biāo)準(zhǔn)規(guī)定的時序。所述具有數(shù)據(jù)處理能力的DRAM內(nèi)部接口單元包括狀態(tài)機、時序轉(zhuǎn)換模塊、刷新計數(shù)模塊和譯碼模塊，狀態(tài)機分別與時序轉(zhuǎn)換模塊、刷新計數(shù)模塊和譯碼模塊相聯(lián)接，其中狀態(tài)機記錄當(dāng)前訪問狀態(tài)，并實現(xiàn)不同訪問狀態(tài)之間的切換；時序轉(zhuǎn)換模塊實現(xiàn)通用DRAM訪存時序到SRAM訪存時序的轉(zhuǎn)換，以實現(xiàn)對內(nèi)部數(shù)據(jù)處理單元的訪問；刷新計數(shù)模塊對發(fā)送的刷新命令進行計數(shù)，并根據(jù)計數(shù)的數(shù)值，選擇不同的內(nèi)部存儲體進行刷新；譯碼模塊對地址的某些位進行譯碼，并選擇相應(yīng)的內(nèi)部存儲體進行操作，以實現(xiàn)對內(nèi)部存儲單元的訪問。本發(fā)明通過該接口可以在不進行任何硬件改動的情況下，將具有數(shù)據(jù)處理能力的DRAM存儲器裝置應(yīng)用于各種數(shù)據(jù)處理系統(tǒng)，既可以作為普通存儲器提供程序與數(shù)據(jù)的存儲能力，又可提供對存儲器內(nèi)數(shù)據(jù)進行處理的能力，以提高數(shù)據(jù)處理系統(tǒng)的性能。圖1是具有數(shù)據(jù)處理能力的DRAM存儲器裝置結(jié)構(gòu)示意圖；圖2是存儲器接口方法操作流程；圖3是存儲器接口結(jié)構(gòu)示意圖。具體實施方式本發(fā)明目的的實現(xiàn)、功能特點將結(jié)合實施例，參照附圖做進一步說明。所述方案中有數(shù)據(jù)處理能力的DRAM存儲器裝置從功能模塊上分，包括存儲器接口、處理單元、處理單元控制接口、通信網(wǎng)絡(luò)、內(nèi)部DRAM存儲器、內(nèi)部DRAM存儲控制器組成，其連接關(guān)系如圖l所示。在最佳實施例中，我們采用標(biāo)準(zhǔn)第二代雙倍速率動態(tài)隨機存儲器(DDR2)接口和規(guī)范，集成4塊各64KByte大小的嵌入式動態(tài)隨機存儲器(eDRAM)片內(nèi)存儲器以及4個處理單元。但本發(fā)明并不限于采用上述接口規(guī)范和配置。所述具有數(shù)據(jù)處理能力的DMM的軟件接口方法，對內(nèi)部存儲器和內(nèi)部處理單元采用不同的地址空間進行劃分，內(nèi)部存儲器占有地址空間的低半部分，內(nèi)部處理單元控制寄存器占有地址空間的高半部分。該接口方法采用不同的流程對內(nèi)部存儲器和內(nèi)部處理單元進行訪問，具體的訪問流程如圖2所示。對內(nèi)部存儲器的訪問方法如下A.程序通過通用訪存指令發(fā)出對內(nèi)部存儲器的訪問；B.系統(tǒng)軟件地址映射模塊將通用訪存指令中的地址映射為具有數(shù)據(jù)處理能力的DRAM存儲器地址的低半部分空間；C.通過通用的DDR2接口，發(fā)出符合通用DDR2接口時序的信號，對具有數(shù)據(jù)處理能力的DRAM存儲器進行訪問。對內(nèi)部處理單元的訪問方法如下A.程序通過調(diào)用API發(fā)出對內(nèi)部處理單元的訪問；B.系統(tǒng)軟件地址映射模塊將API中的地址映射為具有數(shù)據(jù)處理能力的DRAM存儲器地址的高半部分空間；C.通過通用的DDR2接口，發(fā)出符合通用DDR2接口時序的信號，對具有數(shù)據(jù)處理能力的DRAM存儲器進行訪問。跨操作系統(tǒng)平臺的界面無縫整合方法及系統(tǒng)
技術(shù)領(lǐng)域：
本發(fā)明屬于計算機通信領(lǐng)域，尤其涉及一種跨操作系統(tǒng)平臺的界面無縫整合方法及系統(tǒng)。技術(shù)背景網(wǎng)絡(luò)計算機系統(tǒng)采用客戶機/服務(wù)器結(jié)構(gòu)，在硬件上一般包括一臺高性能的服務(wù)器、以太網(wǎng)連接線路和多臺網(wǎng)絡(luò)計算機。服務(wù)器端主要運行WindowsNT/2000Server/2003Server等操作系統(tǒng)，而客戶端運行Linux/FreeBSD/Windows98等操作系統(tǒng)。通常系統(tǒng)中網(wǎng)絡(luò)計算機客戶端啟動之初運行一個小內(nèi)核版本的操作系統(tǒng)，然后在此操作系統(tǒng)基礎(chǔ)上通過網(wǎng)絡(luò)協(xié)議啟動服務(wù)器端的操作系統(tǒng)，此時用戶所能見到的僅僅是服務(wù)器端的操作系統(tǒng)，所做的操作完全由服務(wù)器來處理，而客戶機只作為輸入、輸出和顯示設(shè)備。隨著用戶對網(wǎng)絡(luò)計算機系統(tǒng)應(yīng)用要求的不斷增加及網(wǎng)絡(luò)計算機性能的不斷提高，如果僅僅依靠服務(wù)器來處理所有網(wǎng)絡(luò)計算機的服務(wù)請求，將對服務(wù)器配置帶來極高的要求，同時網(wǎng)絡(luò)計算機的硬件資源的相對空閑也是一種浪費。因此，有必要將服務(wù)器端的集中處理模式變?yōu)榉?wù)器-網(wǎng)絡(luò)計算機共同完成的分布式處理模式，即將一些對服務(wù)器資源消耗比較大的應(yīng)用，如媒體播放、網(wǎng)絡(luò)瀏覽器、游戲等，挪到網(wǎng)絡(luò)計算機端運行。目前世界上的網(wǎng)絡(luò)計算機系統(tǒng)主要采用的是操作系統(tǒng)獨立的方式來同時運行多個操作系統(tǒng)中程序，同時針對不同的操作系統(tǒng)，顯示其各自的界面，激活其各自的程序。這種做法使得多個操作系統(tǒng)之間沒有交互，不能有效的對多個系統(tǒng)進行協(xié)調(diào)統(tǒng)一，更無法做到操作系統(tǒng)的界面融合，給用戶提供一個友好的操作環(huán)境。
發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提供一種跨操作系統(tǒng)平臺的界面無縫整合方法，它能夠?qū)崿F(xiàn)在一個操作系統(tǒng)界面中運行另外一個操作系統(tǒng)的程序，并提供統(tǒng)一的界面風(fēng)格，達(dá)到系統(tǒng)平臺間的界面無縫整合。為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案一種跨操作系統(tǒng)平臺的界面無縫整合方法，包括以下步驟確定主操作系統(tǒng)與次操作系統(tǒng)，登陸次操作系統(tǒng)并啟動一個后臺進程；通過網(wǎng)絡(luò)協(xié)議實現(xiàn)從次操作系統(tǒng)訪問主操作系統(tǒng)；在主操作系統(tǒng)中配置環(huán)境參數(shù)；<table>tableseeoriginaldocumentpage7</column></row><table>采用DDR2標(biāo)準(zhǔn)的具有數(shù)據(jù)處理能力的DRAM存儲器裝置接口協(xié)議命令真值表如表2所示。存儲器接口負(fù)責(zé)接收并解析如表2所示的各種命令，由狀態(tài)機(StateMachine)根據(jù)當(dāng)前的命令是針對內(nèi)部DRAM存儲器還是處理單元，控制存儲器接口進入內(nèi)部存儲器操作模式或處理單元操作模式，當(dāng)前操作模式一直保持至接收到下一改變當(dāng)前操作模式的命令。存儲器接口的Data、Ctrl、地址信號與內(nèi)部DRAM存儲器接口直接相連，在內(nèi)部存儲器操作模式狀態(tài)下，由當(dāng)前命令確定CS0CS3的值，以選擇一個或多個內(nèi)部存儲器進行操作。由于處理單元接口采用SRAM接口，所以在處理單元操作模式下，通過時序轉(zhuǎn)換(TimingTransfer)模塊實現(xiàn)DRAM到SRAM的時序轉(zhuǎn)換。表2DDR2標(biāo)準(zhǔn)協(xié)議命令真值表<table>tableseeoriginaldocumentpage7</column></row><table>HKEYmine—hkey;If(aO+al的組合存在于私有注冊表)記錄aO+al已經(jīng)打開；ReturnMyRegOpenKeyEx(aO，al，a2，a3，&mine_hkey);Mine—RegCloseKey(HKEYaO)if(aO為私有注冊表的handle)若aO對應(yīng)的rea1—handle也已打開，貝lJReal—RegCloseKey(real—handle);returnMyRegCloseKey(aO);Else若aO對應(yīng)的private—handle也已打開，則MyRegCloseKey(private—handle);returnReal—RegCloseKey(aO);Mine—RegDeleteKeyW(HKEYaO，LPCWSTRal)if(MyRegDeleteKey(aO'al)==ERROR_SUCCESS)標(biāo)記aO+al為已刪除ElseReturn相應(yīng)錯誤代碼Mine_RegSetValueExW(HKEYaO,LPCWSTRal,DWORDa2,DWORDa3，constBYTE*a4，DWORDa5)ReturnMyRegSetValueExW(aO，al，a2，a3，a4，a5);Mine—RegQueryValueExW(HKEYaO，LPCWSTRal，LPDWORDa2，LPDWORDa3，LPBYTEa4，LPDWORDa5)If(aO+al+valuename存在于私有注冊表)ReturnMyRegQueryValueExW(aO，al,a2,a3,a4,a5);ElseReturnReal—RegQueryValueExW(aO,al，a2,a3,a4，a5);Mine_RegEnuraKeyExW(HKEYaO，DWORDal,LPWSTRa2，LPDWORDa3,LPDWORDa4,LPWSTRa5,LPDWORDa6，LPFILETIMEa7)模塊，與前一次激活時緩存的行地址、體地址進行拼接，同時進行相應(yīng)的時序轉(zhuǎn)換，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder)，將CSO-CS3全部不選通，以便采用SR扁接口對數(shù)據(jù)處理單元進行寫操作；若當(dāng)前為內(nèi)部存儲器操作模式，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),保持上一次激活操作時選通的CSO-CS3中的一個，以便對某一內(nèi)部存儲器進行寫后預(yù)充操作。10.讀若當(dāng)前為處理單元操作模式，將列地址送入時序轉(zhuǎn)換(TimingTransfer)模塊，與前一次激活時緩存的行地址、體地址進行拼接，同時進行相應(yīng)的時序轉(zhuǎn)換，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),將CSO~CS3全部不選通，以便采用SRAM接口對處理單元進行讀操作；若當(dāng)前為片內(nèi)存儲器操作模式，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder)，保持上一次激活操作時選通的CSO~CS3中的一個，以便對某一內(nèi)部存儲器進行讀操作。11.讀后預(yù)充在讀后預(yù)充命令下，若當(dāng)前為數(shù)據(jù)處理單元操作模式，將列地址送入時序轉(zhuǎn)換(TimingTransfer)模塊，與前一次激活時緩存的行地址、體地址進行拼接，同時進行相應(yīng)的時序轉(zhuǎn)換，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),將CS0CS3全部不選通，以便采用SRAM接口對數(shù)據(jù)處理單元進行讀操作；若當(dāng)前為內(nèi)部存儲器操作模式，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),保持上一次激活操作時選通的CS0-CS3中的一個，以便對某一內(nèi)部存儲器進行讀后預(yù)充操作。12.無操作在無操作狀態(tài)下，保持當(dāng)前操作模式，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),將CSO~CS3全部不選通。13.取消器件選中保持當(dāng)前操作模式，并由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),將CSO~CS3全部不選通。14.進入低功耗模式在進入低功耗模式命令下進入片內(nèi)存儲器操作模式，由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),將CSO~CS3全部選通，控制所有內(nèi)部存儲器進入低功耗模式。15.出低功耗模式在出低功耗模式命令下進入片內(nèi)存儲器操作模式，由狀態(tài)機(StateMachine)控制譯碼單元(Decoder),將CSO~CS3全部選通，控制所有內(nèi)部存儲器退出低功耗模式。本發(fā)明實現(xiàn)具有數(shù)據(jù)處理能力的DRAM存儲器的接口方法，采用不同的流程處理對內(nèi)部存儲器和內(nèi)部處理單元的訪問，通過系統(tǒng)軟件將其映射到相應(yīng)的地址空間，并按照通用DRAM接口時序與具有數(shù)據(jù)處理能力的DR細(xì)存儲器進行交互，存儲器內(nèi)部的接口模塊通過地址線區(qū)分該訪問是針對內(nèi)部存儲器還是內(nèi)部處理單元，并提供訪問時序的轉(zhuǎn)換以實現(xiàn)有效的訪問。采用該接口方法和結(jié)構(gòu)，可以在不進行任何硬件改動的基礎(chǔ)上將具有數(shù)據(jù)處理能力的DRAM存儲器集成到現(xiàn)有數(shù)據(jù)處理系統(tǒng)，具有應(yīng)用方便的優(yōu)點。權(quán)利要求1、實現(xiàn)具有數(shù)據(jù)處理能力的動態(tài)隨機存儲器(DRAM)的接口方法，包括采用不同的流程處理對內(nèi)部存儲單元和內(nèi)部數(shù)據(jù)處理單元的訪問，采用通用存儲器的接口時序?qū)哂袛?shù)據(jù)處理能力的DRAM存儲器進行操作，由內(nèi)部接口單元區(qū)分對內(nèi)部存儲單元和內(nèi)部數(shù)據(jù)處理單元的訪問，并完成相應(yīng)的時序轉(zhuǎn)換，其特征在于所述接口方法通過通用訪存指令實現(xiàn)對內(nèi)部存儲單元的訪問，具體流程為A、數(shù)據(jù)處理系統(tǒng)的程序通過通用訪存指令發(fā)出對內(nèi)部存儲器的訪問；B、數(shù)據(jù)處理系統(tǒng)的系統(tǒng)軟件地址映射模塊將通用訪存指令中的地址映射為具有數(shù)據(jù)處理能力的DRAM存儲器地址的相應(yīng)物理空間；C、數(shù)據(jù)處理系統(tǒng)通過標(biāo)準(zhǔn)DRAM存儲器接口，發(fā)出符合標(biāo)準(zhǔn)DRAM存儲器接口時序的信號，對具有數(shù)據(jù)處理能力的DRAM存儲器進行訪問；所述接口方法通過API實現(xiàn)對內(nèi)部數(shù)據(jù)處理單元的訪問，具體流程為A、數(shù)據(jù)處理系統(tǒng)的程序通過調(diào)用API發(fā)出對內(nèi)部處理單元的訪問；B、數(shù)據(jù)處理系統(tǒng)的系統(tǒng)軟件地址映射模塊將API中的地址映射為具有數(shù)據(jù)處理能力的DRAM存儲器地址的相應(yīng)物理空間；C、數(shù)據(jù)處理系統(tǒng)通過標(biāo)準(zhǔn)DRAM存儲器接口，發(fā)出符合標(biāo)準(zhǔn)DRAM存儲器接口時序的信號，對具有數(shù)據(jù)處理能力的DRAM存儲器進行訪問；所述內(nèi)部接口單元通過地址信號區(qū)分對內(nèi)部存儲器和對內(nèi)部數(shù)據(jù)處理單元的訪問；所述內(nèi)部接口單元將對內(nèi)部存儲器的訪問命令直接發(fā)送到內(nèi)部存儲器；所述內(nèi)部接口單元將對數(shù)據(jù)處理單元的訪問命令，進行時序轉(zhuǎn)換，實現(xiàn)對數(shù)據(jù)處理單元控制寄存器的訪問。2、根據(jù)權(quán)利要求1所述的為實現(xiàn)具有數(shù)據(jù)處理能力的動態(tài)隨機存儲器(DRAM)的接口方法，其特征在于所述DRAM存儲器接口包括所述數(shù)據(jù)處理系統(tǒng)主處理單元與具有數(shù)據(jù)處理能力的DRAM裝置之間交換信息的通道為FLASH、SRAM、SDRAM、DDR、DDR2、DDR3、GDDR2或GDDR3接口標(biāo)準(zhǔn)規(guī)定的時序。3、根據(jù)權(quán)利要求1所述的為實現(xiàn)具有數(shù)據(jù)處理能力的動態(tài)隨機存儲器(DRAM)的接口方法，其特征在于所述具有數(shù)據(jù)處理能力的DRAM內(nèi)部接口單元包括狀態(tài)機、時序轉(zhuǎn)換模塊、刷新計數(shù)模塊和譯碼模塊，狀態(tài)機分別與時序轉(zhuǎn)換模塊、刷新計數(shù)模塊和譯碼模塊相聯(lián)接，其中狀態(tài)機記錄當(dāng)前訪問狀態(tài)，并實現(xiàn)不同訪問狀態(tài)之間的切換；時序轉(zhuǎn)換模塊實現(xiàn)通用DRAM訪存時序到SRAM訪存時序的轉(zhuǎn)換，以實現(xiàn)對內(nèi)部數(shù)據(jù)處理單元的訪問；刷新計數(shù)模塊對發(fā)送的刷新命令進行計數(shù)，并根據(jù)計數(shù)的數(shù)值，選擇不同的內(nèi)部存儲體進行刷新；譯碼模塊對地址的某些位進行譯碼，并選擇相應(yīng)的內(nèi)部存儲體進行操作，以實現(xiàn)對內(nèi)部存儲單元的訪問。全文摘要本發(fā)明涉及一種實現(xiàn)具有數(shù)據(jù)處理能力的動態(tài)隨機存儲器(DRAM)的接口方法，用于主處理器與具有數(shù)據(jù)處理能力的DRAM存儲器之間的信息傳遞，包括對內(nèi)部處理單元的控制，對內(nèi)部存儲單元的訪問，所有的訪問都采用標(biāo)準(zhǔn)DRAM接口協(xié)議，并通過標(biāo)準(zhǔn)DRAM接口進行。通過該接口，可以在不進行任何硬件改動的情況下，將具有數(shù)據(jù)處理能力的DRAM存儲器裝置應(yīng)用于各種數(shù)據(jù)處理系統(tǒng)，既可以作為普通存儲器提供程序與數(shù)據(jù)的存儲能力，又可提供對存儲器內(nèi)數(shù)據(jù)進行處理的能力，以提高數(shù)據(jù)處理系統(tǒng)的性能。文檔編號G06F12/00GK101221532SQ20081004672公開日2008年7月16日申請日期2008年1月21日優(yōu)先權(quán)日2008年1月21日發(fā)明者葵戴申請人:葵戴