專利名稱：用于在ic制造中提高成品率的方法和服務(wù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用制造數(shù)據(jù)和各種算法來(lái)優(yōu)化VLSI電路設(shè)計(jì)以在IC制造中確保更佳成品率的方法。
背景技術(shù)：
超大規(guī)模集成電路(VLSI)布局的臨界面積是這樣一種度量，該度量反映了布局對(duì)在制造工藝過(guò)程中引入的隨機(jī)缺陷的敏感度。臨界面積被廣泛地用來(lái)預(yù)測(cè)VLSI芯片的成品率。由于對(duì)控制成本日益增長(zhǎng)的需求，成品率預(yù)測(cè)在當(dāng)今的VLSI制造中是很重要的。一種用于成品率估計(jì)的模型基于臨界面積的概念，這代表了由于制作過(guò)程中的隨機(jī)(點(diǎn)式)缺陷而造成的在成品率損耗分析中的主要計(jì)算問(wèn)題。點(diǎn)式缺陷是由比如材料和設(shè)備中的塵土和其它污染物這樣的顆粒引起的，并且被分成兩類引起不同傳導(dǎo)區(qū)之間短路的“多余材料”缺陷和引起開路的“缺失材料”缺陷。
因此，本發(fā)明的一個(gè)目的在于提供一種自動(dòng)地在設(shè)計(jì)階段過(guò)程中標(biāo)識(shí)和分析IC電路布局的臨界面積并且通過(guò)修改設(shè)計(jì)來(lái)減小缺陷概率的手段。自動(dòng)化設(shè)計(jì)修改將通過(guò)減小源于污染物或者雜質(zhì)的故障的概率而不造成新的設(shè)計(jì)問(wèn)題從而在制造中提高成品率。換言之，該方法提供約束優(yōu)化。

發(fā)明內(nèi)容
本發(fā)明提供一種使用臨界面積信息、設(shè)計(jì)方法規(guī)則、制造基本規(guī)則、制造工藝數(shù)據(jù)和自動(dòng)化來(lái)優(yōu)化VLSI布局的方法。從初始的集成電路物理設(shè)計(jì)開始，本發(fā)明將變量與設(shè)計(jì)中形狀的邊的位置相關(guān)聯(lián)。本發(fā)明使用變量來(lái)確定臨界面積貢獻(xiàn)成本。臨界面積貢獻(xiàn)包括邊之間間隔的電性故障特征的測(cè)量，并且代表在制造過(guò)程中出現(xiàn)故障的概率。本發(fā)明在跨經(jīng)集成電路設(shè)計(jì)的第一方向上以迭代方法優(yōu)化邊的位置和尺寸以減小臨界面積貢獻(xiàn)成本從而產(chǎn)生經(jīng)修正的集成電路設(shè)計(jì)。本發(fā)明可選地在第二方向上對(duì)經(jīng)修正的集成電路設(shè)計(jì)重復(fù)此過(guò)程以進(jìn)一步減小臨界面積貢獻(xiàn)成本，然后可選地根據(jù)是否可以進(jìn)一步減小布局的臨界面積來(lái)重復(fù)第一尺寸和第二尺寸的優(yōu)化。
與現(xiàn)有的成品率優(yōu)化方法不同，本發(fā)明的方法使用實(shí)際的制造數(shù)據(jù)來(lái)標(biāo)識(shí)可能的故障在制造工藝過(guò)程中將在何處出現(xiàn)。根據(jù)各故障類型將對(duì)成品率產(chǎn)生不利影響的可能性而對(duì)該故障類型賦予權(quán)重。此信息被饋送到優(yōu)化算法中。該方法使用臨界面積分析(CAA)技術(shù)來(lái)標(biāo)識(shí)該設(shè)計(jì)中的臨界面積，這些技術(shù)包括Voronoi圖、共長(zhǎng)計(jì)算和Monte Carlo(蒙特卡羅)仿真。還可以使用其它已知算法，比如遺傳算法、神經(jīng)網(wǎng)絡(luò)和統(tǒng)計(jì)分析方法。一旦已經(jīng)對(duì)臨界面積進(jìn)行標(biāo)識(shí)和加權(quán)，該方法就通過(guò)使用若干技術(shù)來(lái)減輕臨界面積的影響。例如，結(jié)構(gòu)的形狀修改和移動(dòng)結(jié)構(gòu)在設(shè)計(jì)內(nèi)的位置。
為了最小化可用資源的使用并且加速設(shè)計(jì)過(guò)程，該方法在可能有多個(gè)故障在給定面積中時(shí)集中于權(quán)重較高的故障上并且緩解這些臨界面積的風(fēng)險(xiǎn)。該設(shè)計(jì)優(yōu)化過(guò)程消除了對(duì)在減輕臨界故障與可用設(shè)計(jì)時(shí)間和資源之間進(jìn)行權(quán)衡的需要，原因是它花費(fèi)相同數(shù)量的時(shí)間來(lái)修復(fù)已經(jīng)根據(jù)制造數(shù)據(jù)而標(biāo)識(shí)的所有經(jīng)標(biāo)識(shí)的臨界面積。
當(dāng)結(jié)合以下描述和附圖來(lái)考慮時(shí)，將更好地認(rèn)識(shí)和理解本發(fā)明的這些以及其它方面和目的。然而，應(yīng)當(dāng)理解，以下示例性而非限制性地給出詳細(xì)描述，其中說(shuō)明本發(fā)明的優(yōu)選實(shí)施例及其大量具體細(xì)節(jié)?？梢栽诒景l(fā)明的范圍內(nèi)進(jìn)行很多改變和修改而不脫離本發(fā)明的精神，并且本發(fā)明涵蓋了所有這樣的修改。


圖1是使用共長(zhǎng)(common run)分析的電路優(yōu)化方法的流程圖。
圖2a和圖2b是使用結(jié)構(gòu)之間的共長(zhǎng)目標(biāo)的電路優(yōu)化的例子。
圖3a和3b是使用結(jié)構(gòu)內(nèi)的共長(zhǎng)目標(biāo)的電路優(yōu)化的其它例子。
圖4是示例性Voronoi圖和樣本電路布局。
圖5是使用Voronoi圖的電路優(yōu)化方法的流程圖。
圖6a和圖6b是使用臨界面積減小目標(biāo)的電路優(yōu)化的例子。
圖7a和圖7b示出了使用這里描述的方法針對(duì)開路故障來(lái)減小臨界面積的例子。
圖8a和圖8b示出了使用結(jié)構(gòu)之間的臨界面積值的電路優(yōu)化的例子。
圖9a和圖9b示出了使用結(jié)構(gòu)內(nèi)的臨界面積值的電路優(yōu)化的例子。
圖10是使用從布局的非Voronoi圖CAA中得出的臨界面積值的電路優(yōu)化方法的流程圖。
圖11是本發(fā)明在其上工作的計(jì)算機(jī)系統(tǒng)的框圖。
具體實(shí)施例方式
本發(fā)明公開了用于標(biāo)識(shí)VLSI電路中的臨界面積的三個(gè)實(shí)施例。但本領(lǐng)域技術(shù)人員將意識(shí)到可以使用涉及到公式、變量和算法的其它實(shí)施例。第一實(shí)施例描述了這樣的方法，該方法使用對(duì)兩個(gè)平行的布局形狀外邊之間的臨界面積的一階逼近。第二實(shí)施例描述了這樣的方法，該方法使用Voronoi圖來(lái)對(duì)具有任意取向和位置的邊之間的臨界面積進(jìn)行標(biāo)識(shí)和區(qū)分優(yōu)先次序。本發(fā)明的第三實(shí)施例使用非Voronoi CAA工具，該工具具有在布局的具體位置示出臨界面積值的功能。本發(fā)明還包括這樣的方法，該方法減小通過(guò)這里描述的任何方法所標(biāo)識(shí)的臨界面積，由此減小在制造過(guò)程中產(chǎn)生缺陷的概率，從而增加成品率。請(qǐng)注意術(shù)語(yǔ)“結(jié)構(gòu)”在本說(shuō)明書的上下文中有時(shí)稱為術(shù)語(yǔ)“形狀”并且與之同義。結(jié)構(gòu)或者形狀具有與之關(guān)聯(lián)的固有幾何。
圖1圖示了第一實(shí)施例的方法，該方法使用共長(zhǎng)來(lái)標(biāo)識(shí)IC布局中的臨界面積。在步驟100中，該方法獲取由制造工藝提供的缺陷密度數(shù)據(jù)。此數(shù)據(jù)針對(duì)各種缺陷機(jī)制(例如在層M1上引起短路的故障)來(lái)給出所估計(jì)的故障密度，并且為步驟102提供輸入。在步驟102中，該方法基于缺陷數(shù)據(jù)來(lái)測(cè)量臨界面積。
在步驟104中，對(duì)于給定的布局，該方法掃描該布局并且針對(duì)設(shè)計(jì)中的各形狀來(lái)記錄L/S，其中L是相鄰平行邊之間的共長(zhǎng)，而S是邊之間的距離。該方法比較所記錄的信息與缺陷密度數(shù)據(jù)以標(biāo)識(shí)臨界面積并且進(jìn)而標(biāo)識(shí)具有較高故障概率的臨界面積。根據(jù)該方法是操縱同一聯(lián)合形狀中(例如為了處理開路)的邊還是兩個(gè)不同聯(lián)合形狀中(例如為了處理短路)的邊，向這些臨界面積中的各臨界面積所分配的權(quán)重是L/S與針對(duì)短路、開路、隨機(jī)缺陷或者故障組合的層特定的(layer-specfic)常數(shù)之間的乘積。這些故障常數(shù)代表在制造線中就所探討的缺陷類型而言在那一層中的相對(duì)故障發(fā)生率。
在步驟106中，該方法在步驟104所標(biāo)識(shí)的臨界面積內(nèi)在稱為優(yōu)化方向的一個(gè)方向上(例如垂直地、水平地)構(gòu)建一組逐段線性的逐對(duì)目標(biāo)。對(duì)于各對(duì)相向邊，該方法構(gòu)建這樣的線性目標(biāo)，該目標(biāo)嘗試將邊移開(對(duì)于垂直于優(yōu)化方向的邊)或者減小邊彼此相向的距離(對(duì)于平行于優(yōu)化方向的邊)。該方法還基于所評(píng)價(jià)的層以及所探討的邊是在同一聯(lián)合形狀中(即對(duì)于開路)還是在不同聯(lián)合形狀中(即對(duì)于短路)來(lái)向目標(biāo)分配權(quán)重。
在步驟108中，該方法形成用于優(yōu)化的方法和基本規(guī)則約束。該方法基于基本規(guī)則和拓?fù)浼s束對(duì)各形狀的邊可以移開多遠(yuǎn)或者移在一起多近以及某些形狀所能容許的尺寸施以限制。例如，在某些設(shè)計(jì)方法中，在邊界附近的結(jié)構(gòu)不能移動(dòng)到邊界以外或者可能不能移動(dòng)到離邊界的距離比指定的距離更近。另外，不能允許結(jié)構(gòu)放寬到它到相鄰形狀的連接點(diǎn)。此外，該方法創(chuàng)建這樣的約束，這些約束確保所修改的電路服從時(shí)序要求和邏輯要求。
在步驟110中，該方法優(yōu)化該設(shè)計(jì)以滿足在步驟106中標(biāo)識(shí)的共長(zhǎng)和間隔目標(biāo)。例如，移動(dòng)邊通過(guò)使矩形更短由此減小L或者通過(guò)使矩形更寬由此增加S來(lái)減小水平矩形形狀的開路臨界面積。減小不同形狀的兩個(gè)相向垂直邊之間的短路臨界面積是通過(guò)減小共長(zhǎng)由此減小L或者通過(guò)將邊進(jìn)一步移開由此增加S來(lái)實(shí)現(xiàn)的。
在步驟112中，該方法根據(jù)來(lái)自步驟110的優(yōu)化結(jié)果來(lái)修改該設(shè)計(jì)的布置和/或形狀，從而使用新的結(jié)構(gòu)位置來(lái)更新布局。為了減小共長(zhǎng)而將邊移開的距離是一個(gè)小值，例如制造柵格中的少量步長(zhǎng)。通過(guò)在任何優(yōu)化步驟中將任一邊的改變限制于一個(gè)小的數(shù)量，該方法使得可以在下一后續(xù)優(yōu)化運(yùn)行過(guò)程中發(fā)現(xiàn)和優(yōu)化由邊的相對(duì)移動(dòng)所引起的新關(guān)系。
圖2圖示了為了減小共長(zhǎng)而改變形狀位置和/或幾何的例子。圖2a示出了使得L有效地減小的形狀邊可能的新位置。圖2b示出了增加S的移動(dòng)可能性?？偠灾瑑蓚€(gè)平行邊的共長(zhǎng)是它們相互平行延伸的距離。一般來(lái)說(shuō)，故障的概率隨著兩個(gè)邊之間共長(zhǎng)的變大和/或任兩個(gè)邊之間距離的變小而增加。因此，故障的概率隨著可以通過(guò)減小L和/或通過(guò)增加S來(lái)實(shí)現(xiàn)的數(shù)量L/S的減小而降低。
圖3示出了為了減小共長(zhǎng)而改變形狀幾何的另一例子。圖3a圖示了通過(guò)減小長(zhǎng)度L以減小開路故障概率來(lái)優(yōu)化CA1。圖3b圖示了通過(guò)增加S以減小開路故障概率來(lái)優(yōu)化CA2。
基于來(lái)自步驟106的L/S而向臨界面積分配的權(quán)重使得該方法可以做出邊位置的權(quán)衡，并且使得該方法可以通過(guò)減小臨界面積以對(duì)成品率具有最有益影響的方式來(lái)使用可用的空白空間，其中該L/S是對(duì)邊的臨界面積貢獻(xiàn)的一階逼近。這些權(quán)衡是由于該方法所執(zhí)行的數(shù)學(xué)優(yōu)化而自動(dòng)實(shí)現(xiàn)的。
在步驟114中，該方法使用任何測(cè)量臨界面積的方法(即不限于這里用于優(yōu)化步驟的測(cè)量)來(lái)測(cè)量從步驟112得到的布局的臨界面積。例如，Monte Carlo、Voronoi、幾何擴(kuò)張等。
在步驟116中，該方法比較步驟114的臨界面積測(cè)量與步驟102(對(duì)于第一迭代)或者前一迭代的步驟114(對(duì)于第一迭代以外的迭代)的臨界面積測(cè)量，并且確定臨界面積是否已經(jīng)減小到足以提高成品率預(yù)測(cè)值。如果不是，則該方法結(jié)束而不保存所修改的布局。如果是，則如步驟118中所示保存結(jié)果和所修改的布局。該方法然后返回到步驟104，并且針對(duì)同一層重復(fù)掃描、掃描不同的層或者在不同方向上掃描，例如在垂直于第一方向的方向上掃描。
下文是根據(jù)本發(fā)明可以用來(lái)針對(duì)短路來(lái)執(zhí)行優(yōu)化方法的算法的例子。可以針對(duì)設(shè)計(jì)中的各金屬級(jí)來(lái)重復(fù)該算法。該例子作為偽代碼示出。
向?qū)咏饘賍1上的形狀的所有垂直邊分配變量。
使用具有水平掃描線的掃描線程序，進(jìn)行以下操作對(duì)于金屬_1上的各對(duì)相向垂直聯(lián)合邊e_ i和e_j(如圖2b中)假設(shè)x_i和x_j分別是向兩邊e_i和e_j分配的變量，其中e_j是具有較大起始x坐標(biāo)值的邊測(cè)量邊之間的距離S測(cè)量?jī)蓚€(gè)邊的共長(zhǎng)L添加目標(biāo)函數(shù)alpha*(K_s_1)*(x_j-x_i)，其中alpha＝L/S，而K_s是代表向金屬_1上的短路缺陷賦予的權(quán)重的常數(shù)添加約束函數(shù)abs(x_i-x_i*)＜＝d和abs(x_j-x_j*)＜＝d，其中x_i*是邊e_i的起始位置；x_j*是邊e_j的起始位置，而d是如下常數(shù)，該常數(shù)是基礎(chǔ)制造柵格的某一個(gè)小的倍數(shù)對(duì)于金屬_1上的聯(lián)合邊所形成的各凸角，假設(shè)e_i是形成凸角的垂直邊假設(shè)e_j是形成另一凸角從而得到兩個(gè)相向水平邊的垂直邊(如圖2a中)假設(shè)x_i和x_j分別是向兩邊e_i和e_j分配的變量，其中e_j是具有較大起始y坐標(biāo)的邊測(cè)量邊之間的距離S
測(cè)量?jī)蛇叺墓查L(zhǎng)L添加目標(biāo)函數(shù)alpha*(K_s_1)*(x_j-x_i)，其中alpha＝L/S，而K_s是代表向金屬_1上的短路缺陷賦予的權(quán)重的常數(shù)添加約束函數(shù)abs(x_i-x_i*)＜＝d和abs(x_j-x_j*)＜＝d，其中x_i*是邊e_i的起始位置；x_j*是邊e_j的起始位置，而d是如下常數(shù)，該常數(shù)是基礎(chǔ)制造柵格的某一個(gè)小的倍數(shù)在本發(fā)明的第二實(shí)施例中，在VLSI設(shè)計(jì)中標(biāo)識(shí)臨界面積的方法使用了Voronoi圖，在圖4中示出了該圖的例子。Voronoi圖用來(lái)增強(qiáng)臨界面積的計(jì)算。一組2D幾何元素(多邊形、線段和點(diǎn))的Voronoi圖是將平面分割成代表在該平面中與特定幾何元素最近的那些點(diǎn)的區(qū)。這里，“最近”就適當(dāng)?shù)膸缀味员欢x用來(lái)代表缺陷。這些區(qū)稱為Voronoi單元310，各單元與它的定義幾何元素312相關(guān)聯(lián)，這些元素稱為該單元的屬主。將兩個(gè)Voronoi單元相分離的點(diǎn)集稱為Voronoi等分線314。三個(gè)或者更多Voronoi等分線314(或者Voronoi單元310)的匯合點(diǎn)稱為Voronoi頂點(diǎn)316。
基于電路設(shè)計(jì)并且在適當(dāng)?shù)膸缀沃拢琕oronoi圖可以被構(gòu)造用來(lái)對(duì)多余材料和缺失材料點(diǎn)式缺陷的影響進(jìn)行建模。Voronoi圖將電路設(shè)計(jì)分割成Voronoi單元，在這些單元內(nèi)出現(xiàn)的缺陷引起設(shè)計(jì)中相同的兩個(gè)形狀邊之間的電性故障。此信息然后可以用來(lái)計(jì)算臨界面積(例如參見美國(guó)專利6,317,859、6,247,853和6,178,539)。前文是本發(fā)明用于使用Voronoi圖來(lái)標(biāo)識(shí)臨界面積的方法并且在圖5中示出。
在圖5的步驟400中，該方法獲取來(lái)自制造的缺陷密度數(shù)據(jù)。此數(shù)據(jù)包括與針對(duì)制造線中給定技術(shù)的隨機(jī)缺陷成品率問(wèn)題的發(fā)生率有關(guān)的信息。
在步驟402中，該方法測(cè)量臨界面積。根據(jù)在步驟400中獲取的缺陷密度數(shù)據(jù)，該方法標(biāo)識(shí)設(shè)計(jì)中的臨界面積。在步驟404中，該方法創(chuàng)建將布局分割成分離的臨界面積區(qū)的Voronoi圖。然后針對(duì)這些區(qū)中的各區(qū)標(biāo)識(shí)一對(duì)布局邊。此標(biāo)識(shí)揭示了布局中哪些成對(duì)的邊可以相互作用產(chǎn)生隨機(jī)缺陷開路(當(dāng)邊在同一聯(lián)合形狀中時(shí))或者隨機(jī)缺陷短路(當(dāng)邊在不同聯(lián)合形狀中時(shí))。
在步驟406中，該方法掃描在其中映射臨界面積區(qū)的布局，并且計(jì)算具有較高故障概率的臨界面積(根據(jù)故障容限閾值)。根據(jù)該方法是操縱同一聯(lián)合形狀中(例如為了處理開路)的邊還是兩個(gè)不同聯(lián)合形狀中(例如為了處理短路)的邊，向這些臨界面積中的各臨界面積分配的權(quán)重是Voronoi單元特征與針對(duì)短路、開路、隨機(jī)缺陷或者故障組合的層特定的常數(shù)之間的乘積。這些故障常數(shù)代表在制造線中就所探討的缺陷類型而言在那一層中的相對(duì)故障發(fā)生率。圖6a示出了易于產(chǎn)生可能引起短路的缺陷的臨界面積區(qū)的例子。
在步驟408中，該方法形成用于優(yōu)化的方法和基本規(guī)則約束。基本規(guī)則約束包括對(duì)能夠?qū)Σ季中螤詈?或它的位置進(jìn)行的改變的程度的限制以便確保所得到的優(yōu)化設(shè)計(jì)滿足設(shè)計(jì)方法約束、時(shí)序和邏輯要求以及可制造性要求。該優(yōu)化必須保持在這一步驟所定義的邊界內(nèi)。
在步驟410中，該方法根據(jù)在步驟406中分配的臨界面積權(quán)重來(lái)形成用于優(yōu)化的逐段線性目標(biāo)。這些目標(biāo)連同在步驟408中定義的約束一起包括了全部的設(shè)計(jì)優(yōu)化約束。對(duì)于改變的最大限制的例子在圖6b中示出為虛線區(qū)域。在圖6b中，兩個(gè)形狀不能移動(dòng)到新配置無(wú)法滿足具體時(shí)序要求的一點(diǎn)(即在虛線邊界以外)。類似地，優(yōu)化目標(biāo)可以針對(duì)該設(shè)計(jì)內(nèi)的固定參考點(diǎn)如點(diǎn)x＝0、y＝0來(lái)定義。例如，該方法創(chuàng)建如圖6b中所示對(duì)形狀相對(duì)于此固定參考點(diǎn)的移動(dòng)進(jìn)行限制的目標(biāo)。
在步驟412中，該方法執(zhí)行對(duì)布局設(shè)計(jì)的優(yōu)化以便減小布局內(nèi)的臨界面積。該優(yōu)化包括改變形狀和移動(dòng)形狀在布局內(nèi)的位置并且遵循預(yù)定約束。例如，該方法標(biāo)識(shí)成對(duì)的平行Voronoi邊，并且如圖6a中所示將邊移動(dòng)到在一起更近以便減小短路的概率或者如圖6b中所示將邊移動(dòng)到相距更遠(yuǎn)。結(jié)果是減小臨界面積CA1和CA2的故障概率。
在步驟414中，該方法更新布局以反映在步驟412中所標(biāo)識(shí)的改變，由此創(chuàng)建新的布局。
在步驟416中，針對(duì)新的布局來(lái)計(jì)算臨界面積?；谛碌呐R界面積計(jì)算，該方法計(jì)算新的成品率預(yù)測(cè)值。在編號(hào)為6,178,539的美國(guó)專利的等式2中將示例性臨界面積計(jì)算公式具體地描述如下Ac=∫0+∞A(r)D(r)dr]]>其中Ac是臨界面積值，A(r)是具有如下性質(zhì)的點(diǎn)集的面積，即中心落在此集中的半徑為r的缺陷引起故障，而D(r)是缺陷分布函數(shù)(即半徑為r的缺陷將在布局中出現(xiàn)的概率)。然而，正如本領(lǐng)域技術(shù)人員將理解到的，該計(jì)算可以通過(guò)任何其它合理的技術(shù)或者公式來(lái)執(zhí)行。
在步驟418中，該方法比較新的成品率預(yù)測(cè)值與前一成品率預(yù)測(cè)值以確定新的布局是否已經(jīng)減小臨界面積；如果是，則該方法保存新的布局設(shè)計(jì)(步驟420)并且返回到步驟404，如果不是，則該方法退出而不保存新的布局。
圖7示出了各方法如何減輕開路故障概率的例子。圖7a示出了通過(guò)增加S而保持L恒定來(lái)減小開路故障的臨界面積。類似地，圖7b示出了形狀的增加的面積，這減小了開路故障在該結(jié)構(gòu)上的概率。
圖8和圖9代表本發(fā)明的第三實(shí)施例的例子。第三實(shí)施例使用了計(jì)算地理面積的一般的臨界面積分析工具，這些地理面積具有用于這些面積的對(duì)應(yīng)臨界面積數(shù)值，從而可以用布局中的原邊(originaledge)來(lái)標(biāo)識(shí)這些面積。圖8a示出了兩個(gè)形狀之間的臨界面積值a2以及對(duì)應(yīng)的優(yōu)化方向。類似地，圖8b示出了對(duì)應(yīng)的臨界面積數(shù)值a1以及用于移動(dòng)形狀以減小短路概率的優(yōu)化方向的另一例子。圖9a和圖9b示出了與單獨(dú)形狀內(nèi)的開路相對(duì)應(yīng)的臨界面積數(shù)值以及各自對(duì)應(yīng)的優(yōu)化方向的例子。
圖10圖示了第三實(shí)施例的方法，該方法使用地理面積信息以及與這些位置相關(guān)聯(lián)的臨界面積值來(lái)標(biāo)識(shí)IC布局中的臨界面積。在步驟600中，該方法獲取由制造工藝所提供的缺陷密度數(shù)據(jù)。此數(shù)據(jù)針對(duì)各種缺陷機(jī)制(例如在層M1上引起短路的故障)來(lái)給出所估計(jì)的故障密度，并且為步驟602提供輸入。在步驟602中，該方法基于缺陷數(shù)據(jù)來(lái)測(cè)量臨界面積。
在步驟604中，對(duì)于給定的布局，該方法掃描該布局并且針對(duì)設(shè)計(jì)中的各地理面積來(lái)記錄臨界面積值。該方法比較所記錄的信息與缺陷密度數(shù)據(jù)以標(biāo)識(shí)和映射臨界面積。
在步驟606中，該方法在步驟604所標(biāo)識(shí)的臨界面積內(nèi)在稱為優(yōu)化方向的一個(gè)方向上(例如垂直地、水平地)構(gòu)建一組逐對(duì)目標(biāo)。對(duì)于各臨界面積值，該方法構(gòu)建這樣的逐段線性目標(biāo)，該目標(biāo)嘗試如圖8和圖9中所示將幾何移開或者減小幾何之間的距離。該方法還基于所評(píng)價(jià)的層以及所探討的幾何是在同一聯(lián)合形狀中(即對(duì)于開路)還是在不同聯(lián)合形狀中(即對(duì)于短路)來(lái)向目標(biāo)分配權(quán)重。
在步驟608中，該方法形成用于優(yōu)化的方法和基本規(guī)則約束。該方法基于基本規(guī)則、拓?fù)浼s束以及下層電路的電性要求和邏輯要求來(lái)對(duì)各形狀的幾何位置可以移開多遠(yuǎn)施以限制。
在步驟610中，該方法優(yōu)化該設(shè)計(jì)以滿足在步驟606中標(biāo)識(shí)的臨界面積值目標(biāo)。例如，修改幾何或者結(jié)構(gòu)的形狀以針對(duì)開路來(lái)減小它的臨界面積可以通過(guò)使它更短或者更寬來(lái)實(shí)現(xiàn)。修改兩個(gè)不同結(jié)構(gòu)的幾何以針對(duì)短路來(lái)減小它們的臨界面積可以通過(guò)將它們進(jìn)一步移開或者通過(guò)減小它們的共長(zhǎng)來(lái)實(shí)現(xiàn)。
在步驟612中，該方法根據(jù)來(lái)自步驟610的優(yōu)化結(jié)構(gòu)來(lái)修改該設(shè)計(jì)的布置和/或形狀，從而使用新的結(jié)構(gòu)位置來(lái)更新布局。幾何面積被擴(kuò)張或者收縮的數(shù)量是一個(gè)小值，例如制造柵格中的少量步長(zhǎng)。通過(guò)在任何優(yōu)化步驟中將任一幾何的改變限制于一個(gè)小的數(shù)量，該方法使得可以在下一后續(xù)優(yōu)化運(yùn)行過(guò)程中發(fā)現(xiàn)和優(yōu)化由幾何的相對(duì)移動(dòng)所引起的新關(guān)系。
在步驟614中，該方法使用任何測(cè)量臨界面積的方法(即不限于這里用于優(yōu)化步驟的測(cè)量)來(lái)測(cè)量從步驟612得到的布局的臨界面積。例如，Monte Carlo、Voronoi、幾何擴(kuò)張等。
在步驟616中，該方法比較步驟614的臨界面積測(cè)量與第一迭代中步驟602的臨界面積測(cè)量或者對(duì)于第一迭代以外的迭代而言來(lái)自前一迭代的步驟614中的結(jié)果，并且確定臨界面積是否已經(jīng)減小到足以提高成品率預(yù)測(cè)值。如果不是，則該方法結(jié)束而不保存所修改的布局。如果是，則如步驟618中所示保存結(jié)果和所修改的布局。該方法然后返回到步驟604，并且針對(duì)同一層重復(fù)掃描、掃描不同的層或者在不同方向上掃描，例如在垂直于第一方向的方向上掃描。
一般而言，這里描述的方法是以通用計(jì)算機(jī)來(lái)實(shí)現(xiàn)的，而該方法可以在可移動(dòng)介質(zhì)或者硬介質(zhì)中編碼成指令集以供通用計(jì)算機(jī)使用。圖11是用于實(shí)現(xiàn)本發(fā)明的通用計(jì)算機(jī)的示意性框圖。圖11示出了具有至少一個(gè)微處理器或者中央處理單元(CPU)705的計(jì)算機(jī)系統(tǒng)700。CPU 705經(jīng)由系統(tǒng)總線720互連到隨機(jī)存取存儲(chǔ)器(RAM)710、只讀存儲(chǔ)器(ROM)715、用于連接可移動(dòng)和/或程序存儲(chǔ)設(shè)備755以及海量數(shù)據(jù)和/或程序存儲(chǔ)設(shè)備750的輸入/輸出(I/O)適配器730、用于連接鍵盤765和鼠標(biāo)760的用戶接口735、用于連接數(shù)據(jù)端口745的端口適配器725和用于連接顯示器設(shè)備770的顯示器適配器740。ROM 715包含用于計(jì)算機(jī)系統(tǒng)700的基本操作系統(tǒng)。可移動(dòng)數(shù)據(jù)和/或程序存儲(chǔ)設(shè)備755的例子包括磁性介質(zhì)如軟驅(qū)、磁帶驅(qū)動(dòng)器、便攜式閃存驅(qū)動(dòng)器、zip驅(qū)動(dòng)器以及光學(xué)介質(zhì)如CD ROM或者DVD驅(qū)動(dòng)器。海量數(shù)據(jù)和/或程序存儲(chǔ)設(shè)備750的例子包括硬盤驅(qū)動(dòng)器和非易失性存儲(chǔ)器如閃存。除鍵盤765和鼠標(biāo)760之外，比如跟蹤球、書寫板、壓板、麥克風(fēng)、光筆和位置感應(yīng)屏幕顯示器這樣的其它用戶輸入設(shè)備可以連接到用戶接口735。顯示器設(shè)備770的例子包括陰極射線管(CRT)和液晶顯示器(LCD)。
計(jì)算機(jī)程序可以由本領(lǐng)域技術(shù)人員創(chuàng)建并且被存儲(chǔ)于計(jì)算機(jī)系統(tǒng)700或者數(shù)據(jù)和/或可移動(dòng)程序存儲(chǔ)設(shè)備765中以簡(jiǎn)化本發(fā)明的實(shí)現(xiàn)。在操作中，被創(chuàng)建為實(shí)現(xiàn)本發(fā)明的計(jì)算機(jī)程序的信息被加載于適當(dāng)?shù)目梢苿?dòng)數(shù)據(jù)和/或程序存儲(chǔ)設(shè)備755上、通過(guò)數(shù)據(jù)端口745來(lái)饋送、或者使用鍵盤765來(lái)輸入。用戶通過(guò)操縱計(jì)算機(jī)程序所執(zhí)行的功能并且經(jīng)由上述數(shù)據(jù)輸入裝置來(lái)提供其它數(shù)據(jù)輸入從而控制該程序。顯示器設(shè)備770為用戶提供準(zhǔn)確地控制計(jì)算機(jī)程序并且執(zhí)行這里描述的期望任務(wù)的手段。
可以將如這里描述的布局設(shè)計(jì)優(yōu)化過(guò)程執(zhí)行為對(duì)客戶的服務(wù)。作為服務(wù)，客戶向電路制造商提供電路布局。電路制造商然后將當(dāng)前的制造數(shù)據(jù)連同這里描述的分析方法如例如Voronoi、共長(zhǎng)、MonteCarlo或者臨界面積值中的一種或者多種方法一起使用，并且通過(guò)改變布局設(shè)計(jì)所包含的形狀的幾何尺寸和/或位置來(lái)執(zhí)行優(yōu)化。與客戶所設(shè)計(jì)的原電路布局相比，所得到的布局具有更小的臨界面積并且因此具有更高的成品率潛力。制造商使用經(jīng)改進(jìn)的電路設(shè)計(jì)來(lái)制造客戶的集成電路。所生產(chǎn)的電路具有更高的成品率，從而只需制造更少的批次即可滿足客戶的需要?？蛻粲捎趶木唧w體現(xiàn)在本發(fā)明中的設(shè)計(jì)優(yōu)化技術(shù)獲得的更高成品率而節(jié)約了資金。此外，制造商由于更少的批次而具有更多的生產(chǎn)能力并且可以使用額外的生產(chǎn)能力來(lái)增加制造收入。
應(yīng)當(dāng)認(rèn)為以上描述和附圖僅僅是對(duì)實(shí)現(xiàn)本發(fā)明的特征和優(yōu)點(diǎn)的示例性實(shí)施例進(jìn)行說(shuō)明。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，可以對(duì)具體的布局設(shè)計(jì)、用于執(zhí)行臨界面積分析和優(yōu)化的系統(tǒng)、分析臨界面積的方法和結(jié)構(gòu)的幾何進(jìn)行修改和替換而不脫離本發(fā)明的精神和范圍。因而，不應(yīng)認(rèn)為本發(fā)明受限于前文的描述的附圖。
權(quán)利要求
1.一種提高成品率的方法，包括以下步驟標(biāo)識(shí)具有至少一個(gè)結(jié)構(gòu)的設(shè)計(jì)的一個(gè)或者多個(gè)臨界面積區(qū)；定義一個(gè)或者多個(gè)約束，所述約束限制對(duì)所述設(shè)計(jì)所進(jìn)行的改變的程度；定義一個(gè)或者多個(gè)目標(biāo)；改變所述設(shè)計(jì)的一個(gè)或者多個(gè)特征從而減小臨界面積。
2.根據(jù)權(quán)利要求1所述的方法，其中所述標(biāo)識(shí)臨界面積的步驟包括將可制造性數(shù)據(jù)與所述設(shè)計(jì)相比較的步驟。
3.根據(jù)權(quán)利要求2所述的方法，其中所述定義約束和目標(biāo)的步驟包括提供設(shè)計(jì)規(guī)則；提供設(shè)計(jì)功能要求；標(biāo)識(shí)和存儲(chǔ)臨界面積數(shù)據(jù)；以及使用所述臨界面積數(shù)據(jù)來(lái)開發(fā)滿足所述給定規(guī)則和要求的一組約束和目標(biāo)。
4.根據(jù)權(quán)利要求3所述的方法，其中所述目標(biāo)選自于逐段線性、逐對(duì)、間隔、共長(zhǎng)、臨界面積和距離中的至少一個(gè)。
5.根據(jù)權(quán)利要求4所述的方法，其中所述標(biāo)識(shí)臨界面積的步驟還包括以下步驟創(chuàng)建所述設(shè)計(jì)的Voronoi圖；以及針對(duì)所述Voronoi圖中的各Voronoi面來(lái)計(jì)算臨界面積以標(biāo)識(shí)臨界面積區(qū)內(nèi)的至少一個(gè)結(jié)構(gòu)。
6.根據(jù)權(quán)利要求5所述的方法，其中所述改變所述結(jié)構(gòu)的一個(gè)或者多個(gè)特征的步驟包括改變位于所述臨界面積區(qū)內(nèi)的結(jié)構(gòu)的參數(shù)值，其中所述改變是由所述目標(biāo)確定的并且滿足所述一組約束。
7.根據(jù)權(quán)利要求6所述的方法，其中所述值是與Voronoi面相對(duì)應(yīng)的垂直邊和水平邊對(duì)。
8.根據(jù)權(quán)利要求3所述的方法，還包括以下步驟針對(duì)所述設(shè)計(jì)的多個(gè)結(jié)構(gòu)中的各結(jié)構(gòu)來(lái)測(cè)量共長(zhǎng)以標(biāo)識(shí)位于臨界面積區(qū)內(nèi)的至少一個(gè)結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的方法，其中所述改變所述結(jié)構(gòu)的一個(gè)或者多個(gè)特征的步驟包括改變位于所述臨界面積區(qū)內(nèi)的結(jié)構(gòu)的參數(shù)值，其中所述改變是由所述目標(biāo)確定的并且滿足所述一組約束。
10.根據(jù)權(quán)利要求9所述的方法，其中所述值是形狀尺寸，其中所述尺寸是寬度或者長(zhǎng)度。
11.根據(jù)權(quán)利要求9所述的方法，其中所述值是形狀的角度。
12.根據(jù)權(quán)利要求9所述的方法，其中所述值是至少兩個(gè)結(jié)構(gòu)之間的距離。
13.根據(jù)權(quán)利要求3所述的方法，還包括以下步驟針對(duì)所述設(shè)計(jì)的多個(gè)結(jié)構(gòu)中的各結(jié)構(gòu)來(lái)測(cè)量臨界面積值以標(biāo)識(shí)位于臨界面積區(qū)內(nèi)的至少一個(gè)結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的方法，其中所述改變所述結(jié)構(gòu)的一個(gè)或者多個(gè)特征的步驟包括改變位于所述臨界面積區(qū)內(nèi)的結(jié)構(gòu)的參數(shù)值，其中所述改變是由所述目標(biāo)確定的并且滿足所述一組約束。
15.根據(jù)權(quán)利要求14所述的方法，其中所述值是臨界面積值。
16.根據(jù)權(quán)利要求14所述的方法，其中所述值是結(jié)構(gòu)相對(duì)于所述設(shè)計(jì)中固定參考點(diǎn)的位置。
17.根據(jù)權(quán)利要求14所述的方法，其中所述值是至少兩個(gè)結(jié)構(gòu)之間的距離。
18.一種計(jì)算機(jī)可讀程序設(shè)備，包括用于基于多個(gè)參數(shù)來(lái)優(yōu)化集成電路布局的程序，其中所述程序使用所述參數(shù)來(lái)執(zhí)行臨界面積分析、創(chuàng)建優(yōu)化約束和目標(biāo)、并且在所述約束內(nèi)改變所標(biāo)識(shí)的結(jié)構(gòu)以減小臨界面積。
19.根據(jù)權(quán)利要求18所述的計(jì)算機(jī)可讀程序設(shè)備，其中所述參數(shù)包括制造數(shù)據(jù)、結(jié)構(gòu)幾何、結(jié)構(gòu)位置和Voronoi圖中的至少一個(gè)。
20.根據(jù)權(quán)利要求18所述的計(jì)算機(jī)可讀程序設(shè)備，其中所述改變包括所述結(jié)構(gòu)的至少一個(gè)幾何尺寸的改變。
21.根據(jù)權(quán)利要求18所述的計(jì)算機(jī)可讀程序設(shè)備，其中所述改變包括與所述結(jié)構(gòu)相關(guān)聯(lián)的至少一個(gè)臨界面積值的改變。
22.根據(jù)權(quán)利要求18所述的計(jì)算機(jī)可讀程序設(shè)備，其中所述改變包括移動(dòng)所述結(jié)構(gòu)的至少一個(gè)邊。
23.根據(jù)權(quán)利要求18所述的計(jì)算機(jī)可讀程序設(shè)備，其中所述改變包括將結(jié)構(gòu)移動(dòng)到第二映射位置。
24.一種用于提高集成電路制造成品率的服務(wù)，包括以下步驟提供具有至少一個(gè)結(jié)構(gòu)的客戶IC設(shè)計(jì)布局；提供制造數(shù)據(jù)；根據(jù)所述數(shù)據(jù)來(lái)分析所述布局；標(biāo)識(shí)臨界面積；創(chuàng)建優(yōu)化目標(biāo)；在至少一個(gè)臨界面積內(nèi)對(duì)所述結(jié)構(gòu)的一個(gè)或者多個(gè)幾何執(zhí)行改變以創(chuàng)建第二布局；根據(jù)所述數(shù)據(jù)分析所述第二布局；如果所述第二布局以減小的臨界面積為特征則接受所述第二布局。
25.根據(jù)權(quán)利要求24所述的服務(wù)，其中所述改變包括所述結(jié)構(gòu)的至少一個(gè)幾何尺寸的改變。
26.根據(jù)權(quán)利要求24所述的服務(wù)，其中所述改變包括與所述結(jié)構(gòu)相關(guān)聯(lián)的至少一個(gè)臨界面積值的改變。
27.根據(jù)權(quán)利要求24所述的服務(wù)，其中所述改變包括移動(dòng)所述結(jié)構(gòu)的至少一個(gè)邊。
28.根據(jù)權(quán)利要求24所述的服務(wù)，其中所述改變包括將所述結(jié)構(gòu)的地理位置移動(dòng)到相對(duì)于所述布局的第二位置。
29.根據(jù)權(quán)利要求24所述的服務(wù)，其中根據(jù)所述第二布局來(lái)制造至少一個(gè)集成電路。
全文摘要
一種用于優(yōu)化集成電路設(shè)計(jì)以提高制造成品率的方法和服務(wù)。本發(fā)明使用制造數(shù)據(jù)和算法來(lái)標(biāo)識(shí)具有高故障概率的面積，即臨界面積。本發(fā)明還改變電路設(shè)計(jì)的布局以減小臨界面積，由此減小在制造過(guò)程中出現(xiàn)故障的概率。標(biāo)識(shí)臨界面積的方法包括共長(zhǎng)、幾何映射和Voronoi圖。優(yōu)化包括但不限于形狀尺寸的增量式移動(dòng)和調(diào)整直至實(shí)現(xiàn)優(yōu)化目標(biāo)和減小臨界面積。
文檔編號(hào)G06F17/50GK101093519SQ20071010552
公開日2007年12月26日 申請(qǐng)日期2007年5月24日 優(yōu)先權(quán)日2006年6月19日
發(fā)明者J·希比勒, R·F·沃克, A·M·查, F·D·貝克, M·S·格雷, M·Y·坦, R·J·艾倫, D·N·梅納德 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司