專(zhuān)利名稱(chēng)：一種嵌入式核芯模塊的制作方法
技術(shù)領(lǐng)域：
一種嵌入式核芯模塊技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種嵌入式核芯SOM模塊。背景技術(shù)：
嵌入式技術(shù)作為IT產(chǎn)業(yè)新崛起的一個(gè)嶄新的分支，正在全球范圍內(nèi)迅猛發(fā) 展。它的出現(xiàn)是微處理器技術(shù)、超大規(guī)模集成電路VLSI技術(shù)、嵌入式軟件技術(shù)相 結(jié)合的產(chǎn)物，其面向用戶(hù)、面向應(yīng)用、面向產(chǎn)品，軟硬件可量體裁衣，滿(mǎn)足行業(yè) 應(yīng)用個(gè)性化的需求。在電子和軟件相融合的時(shí)代， 一個(gè)可獨(dú)立運(yùn)行，具有規(guī)范的 電氣引腳接口，內(nèi)部可嵌入操作系統(tǒng)，具有可編程特性、具有邏輯處理能力，具 有運(yùn)算能力、具有通訊能力的核芯模塊，這就是我們所命名的System 0n Module (SOM)核芯模塊。電子電氣行業(yè)的設(shè)備，有很多種類(lèi)的電信號(hào)，這些信號(hào).經(jīng)過(guò)接口(I/0)電 路模塊的轉(zhuǎn)換，成為嵌入式核芯(SOM)模塊能接受的電信號(hào)，這些電信號(hào)接入嵌 入式核芯(SOM)模塊后，轉(zhuǎn)化為數(shù)據(jù)(O、 1,數(shù)值)，它們通過(guò)模塊內(nèi)的軟件進(jìn) 行處理后，再送出結(jié)果到連接到接口 (1/0)電路模塊的設(shè)備上，從而達(dá)到設(shè)備上 的電氣信號(hào)的檢測(cè)和控制。
發(fā)明內(nèi)容本文所涉及的嵌入式核芯(SOM)模塊，在硬件上，采用規(guī)范封裝和接口的硬 件電子模塊設(shè)計(jì)的方式，它具有良好的硬件架構(gòu)，它由高性能.可配置、可編程 的CPl)芯片和相關(guān)電子電路組成，它可不依賴(lài)外位電路而獨(dú)立工作，它提供各種 連接外部的輸入輸出U/0)模塊的引腳。在軟件上具備小型實(shí)時(shí)操作系統(tǒng)和相 關(guān)的硬件驅(qū)動(dòng)接口，在其上可進(jìn)行各種軟件開(kāi)發(fā)，實(shí)現(xiàn)各種各樣控制功能的嵌入 式核芯(S0M)模塊。本實(shí)用新型采用如下設(shè)計(jì)方案來(lái)實(shí)現(xiàn)，系統(tǒng)內(nèi)嵌完整的CPU、存儲(chǔ)器、通訊接口、 1/0接口、總線接口電路，它可采用8/16/32/64位CPU作為核心處理器，可以在不改變模塊外接電路 的情況下，更換其它各種CPU芯片；處理器聯(lián)接的內(nèi)部電路上帶有大容量的可編 程的存儲(chǔ)器(FlashROM)和動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)器UAM)，并具有掉電保持功能；同時(shí) 其聯(lián)接如RS232, RS485, CAN總線,USB接口 、 LAN網(wǎng)絡(luò)通訊接口等多種通訊接口 , 用于編程和數(shù)據(jù)通訊；具備多種數(shù)據(jù)輸入輸出I/0信號(hào)接口，并在同一引腳上， 實(shí)現(xiàn)開(kāi)關(guān)量、脈沖量、模擬量等混合信號(hào)接口。其中整個(gè)模塊具有并行總線接口，可擴(kuò)充連接擴(kuò)展模塊。它只需接入工作電 源便可工作，而不依賴(lài)外接電路。自帶運(yùn)行狀態(tài)指示燈。由標(biāo)準(zhǔn)單電源供電，電 壓可為24V、 12V、 5V或3. 3V。視不同的型號(hào)而定。對(duì)上述核芯模塊，參閱圖3所示，我們將CPU、存儲(chǔ)器設(shè)置在電路板的中央， 總線接口在電路板的右側(cè)，設(shè)置有26個(gè)引腳從上到下分兩排排列，總線引腳接口 為8位或16位總線方式，其中數(shù)據(jù)信號(hào)引腳為引腳1-引腳8、地址信號(hào)引腳為9-16 和控制信號(hào)引腳17-26，電路板的上下側(cè)邊分別為具有16個(gè)引腳呈單行排列的輸 入輸出I/0接口，左側(cè)設(shè)有兩個(gè)通訊接口，上方接口具有10個(gè)引腳，下方為8個(gè)引 腳。下方8個(gè)引腳可設(shè)置為圓形排列。通過(guò)上述各種接口排列方式的改變，確定了引腳的排列位置，制作成統(tǒng)一的 外圍尺寸，將電路板封裝為固態(tài)電路模塊，這樣實(shí)現(xiàn)了統(tǒng)一封裝，便于標(biāo)準(zhǔn)化生 產(chǎn)，針對(duì)不同功能的產(chǎn)品內(nèi)置不同的功能程序設(shè)計(jì)出不同的產(chǎn)品。甚至在實(shí)際不
同的功能時(shí)只需下載或上傳內(nèi)核的軟件代碼，通過(guò)各種通訊接口對(duì)S0M模塊的的 硬件設(shè)備進(jìn)行調(diào)試、設(shè)置、讀取，可擴(kuò)展性好，可移植性強(qiáng)。內(nèi)置功能軟件模塊 可以重復(fù)應(yīng)用，無(wú)需再次幵發(fā)。
圖1為S0M196嵌入式核芯模塊的電路板結(jié)構(gòu)示意圖 圖2為SOM2119嵌入式核芯模塊的電路板結(jié)構(gòu)示意圖 圖3為嵌入式核芯模塊電路分布結(jié)構(gòu)示意圖 圖4為S0M196嵌入式核芯模塊的電路圖圖5為SOM2119嵌入式核芯模塊的電路圖具體實(shí)施方式以下我們結(jié)合附圖對(duì)本實(shí)用新型作進(jìn) 一 歩的說(shuō)明 1、 實(shí)施案例一如圖l所示為SOM196核芯模塊電路板結(jié)構(gòu)圖，它由16位CPU ( 80196KC)、 32K NVRAM、 2*64KB Flash訓(xùn)、256 Byte 12C-FlashR0M、 RTC實(shí)時(shí)鐘芯片和CPLD可 編程門(mén)陣列芯片等芯片電路構(gòu)成，其中CPU通過(guò)內(nèi)部電路聯(lián)接NVRAM與FlashROM 及CPLD可編程門(mén)陣列芯片，上述部件均設(shè)置在電路板的中央，電路板四周分別為 各種接口，其中右側(cè)為總線接口 (1),總線接口在電路板的右惻，設(shè)置有26個(gè)引 腳從上到下分兩行排列，總線引腳接口為8位或16位總線方式，它們分別傳輸數(shù) 據(jù)信號(hào)、地址信號(hào)和控制信號(hào)，電路板的上下側(cè)邊分別為具有16個(gè)引腳呈單行排 列的輸入輸出I/0接口 (2) (3),左側(cè)設(shè)有兩個(gè)通訊接口，上方接口 M)具有10 個(gè)引腳分兩行，下方接口 (5)為8個(gè)引腳設(shè)置為圓形排列，參見(jiàn)電路圖4。2、 實(shí)施案例二如圖2所示SOM2119模塊電路由32位ARM7 CPU (LPC21 1 9 ). 256 Byte 12C-F1 a shROM和CPLD可編程門(mén)陣列芯片等芯片電路構(gòu)成，上述CPU通過(guò)外圍電路 與FlashROM及CPLD可編程門(mén)陣列芯片電路聯(lián)接，并設(shè)置在電路板的中央，其中右 惻為總線接口 U)，總線接口在電路板的右側(cè)，設(shè)置有26個(gè)引腳從上到下分兩行 排列，總線引腳接口為8位或16位總線方式，它們分別傳輸數(shù)據(jù)信號(hào)，地址信號(hào) 和控制信號(hào)，電路板的上下惻邊分別為具有16個(gè)引腳呈單行排列的輸入輸出I/0 接口 (2)(3),左側(cè)設(shè)有兩個(gè)通訊接口，上方接口 (4)具有10個(gè)引腳分兩行， 下方接口 (5)為8個(gè)引腳設(shè)置為圓形排列，參見(jiàn)電路圖5以上兩種電路的電氣接口和信號(hào)引腳，也可釆用軟件編程的方法定義，在可 編程門(mén)陣列芯片內(nèi)，通過(guò)編輯內(nèi)部電路，達(dá)到改變某引腳功能的作用。這些改變， 不需要通過(guò)改變硬件電路板的連接線便可達(dá)到目的。
權(quán)利要求1、 一種嵌入式核芯模塊，它內(nèi)嵌完整的CPU作為核心處理器，內(nèi)部電路帶有可編程存儲(chǔ)器和動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)器、聯(lián)接有多種通訊接口和]/o接口 、總線接口電路，其特征在于CPU、存儲(chǔ)器設(shè)置在電路板的中央，總線接口在電路板的右 側(cè)，設(shè)置有26個(gè)引腳從上到下分兩排排列，電路板的上下惻邊分別為具有16個(gè)引 腳呈單行排列的輸入輸出I/0接口，左側(cè)設(shè)有兩個(gè)通訊接口，上方接口具有10個(gè) 引腳，下方為8個(gè)引腳。
2、 根據(jù)權(quán)利要求l所述的種嵌入式核芯模塊，其特征在于電路板左側(cè)下方 的引腳設(shè)置為圓形排列。
專(zhuān)利摘要一種嵌入式核芯模塊，它內(nèi)嵌完整的CPU作為核心處理器、內(nèi)部電路帶有可編程存儲(chǔ)器和動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)器、聯(lián)接有多種通訊接口和I/O接口、總線接口電路，其特征在于CPU、存儲(chǔ)器設(shè)置在電路板的中央，總線接口在電路板的右側(cè)，設(shè)置有26個(gè)引腳從上到下分兩排排列，電路板的上下側(cè)邊分別為具有16個(gè)引腳呈單行排列的輸入輸出I/O接口，左側(cè)設(shè)有兩個(gè)通訊接口，上方接口具有10個(gè)引腳，下方為8個(gè)引腳。上述各種接口排列方式確定了引腳的排列位置，制作成統(tǒng)一的外圍尺寸，將電路板封裝為固態(tài)電路模塊，這樣實(shí)現(xiàn)了統(tǒng)一封裝，便于標(biāo)準(zhǔn)化生產(chǎn)。
文檔編號(hào)G06F15/76GK201021995SQ20062015533
公開(kāi)日2008年2月13日 申請(qǐng)日期2006年12月27日 優(yōu)先權(quán)日2006年12月27日
發(fā)明者繆立循 申請(qǐng)人:繆立循